【０００１】
【発明の属する技術分野】
本発明は、光学的データ搬送波読み取りチャンネルを経て供給される読み取り信号の実際の大きさと所望の大きさとの間の差に基づいて可変利得増幅器の利得を制御するための利得制御構成体及び方法に係る。
【０００２】
【従来の技術】
光学的データ搬送波からデータを回復するために、データ搬送波の書き込み／読み取りチャンネルを、そのチャンネルの周波数応答特性を近似する部分的応答特性に基づいて分類することが知られており、そしてデジタルデータ回復回路の構成又は設計は、その部分的応答特性をもつチャンネルからのデータ回復を最適化するように選択される。
【０００３】
部分的応答クラスをより厳密に仮定するためにヘッド組立体からの信号を等化すべきである場合に、アナログ等化フィルタを使用するかデジタル等化フィルタを使用するかの選択は、読み取り経路において読み取り信号をサンプリングするのに使用されるフラッシュアナログ／デジタルコンバータ（ＡＤＣ）の前又は後のいずれにフィルタを配置することが所望されるかによって左右される。 典型的な部分応答（ＰＲ）特性は、ａ及びｂをａ＋ｂＤ＋ａＤ ²の全等化チャンネルインパルス応答における定数とした場合のＰＲ（ａ、ｂ、ａ）と、ａ及びｂをａ＋ｂＤ＋ｂＤ ² ＋ａＤ ³の全等化チャンネルインパルス応答の定数とした場合のＰＲ（ａ、ｂ、ｂ、ａ）である。 ここで、Ｄは、単位遅延演算子を表す。
【０００４】
インパルス応答は、例えば、８、１６ｅｆｍ＋又は１、７ＲＬＬのような適当なコード化手法と組み合わせると、限定された１組の理想的な値を有するデジタル波形サンプルの最終的な流れを与える。 ＰＲ（ａ、ｂ、ａ）チャンネルの場合には、４つのこのようなレベルがあり、一方、ＰＲ（ａ、ｂ、ｂ、ａ）チャンネルの場合には、５つある。 これら及び他の形式のチャンネルからデータを最適に回復するときには、読み取り信号がゼロのＡＤＣコードにセンタリングされるようにしばしば作用される。 というのは、データ回復のために２の補数のデジタル機構を使用することが他の機構よりもしばしば好ましいからである。 このセンタリングに続いて、後続のデータ回復回路においてデータスライサで最適なデータ回復を行えるように読み取り信号の振幅を適切にスケーリングする自動利得制御（ＡＧＣ）装置により読み取り信号に作用を与えねばならない。
【０００５】
入力された読み取り信号の実際の振幅の大きさと所望の振幅の大きさとの間の不一致が増加すると、データが不適切にデコードされる確率が高くなる。 部分的応答チャンネルと共に使用される従来のＡＧＣ装置は、データ回復回路の位相固定ループが読み取り信号の当該成分の周波数にロックしたときだけ動作状態になる。 ロックが生じると、ＡＧＣ装置は、サンプリングされた読み取り信号のデジタル振幅値を、データスライサにより与えられる理想的な振幅値と比較する。 得られた差の値は、利得エラー値として与えられるか、又はデータスライサにより与えられる理想的な値に基づく量で乗算されて、利得エラー値を形成する。 エラー値は、多数のサンプリング周期にわたって累積されて、フィードバックエラー値を発生し、これは、閉ループＡＧＣシステム内の可変利得増幅器（ＶＧＡ）の利得を制御し、読み取り信号の振幅をスケーリングする。
【０００６】
【発明が解決しようとする課題】
しかしながら、このような従来のシステムは、位相固定ループに位相又は周波数エラーがあると、誤った利得エラー値を生じさせるという点で欠点がある。 その結果、フィードバックエラー値が誤ったものになるので、ＶＧＡの正しい利得調整又は利得ロックが生じないか、又は多数のサンプルクロックサイクルの後にしか生じない。 又、このようなシステムは、位相固定ループによる適時な回復を生じさせるのに適した大きさを読み取り信号にもたせるのに必要なＶＧＡ利得の初期調整に対して使用することができない。
【０００７】
更に、このような従来のＡＧＣシステムは、読み取り信号の振幅の実際の大きさが理想的な振幅の大きさに充分に接近して、正しい位相及び周波数ロックを確保するに充分なほどデータスライサ出力の判断エラーが僅かになったときしか意義のある利得エラー値を発生することができない。 例えば、ＰＲ（ａ、ｂ、ａ）チャンネルデータ回復回路において利得ロックを得られなくするためには利得が理想的な利得より数十％低いだけでよい。
【０００８】
【課題を解決するための手段】
本発明の第１の特徴によれば、光学的データ搬送波読み取りチャンネルを経て供給される読み取り信号の実際の大きさと所望の大きさとの間の差に基づいて可変利得増幅器の利得を制御するための利得制御構成体において、各サンプリング点ごとにサンプル値を与えるために周期的なサンプリング点で読み取り信号の振幅をサンプリングする手段と、上記サンプリング点でのサンプル値、及びその手前のサンプルリング点で決定された包絡線値に関連した包絡線値を決定する手段と、利得エラー値を与えるように上記包絡線値と所望の包絡線値との間の差に対応する差の値を決定する手段とを備えた利得制御構成体が提供される。
【０００９】
上記包絡線値を決定する手段は、サンプリング点でのサンプル値を、その手前のサンプルリング点で決定された包絡線値と比較する手段と、この比較手段に応答して、その比較された値の大きい方を包絡線値として与える手段とを備えている。 それとは別に又はそれに加えて、上記構成体は、手前のサンプルリング点での包絡線値から所定値を減算して、減少された包絡線値を与える手段も備えている。 これらの特徴が存在する場合には、上記構成体は、サンプル値が上記手前のサンプルリング点での包絡線値より小さいことを上記比較手段が示すときにそれに応答して、上記減少された包絡線値を包絡線値として与えるための手段を更に備えている。
【００１０】
好都合なことに、上記構成体は、上記包絡線値と、サンプリング点の頻度に等しい周波数を有するクロック信号から、手前のサンプルリング点の包絡線値を与えるためのレジスタ手段を更に備えている。 上記包絡線決定手段は、サンプル値のモジュラスを上記比較手段に与えるための整流手段を更に備えている。
【００１１】
好ましくは、上記可変利得制御器は、読み取り信号を与えるために少なくとも１つの利得エラー値に基づく量だけ入力信号を増幅するように制御される。
【００１２】
本発明の第２の特徴によれば、光学的データ搬送波読み取りチャンネルを経て供給される読み取り信号の実際の大きさと所望の大きさとの間の差に基づいて可変利得増幅器の利得を制御する方法において、各サンプリング点ごとにサンプル値を与えるために周期的なサンプリング点で読み取り信号の振幅をサンプリングし、上記サンプリング点でのサンプル値、及びその手前のサンプルリング点で決定された包絡線値に関連した包絡線値を決定し、そして利得エラー値を与えるように上記包絡線値と所望の包絡線値との間の差に対応する差の値を決定するという段階を備えた方法が提供される。
【００１３】
上記方法は、サンプリング点でのサンプル値を、その手前のサンプルリング点で決定された包絡線値と比較し、そしてその比較された値の最も大きいものを包絡線値として与えるという段階を含む。 それとは別に又はそれに加えて、上記方法は、手前のサンプルリング点での包絡線値から所定値を減算して、減少された包絡線値を与える段階を更に含む。 これらの段階が存在する場合には、上記方法は、サンプル値が手前のサンプルリング点での包絡線値より小さいことを上記比較段階が示すときに、上記減少された包絡線値を包絡線値として与える段階を更に含む。
【００１４】
上記方法は、サンプリング点の頻度に等しい周波数を有するクロック信号の１つのクロック周期だけ包絡線値を遅延して、手前のサンプリング点の包絡線値を与える段階を更に含む。
【００１５】
上記包絡線決定段階は、比較段階に使用するためのモジュラスを与えるようにサンプル値を整流することを更に含む。 好ましくは、上記方法は、読み取り信号を与えるために少なくとも１つの利得エラー値に基づく量だけ入力信号を増幅するように可変利得増幅器の利得を制御する段階を更に含む。
【００１６】
【発明の実施の形態】
以下、添付図面を参照して、本発明の実施形態を詳細に説明する。
【００１７】
図１を参照すれば、理想的な振幅の大きさをもつ理想的な読み取り信号１０が○印Ａで示すサンプリング点と共に示されている。 これらのサンプリング点は、ＰＲ（ａ、ｂ、ａ）クラスのチャンネルを経て受信されるデータを回復するように構成されたデータ回復回路に対し、読み取り信号１０の当該成分に関して正しい位相である。 サンプリング点Ａは、周期Ｔ秒のクロック信号により定められ、そして読み取り信号１０の当該成分と同相であり且つ周波数整列される。 それに重畳された信号１１は、理想的な振幅の大きさより２０％振幅が大きく、×印Ｂで示す点でサンプリングされ、これは、読み取り信号１１の当該成分の周期より１３％小さい周期をもつサンプリングクロックサイクルによって定義される。 それ故、信号１１及びそのサンプリング点は、位相固定ループ（その出力からクロック信号の周期が導出される）が正しい位相及び周波数ロックを得ていない場合を表している。 ＊印Ｃで示すように、各サンプリング点において上記の公知自動利得制御装置により与えられる利得エラー値は、利得が高過ぎるので、負でなければならないが、これ以外の場合にもサンプリング点に多数の利得エラー値Ｃがあることが明らかである。 このような利得エラー値を含む発生されたフィードバックエラー値は、明らかに不正確である。 図１の場合に限らず、このような誤った利得エラー値に基づいて供給されるフィードバックエラー値は、ＡＧＣ装置の利得の修正をしばしば与えず、むしろ、利得エラーを増大して、利得ロックを得られなくする。
【００１８】
図２を参照すれば、本発明の利得制御構成体は、一般に、フラッシュアナログ／デジタルコンバータ（ＡＤＣ）２０と、デジタル整流器２１と、デジタル比較器２２と、減少装置２３と、デジタルマルチプレクサ２４と、レジスタ２５と、デジタル減算器２６とを備えている。
【００１９】
ＡＤＣ２０は、クロック入力端子２８に受け取られるクロック信号の各サイクルの立上り縁において入力端子２７に受け取られるアナログ読み取り信号をサンプリングし、そして各サンプリング点でサンプリングされた読み取り信号の振幅を表す一連のデジタル値より成るデジタル信号を出力２９に発生する。 出力端子２９に与えられる信号は、ゼロのＡＤＣにセンタリングされる。 デジタル整流器２１は、この信号を入力端子３０に受け取り、そしてこの信号のデジタルモジュラスを出力端子３１に与える。 自動利得制御構成体の実施に基づき、整流器は、単に、サンプリングされた信号の符号ビットを検出する手段であって、符号ビットがゼロである（即ちサンプルが正の値を有する）場合にはサンプリングされた値を不変のままとし、さもなくば、全てのビットを反転してその結果に１の値を追加し、これにより、端子３０の信号にモジュラス演算を実行して、整流されたデジタル信号を端子３１に発生するための手段を構成する。
【００２０】
整流されたデジタル信号は、出力端子３１から、比較器２２の第１の入力端子３３に送られると共に、デジタルマルチプレクサ２４の第１の入力端子３４にも送られる。 減少装置２３は、入力端子３２に受け取られるレジスタ２５の出力デジタル信号から、この実施形態では好ましくは１に等しい所定の量を減算し、そしてそれにより得られる減少されたレジスタ出力信号を出力端子３５を経てデジタルマルチプレクサ２４の第２の入力端子３６に与える。
【００２１】
デジタルマルチプレクサ２４は、比較器２２の出力端子３９からスイッチング入力端子３８に受け取られる論理信号に基づいて、端子３４に受け取られた整流された信号又は端子３６に受け取られた減少されたレジスタ出力信号のいずれかに等しいマルチプレクサ出力信号をその出力端子３７に発生する。 これについては、以下で詳細に説明する。 端子３７からのマルチプレクサ出力信号は、レジスタ２５の入力端子３９に受け取られ、レジスタ２５は、その直前のクロックサイクルに供給されたマルチプレクサ出力信号を出力端子４０に与える。 これを達成するために、ＡＤＣ２０に使用されるものと同じクロック信号がクロック入力端子４１に受け取られる。 レジスタ出力信号は、上記のように減少装置２３の入力端子３２に送られ、減算器２６の第１入力端子４２に送られ、そして比較器２２の第２入力端子４３に送られる。
【００２２】
以上に述べた構成体は、次のように動作する。 整流されたデジタル信号がレジスタ出力信号以上であり、即ち端子４３に生じる信号の値が端子３３の信号の値以上であることを比較器２２が決定する場合には、比較器２２は、その出力端子３９によりマルチプレクサ２４のスイッチング入力３８に論理１信号を与える。 この場合に、マルチプレクサ２４は、端子３４に受け取られた整流されたデジタル信号をマルチプレクサ出力信号として端子３７に与える。 比較器２２がマルチプレクサ２４のスイッチング入力３８に論理０の出力信号を与える場合には、端子３６からの減少されたレジスタ出力信号がマルチプレクサ出力信号として端子３７に与えられる。 この作用は、レジスタ２５の入力端子３９に包絡線信号を与えることであり、これは、整流された信号がその手前の包絡線信号以上であるときにはその整流された信号の値を採用するように強制され、さもなくば、ゼロに向かって適度にゆっくり減衰するように強制される。 このように与えられる信号は、例えば、その効果がＡＭ復調器の包絡線検出器に匹敵するという点で包絡線信号と記述することができる。
【００２３】
減算器２６は、端子４２に受け取られるレジスタ出力信号であって、手前のクロックサイクルにマルチプレクサ２４により与えられる包絡線信号の値に対応する信号を、図示されない制御装置により減算器２６の第２の入力端子４４に与えられる理想的な即ち所望の包絡線値から減算する。 この減算の結果は、包絡線値と所望の包絡線値との間の差に対応する差の値を決定し、それにより、減算器の出力端子４５に利得エラー値を与えることである。
【００２４】
減算器２６の端子４２は、レジスタの出力信号ではなくて、マルチプレクサの出力信号を受け取るように構成しても、同じ効果が達成されることが明らかである。 このような接続は、更に高い性能を発揮することができる。
【００２５】
図３は、上記利得エラーを発生する構成体が図１の読み取り信号１１に及ぼす作用を示す。 信号１２は、信号１１のモジュラスであり、即ち図２のデジタル整流器２１により与えられる整流されたデジタル信号である。 サンプリングクロック信号は、この場合も、読み取り信号１２の当該成分の周期Ｔより１３％小さな周期を有する。 クロック信号の非ロック特性により、図３に＋印で示す点Ｄにおいて信号１２がサンプリングされる。
【００２６】
図２の構成体は、○印で示すサンプリング点でのサンプル値Ｅを有する包絡線信号を発生する。 包絡線信号の値Ｅの多くは、読み取り信号１２のサンプルＤに一致し、この場合に、図２の比較器２２は、整流されたデジタル信号がレジスタの出力信号以上の値であると決定する。 これらの値の幾つかは、Ｆで示されている。 Ｇで示された他の包絡線信号値は、読み取り信号１２に一致せず、従って、レジスタの出力信号が整流された信号値を越えることを比較器が見出したときを指示する。
【００２７】
図２の構成体により与えられる利得エラー値Ｈは、−４から０までの値の範囲であり、図１の利得エラー値Ｃよりも実際の利得エラーを非常に明確に表している。 自動利得制御構成体での使用において、利得エラー値Ｈは、読み取り信号経路内で図２のＡＤＣ２９に先行する増幅器（図示せず）の利得を制御するようにフィードバックされる。
【００２８】
【発明の効果】
このように形成された図２の自動利得制御構成体は、ＰＲ光学読み取りチャンネルに関して与えられるサンプルの特性のために、意義のある利得エラー値を与えて、位相及び周波数ロックが得られる前でも読み取り信号増幅器の利得を制御できるという点で効果的である。 これは、誤った利得により誤った切り取り作用が容易に生じ、且つたとえ僅かな割合であっても、正しく切り取られたサンプルに対して誤って切り取られたサンプルがあると、位相及び周波数ロックを得ることが困難になるので、数個のデータスライサレベル以上を有する部分的応答光学読み取りチャンネルにおいて特に重要である。
【図面の簡単な説明】
【図１】読み取り信号に関する公知の自動利得制御構成体により与えられる利得エラー値を示す図である。
【図２】本発明による利得制御構成体の一部分を示す図である。
【図３】読み取り信号に関する図２の部分的利得制御構成体により与えられる利得エラー値を示す図である。
【符号の説明】
２０ アナログ／デジタルコンバータ（ＡＤＣ）
２１ デジタル整流器２２ デジタル比較器２３ 減少装置２４ デジタルマルチプレクサ２５ レジスタ２６ デジタル減算器