技术领域
[0001] 本
发明涉及
锁相放大器领域，特别是一种结合比率运算的数字锁相放大器。
背景技术
[0002] 锁相放大器，Lock-in Amplifier，英文缩写为LIA，是一种对微弱
信号进行相敏检波的放大器，它利用和被测信号有相同
频率和
相位关系的参考信号作为对比基准，只对被测信号中那些与参考信号同频或倍频的噪声分量有响应，能大幅度抑制噪声，改善检测信号的
信噪比。锁相放大器的基本原理如图1所示，其中相敏检测器通常由乘法器和积分器组成，而积分器通常采用低通
滤波器来实现，图1中锁相放大器采用互相关检测原理，其基本工作原理如下：
[0003] 根据互相关函数的定义，假设
输入信号为x(t)＝S(t)+n(t)，参考信号为y(t)。其中S(t)为待测信号，n(t)为噪声信号，则输入信号与参考信号的互相关函数为：
[0004]
[0005] 根据互相关函数的特性，噪声信号n(t)与参考信号y(t)不相关，则有：
[0006] Rny(τ)＝0
[0007] 若选择的参考信号y(t)与待测信号S(t)是互相关的，则可以得到输入信号与参考信号的互相关运算的输出为：
[0008] Rxy(τ)＝Rsy(τ)
[0009] 由此可知，锁相放大器可以实现微弱信号提取，从而去除输入信号中的噪声信号，提高
输出信号的信噪比。
[0010] 目前，锁相放大器主要分两大类，模拟锁相放大器和数字锁相放大器。模拟锁相放大器，其实现锁相放大的核心功能是利用模拟
电路实现的，即其相敏检测器完全由模拟乘法器和模拟
低通滤波器组成，如图2所示。由于模拟
电子元件存在
温度漂移，而且各个模拟有源滤波器本身也是噪声源，这些有源滤波器的噪声会影响到模拟锁相放大器提高输出信噪比的性能，而且模拟锁相放大器本身是个
开环系统，无法对干扰造成的误差予以纠正，滤波特性一般。
[0011] 数字锁相放大器则是利用
模数转换器将模拟输入信号提取成
数字信号，然后利用数字系统实现锁相放大中的乘法和积分功能，如图3所示。与模拟锁相放大器相比，数字锁相放大器由于在输出通道中没有直流放大器，可以避免直流放大器的工作特性随时间变化的不稳定和由于温度变化引起的温度漂移带来的干扰。但是，由于按照
采样定理，其采用的模数转换器的采样速率至少大于最高信号频率的两倍，加上其受到数字部分处理模
块的运算能
力的限制，数字锁相放大器通常只能应用于低频信号的检测中，对于较高频率，例如MHz以上频率的信号，数字锁相放大器较难实现检测，同时成本极高。
发明内容
[0012] 针对
现有技术中存在的问题，本发明提供一种结合比率运算的数字锁相放大器。该数字锁相放大器是一种高信噪比、宽输入
频率范围的数字锁相放大器。
[0013] 本发明的技术解决方案如下：
[0014] 一种结合比率运算技术的数字锁相放大器，其特点在于，包括输入
信号处理模块、模数转换模块、参考信号产生模块及数字处理模块，
[0015] 所述的输入信号处理模块包括第一斩波器、第二斩波器、第一低通滤波器、第二低通滤波器、
低噪声放大器、第二可编程增益放大器、第一可编程增益放大器和多路复用选择器，所述的第一斩波器的输入端接载波信号，该第一斩波器的输出端与所述的第一可编程增益放大器的输入端相连，所述的第一可编程增益放大器的输出端与所述的多路复用选择器的输入端相连；所述的第二斩波器的输入端接载波调制的输入信号，该第二斩波器的输出端与所述的低噪声放大器的输入端相连，所述的低噪声放大器的输出端与所述的第二可编程增益放大器的输入端相连，该第二可编程增益放大器的输出端与所述的多路复用选择器的输入端相连；
[0016] 所述的模数转换模块包括模数转换器和多路解复用选择器，所述的模数转换器的输入端与所述的多路复用选择器的输出端相连，所述的多路解复用选择器接所述的模数转换器的输出端，所述的多路解复用选择器有两个输出端；
[0017] 所述的参考信号产生模块包括
相移器和查找表，所述的相移器的输入端接所述的参考信号，所述查找表接在所述的相移器的输出端，所述的查找表有两个输出端；
[0018] 所述的数字处理模块包括第一数字乘法器、第二数字乘法器、第三数字乘法器、第四数字乘法器、第一数字低通滤波器、第二数字低通滤波器、第三数字低通滤波器、第四数字低通滤波器、第一求模运算模块、第二求模运算模块和比率运算模块，所述的第一数字乘法器的第1输入端、第二数字乘法器的第1输入端分别与所述的多路解复用选择器的第1输出端相连，所述的第三数字乘法器、第四数字乘法器的第1输入端分别与所述的多路解复用选择器的第2输出端相连；所述的第一数字乘法器、第二数字乘法器的第2输入端分别与所述的查找表的第1输出端、第2输出端相连，所述的第三数字乘法器、第四数字乘法器的第2输入端分别与所述的查找表的第2输出端、第1输出端相连，所述的第一数字低通滤波器、第二数字低通滤波器、第三数字低通滤波器、第四数字低通滤波器分别连接在所述的第一数字乘法器、第二数字乘法器、第三数字乘法器、第四数字乘法器的输出端，所述的第一数字低通滤波器、第二数字低通滤波器的输出端与所述的第一求模运算模块的输入端相连，所述的第三数字低通滤波器、第四数字低通滤波器的输出端与所述的第二求模运算模块的输入端相连；
[0019] 所述的比率运算模块的输入端与所述的第一求模运算模块、第二求模运算模块的输出端相连。
[0020] 上述结合比率运算的锁相放大器的放大方法，包括下列步骤：
[0021] 1)所述的载波信号和载波调制的输入信号首先通过所述的第一斩波器和第二斩波器实现预解调进行降频，然后经过低通滤波、放大经所述的多路复用选择器、模数转换器、多路解复用选择器分别输入所述的数字处理模块第一数字乘法器、第二数字乘法器、第三数字乘法器、第四数字乘法器；
[0022] 2)所述的参考信号通过所述的参考信号产生模块输出两路相互
正交的正弦信号，然后将两路相互正交的正弦信号分别在所述的第一数字乘法器、第二数字乘法器、第三数字乘法器、第四数字乘法器与输入信号相乘后，得到四路数字
电压输出信号；
[0023] 3)所述的四路数字电压输出信号经所述的第一数字低通滤波器、第二数字低通滤波器、第三数字低通滤波器、第四数字低通滤波器分别进行数字低通滤波，将四路滤波后的输出信号发送到所述的第一求模运算模块、第二求模运算模块；
[0024] 4)所述的第一求模运算模块、第二求模运算模块计算获得输入信号中待测信号的幅值及相位，载波信号的幅值及相位，并输入所述的比率运算模块；
[0025] 5)所述的比率运算模块将待测信号的幅值和载波信号的幅值进行相除，抵消了电路中幅度噪声带来的
波动增益。
[0026] 本发明的技术效果如下：
[0027] 本发明结合比率运算的数字锁相放大器，在输入信号处理模块中首先通过斩波器将载波的频率降低至一个相对较低的频率上，进而降低了对前端放大电路带宽的要求，克服了现有技术中的数字锁相放大器的
缺陷，而且有效地降低了电路的功耗。
[0028] 然后信号依次通过低通滤波器、低噪声放大器和可编程放大器进行一系列的滤波和放大，得到模数转换器可读范围内的信号。
[0029] 另外，本锁相放大器结合了比率运算技术，复用模数转换器(ADC)交替采样输入信号和参考信号，然后在数字处理模块中进行幅值的比率运算，在一定程度上抵消了电路中幅度噪声对测量结果造成的干扰，进一步提高了本锁相放大器检测结果的信噪比。
附图说明
[0030] 图1为锁相放大器的基本原理图；
[0031] 图2为现有技术的模拟锁相放大器结构示意图；
[0032] 图3为现有技术的数字锁相放大器结构示意图；
[0033] 图4为本发明结合比率运算数字锁相放大器
实施例结构示意图；
[0034] 图5为比率运算技术抵消乘性噪声过程的示意图；
具体实施方式
[0035] 为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0036] 先请参阅图4，图4为本发明结合比率运算数字锁相放大器实施例的结构示意图，由图可见，本发明结合比率运算技术的数字锁相放大器，包括输入信号处理模块41、模数转换模块42、参考信号产生模块43及数字处理模块44，
[0037] 所述的输入信号处理模块41包括第一斩波器45、第二斩波器46、第一低通滤波器47、第二低通滤波器48、低噪声放大器49、第二可编程增益放大器410、第一可编程增益放大器411和多路复用选择器412，所述的第一斩波器45的输入端接载波信号，该第一斩波器45的输出端与所述的第一可编程增益放大器411的输入端相连，所述的第一可编程增益放大器411的输出端与所述的多路复用选择器412的输入端相连；所述的第二斩波器4的输入端接载波调制的输入信号，该第二斩波器46的输出端与所述的低噪声放大器49的输入端相连，所述的低噪声放大器49的输出端与所述的第二可编程增益放大器410的输入端相连，该第二可编程增益放大器410的输出端与所述的多路复用选择器412的输入端相连；
[0038] 所述的模数转换模块42包括模数转换器415和多路解复用选择器416，所述的模数转换器415的输入端与所述的多路复用选择器412的输出端相连，所述的多路解复用选择器416接所述的模数转换器415的输出端，所述的多路解复用选择器416有两个输出端；
[0039] 所述的参考信号产生模块43包括相移器413和查找表414，所述的相移器413的输入端接所述的参考信号，所述查找表414接在所述的相移器413的输出端，所述的查找表414有两个输出端；
[0040] 所述的数字处理模块44包括第一数字乘法器417、第二数字乘法器418、第三数字乘法器419、第四数字乘法器420、第一数字低通滤波器421、第二数字低通滤波器422、第三数字低通滤波器423、第四数字低通滤波器424、第一求模运算模块425、第二求模运算模块426和比率运算模块427，所述的第一数字乘法器417的第1输入端、第二数字乘法器418的第
1输入端分别与所述的多路解复用选择器416的第1输出端相连，所述的第三数字乘法器
419、第四数字乘法器420的第1输入端分别与所述的多路解复用选择器416的第2输出端相连；所述的第一数字乘法器417、第二数字乘法器418的第2输入端分别与所述的查找表414的第1输出端、第2输出端相连，所述的第三数字乘法器419、第四数字乘法器420的第2输入端分别与所述的查找表414的第2输出端、第1输出端相连，所述的第一数字低通滤波器421、第二数字低通滤波器422、第三数字低通滤波器423、第四数字低通滤波器424分别连接在所述的第一数字乘法器417、第二数字乘法器418、第三数字乘法器419、第四数字乘法器420的输出端，所述的第一数字低通滤波器421、第二数字低通滤波器422的输出端与所述的第一求模运算模块425的输入端相连，所述的第三数字低通滤波器423、第四数字低通滤波器424的输出端与所述的第二求模运算模块426的输入端相连；
[0041] 所述的比率运算模块427的输入端与所述的第一求模运算模块425、第二求模运算模块426的输出端相连。
[0042] 所述第一斩波器45和第二斩波器46用来实现预解调功能，通过乘法操作将载波调制的输入信号从高频段搬至中低频段，这样一来降低了对前端放大电路的带宽要求，同时这一预解调操作也可以将低频噪声和失调搬至高频处，所述的第一低通滤波器47和第二低通滤波器48用来抑制斩波过程引入的谐波和削弱预解调过程中搬至高频处的低频噪声和失调成分。
[0043] 所述的低噪声放大器49接在第二低通滤波器48的输出端，用来作为第一级放大结构。
[0044] 所述的第一可编程增益放大器410和第二可编程增益放大器411用来增加输入信号的范围，即通过根据输入信号的幅值大小，来设定前端电路的增益，同时第一可编程增益放大器410和第二可编程增益放大器411采用
电容耦合的结构，其频率响应表现为带通特性，在一定程度上也起到了抗
混叠的作用。
[0045] 所述的多路复用选择器412用来交替切换载波调制的输入信号和载波信号，其输出端直接与所述的模数转换器415的输入端相连。
[0046] 所述的相移器413用来调整参考信号的相移，以确保后续解调过程中得到的信号幅值最大化。所述查找表414接在相移器413的输出，用来产生数字解调过程中的数字信号。
[0047] 所述的模数转换模块42包括模数转换器415和多路解复用选择器416；所述的模数转换器415用来将
模拟信号转换为数字信号；所述的多路解复用选择器416用来将输入通道和参考通道的数字信号分开，分成两路送入数字处理模块44。
[0048] 所述的第一乘法器417、第二乘法器418、第三乘法器419和第四乘法器420用来进行最后的解调，将预解调信号解调至直流信号；
[0049] 所述的第一低通滤波器421、第二低通滤波器422、第三低通滤波器423和第四低通滤波器424用来抑制最后解调过程中产生的谐波；
[0050] 所述的第一求模运算模块425和第二求模运算模块426用于计算输入信号的幅值信息；
[0051] 所述的比率运算模块427用于除法运算，抵消电路中产生的幅度噪声。
[0052] 本实施例中：
[0053] 所述输入信号处理模块41包括：
[0054] 第一斩波器45和第二斩波器46、第一低通滤波器47和第二低通滤波器48(LPF)、低噪声放大器49(LNA)、第二可编程增益放大器410和第一可编程增益放大器411(PGA)以及多路复用选择器412(MUX)；
[0055] 所述参考信号产生模块43包括：
[0056] 相移电路413和查找表414(LUT)；
[0057] 所述模数转换模块42包括：
[0058] 模数转换器415(ADC)和多路解复用器416(DEMUX)；
[0059] 所述数字处理模块44包括：
[0060] 第一数字乘法器417、第二数字乘法器418、第三数字乘法器419和第四数字乘法器420、所述的第一数字低通滤波器421、第二数字低通滤波器422、第三数字低通滤波器423、第四数字低通滤波器424、LPF、第一求模单元425和第二求模单元426以及比率运算模块
427；
[0061] 进一步，对数字锁相放大器的放大方法进行说明：
[0062] S1：载波信号和载波调制的输入信号首先通过预解调进行降频，然后经过低通滤波、放大送到多路复用选择器的输入端，多路复用选择器412的输出端连接模数转换器415的输入；
[0063] S2：通过参考信号产生模块产生两路相互正交的正弦信号，然后将两路相互正交的正弦信号分别与输入信号相乘后，得到四路数字电压输出信号。
[0064] 假设输入信号的方程为：
[0065]
[0066] 其中，Si(T)表示模数转换器的输出信号，即数字处理模块的输入信号，表示数字处理模块中的待测信号，Ai、ω、分别是待测信号的幅度、
角频率和相位；Bi(T)是输入信号中的噪声部分。
[0067] 假设参考信号产生模块43产生的两路相互正交的正弦信号为：
[0068] Sr1(T)＝Arsin(ωT)
[0069] Sr2(T)＝Arcos(ωT)
[0070] 该两路相互正交的正弦信号的参考信号，其角频率与待测信号的相同，均为ω，上式中Ar表示参考信号的幅度。
[0071] 通过数字乘法器将两路相互正交的正弦信号分别与数字输入信号相乘，得到四路数字电压输出信号，以其中两路输出信号为例：
[0072]
[0073]
[0074] S3：分别将该四路数字电压输出信号进行数字低通滤波，滤去信号中ω、2ω的信号，将四路滤波后的输出信号传送到数字运算模块。滤波后的输出信号用X和Y表示，其与待测信号及参考信号的关系为：
[0075]
[0076]
[0077] 根据上述公式，数字运算模块可以根据接收到的四路滤波后的输出信号计算获得待测信号的相关参数。
[0078] S4：数字运算模块接收该四路滤波后的输出信号后，计算获得输入信号中待测信号的幅值和相位。
[0079] 根据步骤S3中的公式进行推断计算获得输入信号中待测信号的幅值和相位为：
[0080]
[0081]
[0082] S5：最后通过比率运算将待测信号的幅值和载波信号的幅值进行相除，抵消了电路中乘性噪声带来的波动增益。
[0083] 需要说明的是，采用锁相放大方法，输入信号中的噪声部分Bi(T)被很好地抑制，进而体现出了本发明锁相放大方法在检测微弱信号领域的优势，可以有效地提高整个电路的信噪比。
[0084] 进一步，结合图5对比率运算技术在该数字锁相放大器中的应用进行说明：
[0085] 与传统数字锁相放大器结构不同的是，该锁相放大器结合了比率运算技术，即同时读取载波调制的输入信号和载波信号。
[0086] 假设nADC(t)，nA(t)分别代表ADC和模拟放大器模块所产生的乘性噪声，即图5中的波动增益，G1为图4中载波信号通路的增益，G2为载波调制信号所在通路的增益，假设模数转换器所采样的放大后的载波信号为AC，放大后的载波调制输入信号为AM，那么AC信号和AM信号的幅值可分别表示为：
[0087] AC＝A×nA(t)×(1+nADC(t))×G1
[0088] AM＝A×|FMEAS|×nA(t)×(1+nADC(t+Tsw))×G2
[0089] 其中，A是载波信号的幅值，|FMEAS|是待测的输入信号信息，Tsw为多路复用选择
开关412的切换周期。为了从式中得到|FMEAS|，这里采用比率运算技术来抵消电路中的乘性噪声，抵消过程如图5所示。单个模数转换器415交替着对载波信号AC和载波调制的输入信号AM进行采样，需要说明的是，多路复用选择开关412的切换频率需要足够快以保证在同一阶段内两个信号受到增益波动的影响相同，即保证Tsw＜＜Tfluct，这里Tfluct为增益波动的周期。通过载波信号AC和载波调制的输入信号AM幅值的比率运算后，电路中的波动增益可以近似视为一个几乎不变的常数值，进而待测输入信号信息|FMEAS|便可从式子中提取出来，如下式所示：
[0090]
[0091] 其中，GD为载波调制信号所在通路与载波信号通路的增益差。
[0092] 需要说明的是，本发明实施例在
电阻抗
断层成像系统中得以应用。在电阻抗断层成像系统中，为了得到较好的重构图像
质量，需要研究较宽的激励频率范围，同时也对系统的信噪比提出了较高的要求。为了实现较宽的激励频率范围，本发明实施例采用了预解调技术，降低了对放大电路带宽的要求。为了提高系统的信噪比，本发明实施例中的比率运算技术可以很好地抑制系统中的乘性噪声。可以得出，本发明实施例在提高电阻抗断层成像系统的成像质量和灵敏度方面具有重要的作用。
[0093] 最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行
修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
