技术领域
[0001] 本
申请涉及无线通信技术领域，更具体地说，涉及一种静电放电电路及
功率放大器。
背景技术
[0002] 功率放大器是各种无线通信设备中必不可少的关键部件，用于将
收发信机输出的已调制射频
信号进行功率放大，以满足无线通信所需的
射频信号的功率要求。功率放大器通常包括多级放大单元，所述放大单元的电路结构如图1或图2所示，包括晶体管Q、去耦电容C和扼流电感L，
附图1及附图2中的标号RFin表示所述放大单元信号输入端，Vbias表示所述放大单元的参考
电压输入端，RFout表示所述放大单元的信号输出端，Vcc表示所述放大单元的直流电压输入端；其中，所述晶体管Q的栅极作为所述放大单元信号输入端及参考电压输入端；所述晶体管Q的集
电极与所述扼流电感L的一端连接，并作为所述放大单元的信号输出端连接；所述晶体管Q的发射极接地；所述扼流电感L远离所述晶体管Q一端作为所述放大单元的直流电压输入端；所述去耦电容C的一端接于所述扼流电感L的一端，另一端接地。
[0003] 为了防止静电对功率放大器的损伤，通常需要在功率放大器中设置静电放电电路，所述静电放电电路通常与所述去耦电容C和晶体管Q集成于一
块芯片中，所述扼流电感L通常通过片外实现。
现有技术中的静电放电电路如图3所示，一端接于所述扼流电感L与晶体管Q漏极的
连接线上，另一端接地；在这种情况下，所述静电放电电路中正向串接和反向串接的
二极管的数量必须要满足加在静电放电电路两端的，经过所述晶体管Q放大后的射频信号的电压摆幅，在通常情况下，经过所述晶体管Q放大后的射频信号的电压摆幅大约为所述直流电压输入端输入的直流电压的3倍，那么所述静电放电电路中正向串接和反向串接的二极管的数量为 或 以直流电压Vcc为5V为例，在这种情况下，当二极管的导通压降Von为0.7V时，静电放电电路中正向串接和反向串接的二极管的数量均为23或24个，当二极管的导通压降Von为1.4V时，静电放电电路中正向串接和反向串接的二极管的数量均为12或13个。较多的二极管会占用较大的集成芯片的面积，从而使得所述功率放大器的成本较高。
发明内容
[0004] 为解决上述技术问题，本发明提供了一种静电放电电路及功率放大器，以实现解决由于静电放电电路中二极管的数量较多导致的功率放大器所占芯片面积过大，而使得所述功率放大器的成本较高的问题的目的。
[0005] 为实现上述技术目的，本发明
实施例提供了如下技术方案：
[0006] 一种静电放电电路，应用于功率放大器，所述功率放大器包括多级放大单元，所述放大单元包括直流电压输入端；所述静电放电电路包括并联的第一二极管组和第二二极管组；其中，
[0007] 所述第一二极管组的一端接于所述直流电压输入端，另一端接地，包括正向串接的多个二极管；
[0008] 所述第二二极管组的一端接于所述直流电压输入端，另一端接地，包括反向串接的至少一个二极管。
[0009] 优选的，所述第一二极管组的二极管数量为：
[0010]
[0011] 或
[0012] 其中，N代表所述第一二极管组的二极管数量，Vcc代表直流电压输入端输入的直流电压，Von代表二极管的导通压降。
[0013] 优选的，所述第二二极管组的二极管数量为1个。
[0014] 一种功率放大器，所述功率放大器包括多级放大单元及至少一个如上述实施例所述的静电放电电路；
[0015] 其中，各级所述放大单元包括晶体管、扼流电感和去耦电容；所述扼流电感的一端作为所述放大单元的直流电压输入端；
[0016] 所述静电放电电路的一端接于所述直流电压输入端，另一端接地。
[0017] 优选的，所述晶体管为双极晶体管或场效应管。
[0018] 优选的，所述晶体管为
硅互补金属
氧化物
半导体晶体管或砷化镓双极晶体管或赝调制掺杂
异质结场效应晶体管。
[0019] 优选的，所述晶体管、去耦电容和静电放电电路基于集成电路工艺集成于芯片中；
[0020] 所述芯片与所述扼流电感设置于
基板上，所述芯片与所述扼流电感电连接。
[0021] 优选的，所述扼流电感包括第一绑定线、第二绑定线和第一走线；所述芯片包括第一焊盘和第二焊盘；
[0022] 其中，所述第一走线的一端与所述第一绑定线一端连接，另一端与所述第二绑定线一端连接；所述第一绑定线远离所述第一走线一端通过第一焊盘与所述晶体管的漏极连接；所述第二绑定线远离所述第一走线一端通过第二焊盘同时与所述去耦电容的一端、静电放电电路的一端连接；所述去耦电容及静电放电电路原理所述第二焊盘一端接地；
[0023] 所述直流电压输入端通过基板上的走线与第三绑定线的一端连接，所述第三绑定线远离所述直流电压输入端一端与所述第二焊盘连接。
[0024] 优选的，所述扼流电感包括第四绑定线、第五绑定线和螺旋电感；所述芯片包括第一焊盘和第二焊盘；
[0025] 其中，所述螺旋电感的一端与所述第四绑定线的一端连接，另一端与所述第五绑定线一端连接；所述第四绑定线远离所述螺旋电感一端通过第一焊盘与所述晶体管的漏极连接；所述第五绑定线远离所述螺旋电感一端通过第二焊盘同时与所述去耦电容的一端、静电放电电路的一端连接；所述去耦电容及静电放电电路原理所述第二焊盘一端接地；
[0026] 所述直流电压输入端通过基板上的走线与第六绑定线的一端连接，所述第六绑定线远离所述直流电压输入端一端与所述第二焊盘连接。
[0027] 优选的，所述扼流电感包括第七绑定线、第八绑定线和贴片电感；所述芯片包括第一焊盘和第二焊盘；
[0028] 其中，所述贴片电感的一端与所述第七绑定线的一端连接，另一端与所述第八绑定线一端连接；所述第七绑定线远离所述贴片电感一端通过第一焊盘与所述晶体管的漏极连接；所述第八绑定线远离所述贴片电感一端通过第二焊盘同时与所述去耦电容的一端、静电放电电路的一端连接；所述去耦电容及静电放电电路原理所述第二焊盘一端接地；
[0029] 所述直流电压输入端通过基板上的走线与第九绑定线的一端连接，所述第九绑定线远离所述直流电压输入端一端与所述第二焊盘连接。
[0030] 从上述技术方案可以看出，本发明实施例提供了一种静电放电电路及功率放大器，其中，所述静电放电电路包括并联的第一二极管组和第二二极管组，所述第一二极管组的一端接于所述直流电压输入端，所述第二二极管组的一端接于所述直流电压输入端。通过这种连接方式，所述静电放电电路只需要满足所述直流电压输入端输入的正向直流电压即可。这是因为所述扼流电感具有通直流隔交流的作用，经过所述晶体管放大后的射频信号经过所述扼流电感的扼流作用之后不会加在所述静电放电电路的两端。因此组成所述第一二极管组的正向串接的多个二极管只需要满足所述直流电压即可，所述第二二极管组只需要一个或多个负向串接的二极管为负电静电提供释放通路即可，因此组成所述静电放电电路的二极管数量较少，从而使得包括所述静电放电电路的功率放大器所占芯片的面积较小，进而降低所述功率放大器的成本。
附图说明
[0031] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0032] 图1和图2为现有技术中功率放大器的放大单元的电路结构示意图；
[0033] 图3为现有技术中静电放电电路的结构示意图；
[0034] 图4为本申请的一个实施例提供的一种静电放电电路的结构示意图；
[0035] 图5为本申请的一个实施例提供的一种功率放大器的放大单元的电路结构示意图；
[0036] 图6为本申请的一个实施例提供的一种所述扼流电感片外实现的连接示意图；
[0037] 图7为本申请的另一个实施例提供的一种所述扼流电感片外实现的连接示意图；
[0038] 图8为本申请的又一个实施例提供的一种所述扼流电感片外实现的连接示意图。
具体实施方式
[0039] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0040] 本申请实施例提供了一种静电放电电路，应用于功率放大器，所述功率放大器包括多级放大单元，所述放大单元包括直流电压输入端；如图4所示，所述静电放电电路包括并联的第一二极管组100和第二二极管组200；其中，
[0041] 所述第一二极管组100的一端接于所述直流电压输入端，另一端接地，包括正向串接的多个二极管；
[0042] 所述第二二极管组200的一端接于所述直流电压输入端，另一端接地，包括反向串接的至少一个二极管。
[0043] 需要说明的是，在本实施例中，所述静电放电电路只需要满足所述直流电压输入端输入的正向直流电压即可。这是因为所述扼流电感具有通直流隔交流的作用，经过所述晶体管放大后的射频信号经过所述扼流电感的扼流作用之后不会加在所述静电放电电路的两端。因此组成所述第一二极管组100的正向串接的多个二极管只需要满足所述直流电压即可，所述第二二极管组200只需要一个或多个负向串接的二极管为负电静电提供释放通路即可，因此组成所述静电放电电路的二极管数量较少，从而使得包括所述静电放电电路的功率放大器所占芯片的面积较小，进而降低所述功率放大器的成本。
[0044] 在上述实施
力的
基础上，在本申请的一个实施例中，所述第一二极管组100的二极管数量为：
[0045]
[0046] 或
[0047] 其中，N代表所述第一二极管组100的二极管数量，Vcc代表直流电压输入端输入的直流电压，Von代表二极管的导通压降。
[0048] 需要说明的是，在本实施例中，以Vcc为5V为例，当所述二极管的正向导通压降Von＝0.7V(例如基于砷化镓pHEMT工艺的二极管)时，所述第一二极管组100的二极管数量为9个或10个。当所述二极管的正向导通压降Von＝1.4V(例如基于砷化镓HBT工艺的二极管)时，所述第一二极管组100的二极管数量为5个或6个。
[0049] 在上述实施例的基础上，在本申请的一个实施例中，所述第二二极管组200的二极管数量为1个。
[0050] 需要说明的是，由于没有交流的射频信号输入，因此所述静电放电电路的第二二极管组200只需要提供负电静电的释放通路以及
预防其他交流信号对所述静电放电电路的影响即可。在本申请的其他实施例中，所述第二二极管组200的二极管数量还可以为2个或3个。本申请对所述第二二极管组200的二极管数量并不做限定，具体视实际情况而定。
[0051] 相应的，本申请实施例还提供了一种功率放大器，如图5所示，所述功率放大器包括多级放大单元及至少一个如上述任一实施例所述的静电放电电路；
[0052] 其中，各级所述放大单元包括晶体管Q1、扼流电感L1和去耦电容C1；所述扼流电感L1的一端作为所述放大单元的直流电压输入端；
[0053] 所述静电放电电路的一端接于所述直流电压输入端，另一端接地。
[0054] 需要说明的是，在本实施例中，所述晶体管Q1的第一极作为所述放大单元信号输入端及参考电压输入端；所述晶体管Q1的第二极与所述扼流电感L1的一端连接，并作为所述放大单元的信号输出端连接；所述晶体管Q1的第三级接地；所述扼流电感L1远离所述晶体管Q1一端作为所述放大单元的直流电压输入端；所述去耦电容C1的一端接于所述扼流电感L1的一端，另一端接地。附图4中的标号RFin表示所述放大单元信号输入端，Vbias表示所述放大单元的参考电压输入端，RFout表示所述放大单元的信号输出端，Vcc表示所述放大单元的直流电压输入端。
[0055] 在上述实施例的基础上，在本申请的一个实施例中，所述晶体管Q1为双极晶体管或场效应管。
[0056] 需要说明的是，当所述晶体管Q1为双极晶体管时，其第一极为基极，第二极为集电极，第三级为发射极；当所述晶体管Q1为场效应管时，其第一极为栅极、第二极为漏极，第三级为源极。
[0057] 在上述实施例的基础上，在本申请的一个优选实施例中，所述晶体管Q1为硅
互补金属氧化物半导体晶体管或砷化镓双极晶体管或赝调制掺杂异质结场效应晶体管。本申请对所述晶体管Q1的具体种类并不做限定，具体视实际情况而定。
[0058] 在上述实施例的基础上，在本申请的另一个实施例中，如图6所示，所述扼流电感L1包括第一绑定线100A、第二绑定线200A和第一走线30A；所述芯片包括第一焊盘10A和第二焊盘20A；
[0059] 其中，所述第一走线30A的一端与所述第一绑定线100A一端连接，另一端与所述第二绑定线200A一端连接；所述第一绑定线100A远离所述第一走线30A一端通过第一焊盘10A与所述晶体管Q1的漏极连接；所述第二绑定线200A远离所述第一走线30A一端通过第二焊盘20A同时与所述去耦电容C1的一端、静电放电电路的一端连接；所述去耦电容C1及静电放电电路原理所述第二焊盘20A一端接地；
[0060] 所述直流电压输入端通过基板上的走线与第三绑定线300A的一端连接，所述第三绑定线300A远离所述直流电压输入端一端与所述第二焊盘20A连接。
[0061] 在上述实施例的基础上，在本申请的又一个实施例中，如图7所示，所述扼流电感L1包括第四绑定线400A、第五绑定线500A和螺旋电感40A；所述芯片包括第一焊盘10A和第二焊盘20A；
[0062] 其中，所述螺旋电感40A的一端与所述第四绑定线400A的一端连接，另一端与所述第五绑定线500A一端连接；所述第四绑定线400A远离所述螺旋电感40A一端通过第一焊盘10A与所述晶体管Q1的漏极连接；所述第五绑定线500A远离所述螺旋电感40A一端通过第二焊盘20A同时与所述去耦电容C1的一端、静电放电电路的一端连接；所述去耦电容C1及静电放电电路原理所述第二焊盘20A一端接地；
[0063] 所述直流电压输入端通过基板上的走线与第六绑定线600A的一端连接，所述第六绑定线600A远离所述直流电压输入端一端与所述第二焊盘20A连接。
[0064] 在上述实施例的基础上，在本申请的再一个实施例中，如图8所示，所述扼流电感L1包括第七绑定线700A、第八绑定线800A和贴片电感50A；所述芯片包括第一焊盘10A和第二焊盘20A；
[0065] 其中，所述贴片电感50A的一端与所述第七绑定线700A的一端连接，另一端与所述第八绑定线800A一端连接；所述第七绑定线700A远离所述贴片电感50A一端通过第一焊盘10A与所述晶体管Q1的漏极连接；所述第八绑定线800A远离所述贴片电感50A一端通过第二焊盘20A同时与所述去耦电容C1的一端、静电放电电路的一端连接；所述去耦电容C1及静电放电电路原理所述第二焊盘20A一端接地；
[0066] 所述直流电压输入端通过基板上的走线与第九绑定线900A的一端连接，所述第九绑定线900A远离所述直流电压输入端一端与所述第二焊盘20A连接。
[0067] 需要说明的是，所述扼流电感L1通常在片外实现，这是因为如果将所述扼流电感L1集成与芯片中，所述扼流电感L1会占用较大的芯片面积，增加成本。在现有技术中，所述直流电源输出端通过基板走线与所述扼流电感L1直接连接，所述扼流电感L1通过绑定线与放大单元的晶体管Q1连接。因此与所述晶体管Q1集成于一块芯片中的静电释放电路只能接于所述扼流电感L1原理所述直流电压输入端一侧，从而使得所述静电释放电路需要满足经过所述晶体管Q1放大后的射频信号的摆幅(即大约从直流电源输入端输入的直流电压的三倍)，因此所述静电释放电路需要由较多的二极管组成，占用较大的芯片面积，进而使得包括所述静电释放电路的功率放大器的成本较高。
[0068] 在上述三个实施例提供了三种应用本申请实施例提供的静电放电电路的功率放大器的扼流电感L1的片外实现方式。通过上述片外实现方式不仅可以实现将扼流电感L1在片外实现，还可以将所述静电释放电路与所述直流电压输入端直接连接，通过这种连接方式，所述静电放电电路只需要满足所述直流电压输入端输入的正向直流电压即可。
[0069] 综上所述，本申请实施例提供了一种静电放电电路及功率放大器，其中，所述静电放电电路包括并联的第一二极管组100和第二二极管组200，所述第一二极管组100的一端接于所述直流电压输入端，所述第二二极管组200的一端接于所述直流电压输入端。通过这种连接方式，所述静电放电电路只需要满足所述直流电压输入端输入的正向直流电压即可。这是因为所述扼流电感L1具有通直流隔交流的作用，经过所述晶体管Q1放大后的射频信号经过所述扼流电感L1的扼流作用之后不会加在所述静电放电电路的两端。因此组成所述第一二极管组100的正向串接的多个二极管只需要满足所述直流电压即可，所述第二二极管组200只需要一个或多个负向串接的二极管为负电静电提供释放通路即可，因此组成所述静电放电电路的二极管数量较少，从而使得包括所述静电放电电路的功率放大器所占芯片的面积较小，进而降低所述功率放大器的成本。
[0070] 本
说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
[0071] 对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种
修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
