一种CNN动态可重构的联想记忆电路专利检索-放大器电子零件及设备专利检索查询-专利查询网

一种CNN动态可重构的联想记忆电路

阅读：595发布：2024-02-18

专利汇可以提供一种CNN动态可重构的联想记忆电路专利检索，专利查询，专利分析的服务。并且本发明公开了一种CNN动态可重构的联想记忆电路，包括耦合的第1细胞神经元电路和第2细胞神经元电路，第1细胞神经元电路和第2细胞神经元电路的电路结构相同，均包括：外部信号输入端、模板参数控制端、记忆信号输出端和运算电路，运算电路与外部信号输入端、模板参数控制端和记忆信号输出端相连，用于对外部输入信号、模板A参数、模板B参数和偏置量参数进行运算操作，得到联想记忆结果。本发明能够实现多种记忆模板间动态转换，结构简单，易于超大规模电路实现，稳定性高。，下面是一种CNN动态可重构的联想记忆电路专利的具体信息内容。

权利要求

1.一种CNN动态可重构的联想记忆电路装置，其特征在于：所述联想记忆电路装置包括耦合的第1细胞神经元电路和第2细胞神经元电路，第1细胞神经元电路和第2细胞神经元电路的电路结构相同，均包括：
外部信号输入端，用于接收外部输入信号；
模板参数控制端，用于接收模板A参数、模板B参数和偏置量参数，通过改变这3个参数值，实现联想记忆电路在各种记忆模板之间进行动态转换；
记忆信号输出端，用于输出联想记忆结果；
运算电路，它分别与外部信号输入端、模板参数控制端和记忆信号输出端相连，用于对外部输入信号、模板A参数、模板B参数和偏置量参数进行运算操作，得到联想记忆结果；
运算电路根据如下稳定状态方程得到联想记忆的结果：
上式中，ui为第i个细胞神经元电路的外部输入信号；bi为第i个细胞神经元电路的模板B参数；ai1,ai2为第i个细胞神经元电路的模板A参数；zi为第i个细胞神经元电路的偏置量参数；xi为第i个细胞神经元电路的系统状态变量；y(xi)为第i个细胞神经元电路的输出信号；
第1细胞神经元电路的输出信号反馈给第2细胞神经元电路，第2细胞神经元电路的输出信号反馈给第1细胞神经元电路。
2.根据权利要求1所述一种CNN动态可重构的联想记忆电路装置，其特征在于：所述第i个细胞神经元电路的模板A参数ai1,ai2，i＝1,2，满足下列两个不等式组之一：
or
此时联想记忆电路的输出能够收敛于稳定值。
3.根据权利要求1所述一种CNN动态可重构的联想记忆电路装置，其特征在于：定义联想记忆电路的输入、输出电压的逻辑为-1和1，其中逻辑-1对应于逻辑0，逻辑1对应于逻辑
1，所述记忆模板包括[1,1]、[1,-1]、[-1,1]、[-1,-1]4种，其中，记忆模板[1,1]的功能为，无论第1、第2细胞神经元电路的输入为何种逻辑组合，第1、第2细胞神经元电路的输出逻辑组合均为[1,1]，记忆模板[1,-1]的功能为，无论第1、第2细胞神经元电路的输入为何种逻辑组合，第1、第2细胞神经元电路的输出逻辑组合均为[1,-1]，记忆模板[-1,1]的功能为，无论第1、第2细胞神经元电路的输入为何种逻辑组合，第1、第2细胞神经元电路的输出逻辑组合均为[-1,1]，记忆模板[-1,-1]的功能为，无论第1、第2细胞神经元电路的输入为何种逻辑组合，第1、第2细胞神经元电路的输出逻辑组合均为[-1,-1]；
当需要实现记忆模板[1,1]时，模板A参数、模板B参数和偏置量参数满足如下不等式组：
当需要实现记忆模板[1,-1]时，模板A参数、模板B参数和偏置量参数满足如下不等式组：
当需要实现记忆模板[-1,1]时，模板A参数、模板B参数和偏置量参数满足如下不等式组：
当需要实现记忆模板[-1,-1]时，模板A参数、模板B参数和偏置量参数满足如下不等式组：
4.根据权利要求1所述一种CNN动态可重构的联想记忆电路装置，其特征在于：所述运算电路包括第一电源、第二电源、第一～第六运算放大器、第零～第二十电阻以及第一电容，第一运算放大器的反相输入端经第零电阻接入第1细胞神经元电路的输出反馈信号，第一运算放大器的反相输入端经第一电阻接入第2细胞神经元电路的输出反馈信号，第一运算放大器的反相输入端经所述第二电阻接入外部输入信号，第一运算放大器的反相输入端经所述第三电阻接入偏置量参数，第一运算放大器的同相输入端经第四电阻接地，第一运算放大器的反相输入端经第五电阻与第一运算放大器的输出端相连，第一运算放大器的反相输入端经第二十电阻与第五运算放大器的输出端相连，第一运算放大器的输出端经第六电阻与第二运算放大器的反相输入端相连，第二运算放大器的反相输入端经第一电容与第二运算放大器的输出端相连，第二运算放大器的输出端经第八电阻与第三运算放大器的反相输入端相连，第二运算放大器的输出端经第十三电阻与第四运算放大器的反相输入端相连，第二运算放大器的同相输入端经第七电阻接地，第三运算放大器的反相输入端经第九电阻与第三运算放大器的输出端相连，第三运算放大器的同相输入端经第十电阻接地，第三运算放大器的输出端经第十一电阻与第一运算放大器的反相输入端相连；第四运算放大器的输出端经第十二电阻与第四运算放大器的反相输入端相连，第四运算放大器的输出端经第十五电阻与第五运算放大器的反相输入端相连，第四运算放大器的同相输入端经第十四电阻接地，第五运算放大器的同相输入端经第十七电阻接地，第五运算放大器的输出端经第十六电阻与第五运算放大器的反相输入端相连，第五运算放大电路的同相输入端经第十八电阻与第六运算放大器的同相输入端相连，第六运算放大器的同相输入端经第十九电阻接地，第六运算放大器的输出端与第六运算放大器的反相输入端相连，第六运算放大器的输出端经第零电阻与第一运算放大器反相端相连；所述第一电源、第二电源均为直流电源，第一电源向第一～第六运算放大器提供正向偏置电源，第二电源向第一～第六运算放大器提供反向偏置电源。
5.根据权利要求4所述一种CNN动态可重构的联想记忆电路装置，其特征在于：第十三电阻与第十四电阻的阻值相等；第零电阻与第一电阻、第二电阻、第十电阻的阻值相等，且第零电阻的阻值是第十三电阻阻值的15倍，第三电阻与第五电阻、第八电阻、第九电阻、第十一电阻、第十八电阻、第十九电阻、第二十电阻的阻值相等，且第三电阻的阻值是第十三电阻阻值的30倍；第六电阻与第七电阻、第十二电阻、第十五电阻的阻值相等，且第六电阻的阻值是第十三电阻阻值的10倍；第四电阻的阻值是第十三电阻阻值的4倍；第十七电阻的阻值是第十三电阻阻值的3.75倍；第十六电阻的阻值是第十三电阻阻值的1.5倍。

说明书全文

一种CNN动态可重构的联想记忆电路

技术领域

[0001] 本发明属于联想记忆技术领域，特别涉及了一种CNN动态可重构的联想记忆电路。

背景技术

[0002] 联想记忆是利用事物间的联系通过联想进行记忆的方法。在神经计算邻域，可描述为一种模拟人脑信息存储和回忆的机制，使得满足一定条件的检索探针能够寻找到一系列预先存储于系统中的标准模板。在传统的人工神经网络电路中,如Hopfield网络，神经元及其突触的搭建结构复杂，不便于VLSI的实现。

[0003] 细胞神经网络(CNN)是一种能实时、高速并行处理信号的大规模非线性模拟电路，易于超大规模电路(VLSI)的实现。采用细胞神经网络构建的电路，其逻辑行为由各神经元模板参数决定，也即是在维持电路拓扑结构不变的基础上，实现逻辑功能的重构。

发明内容

[0004] 为了解决上述背景技术提出的技术问题，本发明旨在提供一种CNN动态可重构的联想记忆电路，能够实现多种记忆模板间动态转换，结构简单，易于超大规模电路实现，稳定性高。

[0005] 为了实现上述技术目的，本发明的技术方案为：

[0006] 一种CNN动态可重构的联想记忆电路，所述联想记忆电路包括耦合的第1细胞神经元电路和第2细胞神经元电路，第1细胞神经元电路和第2细胞神经元电路的电路结构相同，均包括：

[0007] 外部信号输入端，用于接收外部输入信号；

[0008] 模板参数控制端，用于接收模板A参数、模板B参数和偏置量参数，通过改变这3个参数值，实现联想记忆电路在各种记忆模板之间进行动态转换；

[0009] 记忆信号输出端，用于输出联想记忆结果；

[0010] 运算电路，它分别与外部信号输入端、模板参数控制端和记忆信号输出端相连，用于对外部输入信号、模板A参数、模板B参数和偏置量参数进行运算操作，得到联想记忆结果。

[0011] 第1细胞神经元电路的输出信号反馈给第2细胞神经元电路，第2细胞神经元电路的输出信号反馈给第1细胞神经元电路。

[0012] 进一步地，所述运算电路根据如下稳定状态方程得到联想记忆的结果：

[0013]

[0014]

[0015] 上式中，ui为第i个细胞神经元电路的外部输入信号；bi为第i个细胞神经元电路的模板B参数；ai1,ai2为第i个细胞神经元电路的模板A参数；zi为第i个细胞神经元电路的偏置量参数；xi为第i个细胞神经元电路的系统状态变量；y(xi)为第i个细胞神经元电路的输出信号。

[0016] 进一步地，所述第i个细胞神经元电路的模板A参数ai1,ai2，i＝1,2，满足下列两个不等式组之一：

[0017]

[0018] or

[0019]

[0020] 此时联想记忆电路的输出能够收敛于稳定值。

[0021] 进一步地，定义联想记忆电路的输入、输出电压的逻辑为-1和1，其中逻辑-1对应于逻辑0，逻辑1对应于逻辑1，所述记忆模板包括[1,1]、[1,-1]、[-1,1]、[-1,-1]4种，其中，记忆模板[1,1]的功能为，无论第1、第2细胞神经元电路的输入为何种逻辑组合，第1、第2细胞神经元电路的输出逻辑组合均为[1,1]，记忆模板[1,-1]的功能为，无论第1、第2细胞神经元电路的输入为何种逻辑组合，第1、第2细胞神经元电路的输出逻辑组合均为[1,-1]，记忆模板[-1,1]的功能为，无论第1、第2细胞神经元电路的输入为何种逻辑组合，第1、第2细胞神经元电路的输出逻辑组合均为[-1,1]，记忆模板[-1,-1]的功能为，无论第1、第2细胞神经元电路的输入为何种逻辑组合，第1、第2细胞神经元电路的输出逻辑组合均为[-1,-1]；

[0022] 当需要实现记忆模板[1,1]时，模板A参数、模板B参数和偏置量参数满足如下不等式组：

[0023]

[0024] 当需要实现记忆模板[1,-1]时，模板A参数、模板B参数和偏置量参数满足如下不等式组：

[0025]

[0026] 当需要实现记忆模板[-1,1]时，模板A参数、模板B参数和偏置量参数满足如下不等式组：

[0027]

[0028] 当需要实现记忆模板[-1,-1]时，模板A参数、模板B参数和偏置量参数满足如下不等式组：

[0029]

[0030] 进一步地，所述运算电路包括第一电源、第二电源、第一～第六运算放大器、第零～第二十电阻以及第一电容，第一运算放大器的反相输入端经第零电阻接入第1细胞神经元电路的输出反馈信号，第一运算放大器的反相输入端经第一电阻接入第2细胞神经元电路的输出反馈信号，第一运算放大器的反相输入端经所述第二电阻接入外部输入信号，第一运算放大器的反相输入端经所述第三电阻接入偏置量参数，第一运算放大器的同相输入端经第四电阻接地，第一运算放大器的反相输入端经第五电阻与第一运算放大器的输出端相连，第一运算放大器的反相输入端经第二十电阻与第五运算放大器的输出端相连，第一运算放大器的输出端经第六电阻与第二运算放大器的反相输入端相连，第二运算放大器的反相输入端经第一电容与第二运算放大器的输出端相连，第二运算放大器的输出端经第八电阻与第三运算放大器的反相输入端相连，第二运算放大器的输出端经第十三电阻与第四运算放大器的反相输入端相连，第二运算放大器的同相输入端经第七电阻接地，第三运算放大器的反相输入端经第九电阻与第三运算放大器的输出端相连，第三运算放大器的同相输入端经第十电阻接地，第三运算放大器的输出端经第十一电阻与第一运算放大器的反相输入端相连；第四运算放大器的输出端经第十二电阻与第四运算放大器的反相输入端相连，第四运算放大器的输出端经第十五电阻与第五运算放大器的反相输入端相连，第四运算放大器的同相输入端经第十四电阻接地，第五运算放大器的同相输入端经第十七电阻接地，第五运算放大器的输出端经第十六电阻与第五运算放大器的反相输入端相连，第五运算放大电路的同相输入端经第十八电阻与第六运算放大器的同相输入端相连，第六运算放大器的同相输入端经第十九电阻接地，第六运算放大器的输出端与第六运算放大器的反相输入端相连，第六运算放大器的输出端经第零电阻与第一运算放大器反相端相连；所述第一电源、第二电源均为直流电源，第一电源向第一～第六运算放大器提供正向偏置电源，第二电源向第一～第六运算放大器提供反向偏置电源。

[0031] 进一步地，第十三电阻与第十四电阻的阻值相等；第零电阻与第一电阻、第二电阻、第十电阻的阻值相等，且第零电阻的阻值是第十三电阻阻值的15倍，第三电阻与第五电阻、第八电阻、第九电阻、第十一电阻、第十八电阻、第十九电阻、第二十电阻的阻值相等，且第三电阻的阻值是第十三电阻阻值的30倍；第六电阻与第七电阻、第十二电阻、第十五电阻的阻值相等，且第六电阻的阻值是第十三电阻阻值的10倍；第四电阻的阻值是第十三电阻阻值的4倍；第十七电阻的阻值是第十三电阻阻值的3.75倍；第十六电阻的阻值是第十三电阻阻值的1.5倍。

[0032] 采用上述技术方案带来的有益效果：

[0033] 本发明设计的两输入动态可重构联想记忆电路，通过改变模板参数A、B和Z的值，可实现搜索各种标准记忆模板的转换。模板参数简单，不同记忆模板之间的模板参数有较高相似度，从而极大简化了模板参数控制单元电路结构，并使得整个联想记忆电路具有更快的动态转换速度。附图说明

[0034] 图1是本发明基本电路图；

[0035] 图2是本发明中细胞神经元电路的具体电路图。

[0036] 标号说明：U1～U6：第一～第六运算放大器U1～U6；R0～R20：第零～第二十电阻；C1：第一电容。

具体实施方式

[0037] 以下将结合附图，对本发明的技术方案进行详细说明。

[0038] 如图1所示本发明的电路示意图，u1、u2分别为第1、第2细胞神经元电路的外部输入信号。a11,a12为第1细胞神经元电路的模板A参数，a21,a22为第2细胞神经元电路的模板A参数，b1,b2分别为第1、第2细胞神经元电路的模板B参数，z1,z2分别为第1、第2细胞神经元电路的偏置量参数，此处统称为模板参数信号，该联想记忆电路在模板参数信号控制下，可搜索出不同的记忆模板。

[0039] 对于具有两个耦合细胞神经元的联想记忆电路，本发明技术方案可实现对应任意外部输入信号，搜索出4种记忆模板的功能。

[0040] 本发明基于耦合细胞神经元，利用其非线性特性及输出二值性，考虑以两个耦合细胞为初始模型，细胞外部输入信号和输出信号数目分别为1和1，包括如下具体步骤：

[0041] 首先，利用外部输入信号、模板参数和偏置量参数建立如下状态方程：

[0042]

[0043] 则其输出方程为：

[0044]

[0045] 其中，ui为第i个细胞神经元电路的外部输入信号；bi为第i个细胞神经元电路的模板B参数；ai1,ai2为第i个细胞神经元电路的模板A参数；zi为第i个细胞神经元电路的偏置量参数；xi为第i个细胞神经元电路的系统状态变量；y(xi)为第i个细胞神经元电路的输出信号

[0046] 考虑包含两个耦合细胞的状态方程如下所示：

[0047]

[0048] 其中，u1和u2分别定义为第一输入信号和第二输入信号，x1、x2表示系统状态变量，分别定义为反馈模板参数、输入模板参数，定义为偏置量参数，y(xi)定义为联想记忆电路输出信号；

[0049] 实现联想记忆功能需保证输出能收敛于稳定值，因此反馈模板参数的设置需满足约束条件：

[0050] 稳定状态电压在dxi/dt＝0时取得。代入式(1)可得系统状态变量为：

[0051]

[0052] 稳定的系统状态变量对应动力特性分析中系统的平衡点。

[0053] 若要实现细胞输出为高电平，则有系统状态变量xi>1。将y(xi)＝1代入式(3)，再将xi表达式代入xi>1，可得输出为高电平的条件为：

[0054]

[0055] 同理可得输出为低电平需满足的条件。此时xi<1，对应y(xi)＝-1。将y(xi)＝-1代入式(6)，再代入xi<1，可得输出为低电平的条件为：

[0056]

[0057] 定义联想记忆电路的输入、输出电压的逻辑为-1和1，其中逻辑-1对应于逻辑0，逻辑1对应于逻辑1。

[0058] 本发明规定的记忆模板包括[1,1]、[1,-1]、[-1,1]、[-1,-1]4种，其中，记忆模板[1,1]的功能为，无论第1、第2细胞神经元电路的输入为何种逻辑组合，第1、第2细胞神经元电路的输出逻辑组合均为[1,1]。记忆模板[1,-1]的功能为，无论第1、第2细胞神经元电路的输入为何种逻辑组合，第1、第2细胞神经元电路的输出逻辑组合均为[1,-1]。记忆模板[-1,1]的功能为，无论第1、第2细胞神经元电路的输入为何种逻辑组合，第1、第2细胞神经元电路的输出逻辑组合均为[-1,1]。记忆模板[-1,-1]的功能为，无论第1、第2细胞神经元电路的输入为何种逻辑组合，第1、第2细胞神经元电路的输出逻辑组合均为[-1,-1]。

[0059] 记忆模板为[1,1]时，模板参数需同时满足下述条件：

[0060]

[0061] 记忆模板为[1,-1]时，模板参数需同时满足下述条件：

[0062]

[0063] 记忆模板为[-1,1]时，模板参数需同时满足下述条件：

[0064]

[0065] 记忆模板为[-1,-1]时，模板参数需同时满足下述条件：

[0066]

[0067] 如上所述，通过改变模板参数A,B和Z的值，本发明中的两输入动态可重构联想记忆电路可实现搜索4种标准记忆模板的转换。模板参数简单，不同记忆模板之间的模板参数有较高相似度，从而极大简化了模板参数控制单元电路结构，并使得整个联想记忆电路有更高的动态转换速度。

[0068] 第1细胞神经元电路与第2细胞神经元电路的电路结构相同，图2为第1细胞神经元电路的电路图。第1细胞神经元电路包含第一电源、第二电源，第一～第六运算放大器U1～U6，第零～第二十电阻R0～R20以及第一电容C1。

[0069] 信号y(x1)、y(x2)、u1和偏置量参数z1以及运算放大器U3、U5的输出端分别经电阻R0、R1、R2、R3、R11和R20接入运算放大器U1的反向输入端，运算放大器U1的正向输入端经电阻R4接地。运算放大器U1的反向输入端经电阻R5与其输出端相连，运算放大器U1用于实现式(3)中的5个信号的求和：-x1+a11y(x1)+a12y(x2)+z1+b1u1。

[0070] 运算放大器U1的输出端经电阻R6接入运算放大器U2的反向输入端，运算放大器U2的反向输入端经电容C1接入其输出端，运算放大器U2的正向输入端经电阻R7接地。运算放大器U2用于实现式(3)中的微分环节，得到状态变量x1。

[0071] 运算放大器U2的输出端分别经电阻R8和R13接入运算放大器U3和U4的反向输入端，运算放大器U3的反向输入端经电阻R9接入其输出端，运算放大器U3的正向输入端经电阻R10接地。运算放大器U3用于实现式(3)中-x1部分。

[0072] 运算放大器U4的反向输入端经电阻R12接入其输出端，运算放大器U4的正向输入端经电阻R14接地。运算放大器U4工作在非线性区，用于实现输出方程，其输入是状态变量Vx，其输出与Vx的关系用函数可表示为：

[0073]

[0074] 运算放大器U4的输出端经电阻R15接入运算放大器U5的反向输入端，运算放大器U5的反向输入端经电阻R16接入其输出端，运算放大器U5的正向输入端经电阻R17接地。运算放大器U5实现：

[0075]

[0076] 运算放大器U5的输出端经电阻R18接入运算放大器U6的正向输入端，运算放大器U6的正向输入端经电阻R19接地，运算放大器U6反向输入端直接与其输出端相连。运算放大器U6为电压跟随器，起到缓冲、隔离、提高带载能力的作用，其输出为整个联想记忆电路的输出。

[0077] 以上实施例仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明保护范围之内。

标题	发布/更新时间	阅读量
微电子组件	2020-05-08	286
一种用于VDES射频接收通道自动增益控制环路的方法	2020-05-08	83
半导体器件	2020-05-08	973
SRAM灵敏放大器电路及存储单元	2020-05-08	285
可调节的短路故障触发电路及其控制方法、计算机可读存储介质	2020-05-08	612
磁悬浮地球仪	2020-05-08	990
主被动磁气混合轴承	2020-05-08	568
井斜信号放大器以及钻井工具	2020-05-08	747
无线电传输器中的多相数字信号预失真	2020-05-08	286
一种降噪蓝牙耳机	2020-05-11	874

一种CNN动态可重构的联想记忆电路

一种CNN动态可重构的联想记忆电路

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：