半导体集成电路
专利汇可以提供半导体集成电路专利检索，专利查询，专利分析的服务。并且一种带有防止 静电放电 保护 电路 的 半导体 集成电路，其中一个箝位件与MIS晶体管相连，以在 带电器件模型 下防止击穿，一寄生双极晶体管、MOS晶体管或其栅极由比转换 门 的绝缘膜厚的绝缘膜构成的MIS晶体管可用作箝位件。，下面是半导体集成电路专利的具体信息内容。
1.一种半导体集成电路，其特征在于包含：一输入接头；一内部电路；和连接在所述输入接头和所述内部电路之间的保护电路；其中所述保护电路包含：连接在所述输入接头和地之间的保护元件，与所述输入接头相连的电阻，一连接在所述电阻与所述内部电路之间的转换门；及一箝位件，其与所述转换门的栅极和所述转换门的源极或漏极相连用于保护所述转换门。
2.根据权利要求1所述的半导体集成电路，其特征在于：所述转换门为金属绝缘体半导体晶体管。
3.根据权利要求2所述的半导体集成电路，其特征在于：所述金属绝缘体半导体晶体管的栅极与内部电压源或外部电压源相连。
4.根据权利要求2所述的半导体集成电路，其特征在于：所述箝位件为寄生双极晶体管。
5.根据权利要求2所述的半导体集成电路，其特征在于：所述箝位件为另一个金属绝缘体半导体晶体管，其栅极包含一比作为所述转换门的所述金属绝缘体半导体晶体管的绝缘膜厚的绝缘膜。
6.根据权利要求1所述的半导体集成电路，其特征在于：所述箝位件与所述转换门相邻。
7.一种半导体集成电路，其特征在于包含：一输入接头；一内部电路；一金属绝缘体半导体晶体管，其栅极通过第三电阻(43)与地相连，其中所述金属绝缘体半导体晶体管的源极或漏极与所述输入接头相连；一箝位件，其连在所述栅极与所述源极或所述漏极之间；连接在所述输入接头和所述金属绝缘体半导体晶体管的源极或漏极之间的第二电阻(31)；连接在所述内部电路和所述金属绝缘体晶体管的源极或漏极之间的电阻(32)；保护元件(26)，其连接在所述内部电路和地之间。
8.根据权利要求7所述的半导体集成电路，其特征在于：所述箝位件包括一寄生双极晶体管。
9.根据权利要求7所述的半导体集成电路，其特征在于：所述箝位件为另一个金属绝缘体半导体晶体管，其栅极包含一比作为所述金属绝缘体半导体晶体管的绝缘膜厚的绝缘膜。
半导体集成电路
技术领域
为防止静电放电，在日本专利07169962A(1985)中揭示了一种半导体电路，其在外部端子与输出MOSFET的栅极间连有保护MOSFET，其中保护MOSFET的沟道长度大于或等于输出MOSFET的沟道长度。
保护MOSFET的栅极接上一个合适的电压源，以在正常状态下断开保护MOSFET。如果将一个非正常的高压施加到保护MOSFET上，保护MOSFET被导通以防止输出MOSFET的氧化膜的断裂。
在日本专利63-181469A(1988)中还揭示了另一种保护电路，其中保护MOSFET被设置在输出MOS晶体管的栅极与源极之间。此保护电路可防止在浪涌电压被输入到输入MOS晶体管中时输入MOS晶体管的绝缘膜的静电断裂。
近期的高速DRAM都通常设置有由输出接头与内部电路间的MIS晶体管构成的转换门，其中MIS晶体管的栅极与电压源相连而其漏极与内部电路相连，其源极通过一个寄存器与输出接头或外部端子相连，将诸如二极管的保护元件插在输入接头与地之间，由此可防止由于静电放电而造成的击穿。
上述的转换门用于限制外部信号的振幅并使外部信号的计时与内部电路的计时相配合。
然而，在参考文献1中，在应被保护的输出晶体管的数目增多时，保护MOSFET的数目也增大。因此，如上述参考文献中所揭示的传统电路存在一个缺点，即，电路结构变得复杂而集成度也不会提高。另外，由于电路结构变得更加复杂，从而需防止保护MOSFET其自身的击穿。在参考文献2中，保护MOSFET其自身在恶劣条件下会击穿。
此外，在诸如对每个输入接头都提供有一个转换门DRAM的半导体集成电路的情况下，在针对带电器件模型的实验期间，当逐渐充电的电荷急降地放电时，本发明的发明人发现被用作转换门的MIS晶体管的栅绝缘膜在静电放电的情况下很容易被击穿。事实表明即使通过将任何的保护元件插在输入接头与地之间也无法防止击穿的发生。
本发明的另一个目的是提供一种箝位件，其能将集成度的降低抑制到最小。
本发明的另一个目的是提供一种半导体集成电路，其具有一个带保护元件的转换门用于防止绝缘膜的断裂。
根据本发明，其提供一作为箝位件的寄生双极晶体管用于防止半导体集成电路的击穿。
此外，根据本发明，其提供一半导体集成电路，其包含一输入接头；一内部电路；和连接在所述输入接头和所述内部电路之间的保护电路；其中所述保护电路包含连接在所述输入接头和地之间的保护元件，与所述输入接头相连的电阻，一连接在所述电阻与所述内部电路之间的转换门；及一箝位件，其与所述转换门的栅极和所述转换门的源极或漏极相连用于保护所述转换门。
根据本发明的另外一个方面，其还提供一种半导体集成电路，包含：一输入接头；一内部电路；一金属绝缘体半导体晶体管，其栅极通过第一电阻与地相连，其中所述金属绝缘体半导体晶体管的源极或漏极与所述输入接头相连；一箝位件，其连在所述栅极与所述源极或所述漏极之间；连接在所述输入接头和所述金属绝缘体半导体晶体管的源极或漏极之间的第二电阻；连接在所述内部电路和所述金属绝缘体晶体管的源极或漏极之间的第三电阻；保护元件，其连接在所述内部电路和地之间。
根据上述的本发明，作为带有箝位件的转换门的MIS晶体管可被保护而防止击穿。
图1中所示的本发明的半导体集成电路包含输入接头10和内部电路11。此外，包含一MIS晶体管的转换门18连在输入接头10与内部电路11之间，这里，可用输出接头代替输入接头10。
具体地，保护电路15包含诸如二极管、寄存器17等的保护元件16，通过内部电压源或外部电压源向MIS晶体管18的栅极提供电压Vg。
此外，箝位件20被连在栅极与MIS晶体管18的源极或漏极之间，箝位件20与MIS晶体管18相邻。
这里，假设未插入箝位件时对保护电路的作用进行描述。在此情况下，在人体模型中被提供给输入接头10的静电压被保护元件16箝位。因此，可防止过高的电压被施加到内部电路11上。
此外，因作为转换门的MIS晶体管18连有保护元件16及内部电路11，从而在正常状态下，来自输入接头10的输入信号幅度受到限制。
在带电装置模型中，装置被缓慢充电，然后某一管脚(如输入接头10)被陡然放电，在上述的缓慢充电过程中，图1中所示的全部节点被充电，然后，接头10被突然放电，而同时电源线的放电被延迟，因此，过量的高压被提供到MOS晶体管18，这将导致MOS晶体管18的击穿。
发明人已经发现击穿的原因是在连有MIS晶体管18的线路上放电，并发现了一种防止击穿的方法，如图1中所示，用与MIS晶体管18的源极及栅极相连的箝位件20可防止栅绝缘膜的击穿。
二极管，MOSFET及寄生双极晶体管都为公知的箝位件。例如，作为箝位件的MIS晶体管连在MIS的栅极与MIS晶体管的源极或漏极之间。换句话说，作为箝位件的MIS晶体管的栅极与MIS晶体管18的输入相连，寄生双极晶体管的发射极及集电极用作箝位件的端子成为双端子元件。
图2中所示的本发明的另一个实施例包含与输入接头10对应的输入及输出(I/O)接头10、与保护电路16对应的为二极管连接方式的MOS晶体管26及电阻32、内部电路11中的P沟道MOS晶体管27和N沟道MOS晶体管28、及与N沟道MOS晶体管28的栅极及源极相连的双极晶体管29。双极晶体管29与N沟道MOS晶体管28相邻。
I/O接头10与NMOS晶体管36及负载NMOS晶体管37的源极相连，负载NMOS晶体管37的栅极与NMOS晶体管41的漏极相连，此外，NMOS晶体管41的源极与NMOS晶体管36与NMOS晶体管37公共接点相连。此外，NPN晶体管42的发射极及集电极连在NMOS晶体管41的源极与栅极之间。NPN晶体管为寄生双极晶体管，NPN晶体管42的作用是如图1中所示的箝位件20。NMOS晶体管41及NPN晶体管42通过第三电阻43与地相连。因此，如图2中所示的电路与图1中电路功能类似。
如图1中所示，NPN晶体管29同样具有箝位件20的功能。
虽然已对本发明的最佳实施例进行了描述，但须明确对于本领域技术人员而言所作的各种修改及变化都在本发明范围内。
例如，在电路元件中具有比其它MOS或MIS晶体管的栅绝缘膜厚的栅绝缘膜的MOS或MIS晶体管都可用作替代寄生双极晶体管的箝位件。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 运检仿真培训系统及方法 | 2020-05-17 | 431 |
| 场力机 | 2020-06-13 | 624 |
| 非均质功能器件快速成形微制造方法 | 2020-06-16 | 462 |
| 一种带电更换避雷器作业现场的快速重构方法 | 2020-05-23 | 581 |
| 非均质功能器件快速成形微制造方法 | 2020-06-14 | 274 |
| 一种智能迎宾机器人及其操作方法 | 2020-06-01 | 499 |
| 一种智慧空气净化系统的灰尘收集单元 | 2020-05-12 | 979 |
| 一种基于运动基元库的带电作业机械臂自主避障路径规划方法 | 2020-05-30 | 241 |
| 半导体集成电路 | 2020-06-18 | 777 |
| High resolution retarding potential analyzer | 2020-06-22 | 714 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
