定向耦合器专利检索-终端电阻电阻器电气元件和设备专利检索查询-专利查询网

定向耦合器

阅读：80发布：2020-05-14

专利汇可以提供定向耦合器专利检索，专利查询，专利分析的服务。并且定向耦合器具备连接输入口和输出口的主线路、分别由相对于主线路电磁场耦合的线路构成的第1～第3副线路部、设置于第1副线路部与第2副线路部之间的第1整合部、设置于第2副线路部与第3副线路部之间的第2整合部。第1整合部和第2整合部是相对于通过其的高频信号产生相位的变化的构件，并且是以在定向耦合器的耦合度的频率特性中产生2个衰减极的方式彼此特性不同的构件。，下面是定向耦合器专利的具体信息内容。

权利要求

1.一种定向耦合器，其特征在于：
具备：
输入口；
输出口；
耦合口；
终端口；
连接所述输入口和所述输出口的主线路；
分别由相对于所述主线路电磁场耦合的线路构成的第1副线路部、第2副线路部以及第
3副线路部；
第1整合部；以及
第2整合部，
所述第1～第3副线路部和所述第1以及第2整合部分别具有彼此位于相反侧的第1端部以及第2端部，
所述第1副线路部的第1端部被连接于所述耦合口，
所述第1整合部的第1端部被连接于所述第1副线路部的第2端部，
所述第2副线路部的第1端部被连接于所述第1整合部的第2端部，
所述第2整合部的第1端部被连接于所述第2副线路部的第2端部，
所述第3副线路部的第1端部被连接于所述第2整合部的第2端部，
所述第3副线路部的第2端部被连接于所述终端口，
所述第1整合部和所述第2整合部是相对于通过这些整合部的高频信号产生相位的变化的构件，并且是以在定向耦合器的耦合度的频率特性中产生2个衰减极的方式彼此特性不同的构件，
所述第1整合部以及所述第2整合部，设想所述终端口经由作为负载的终端电阻而被接地并且具有与所述终端电阻的电阻值相等的输出阻抗的信号源被连接于所述耦合口的情况，而是进行所述信号源与所述负载之间的阻抗整合的电路。
2.如权利要求1所述的定向耦合器，其特征在于：
相对于所述主线路的所述第2副线路部的耦合的强度大于相对于所述主线路的所述第
1副线路部的耦合的强度以及相对于所述主线路的所述第3副线路部的耦合的强度。
3.如权利要求1所述的定向耦合器，其特征在于：
所述第1整合部和所述第2整合部分别具有连接其第1端部和第2端部的第1路径、以及连接所述第1路径和地线的第2路径，
所述第1路径包含第1电感器，
所述第2路径包含串联连接的第1电容器和第2电感器。
4.如权利要求3所述的定向耦合器，其特征在于：
所述第1电感器具有彼此位于相反侧的第1端部以及第2端部，
所述第2电感器具有在电路结构上最接近于所述第1路径的第1端部、以及在电路结构上最接近于地线的第2端部，
所述第1电容器被设置于所述第1电感器的第1端部与所述第2电感器的第1端部之间，所述第2路径进一步具有被设置于所述第1电感器的第2端部与所述第2电感器的第1端部之间的第2电容器。
5.如权利要求3所述的定向耦合器，其特征在于：
所述第1路径进一步具有相对于所述第1电感器串联连接的第3电感器，所述第2电感器具有在电路结构上最接近于所述第1路径的第1端部、以及在电路结构上最接近于地线的第2端部，
所述第1电容器被设置于所述第1电感器和所述第3电感器的连接点与所述第2电感器的第1端部之间。
6.如权利要求3所述的定向耦合器，其特征在于：
所述第2电感器具有0.1nH以上的电感。

说明书全文

定向耦合器

技术领域

[0001] 本发明涉及能够在宽频带中使用的定向耦合器(directional coupler)。

背景技术

[0002] 定向耦合器例如是为了在手机、无线LAN通信设备等的无线通信设备的收发信号电路中检测收发信号的电平而使用。

[0003] 作为现有的定向耦合器，众所周知有以下所述那样的结构的耦合器。该定向耦合器具备输入口、输出口、耦合口、终端口、主线路、副线路。主线路的一端被连接于输入口，主线路的另一端被连接于输出口。副线路的一端被连接于耦合口，副线路的另一端被连接于终端口。主线路与副线路进行电磁场耦合。终端口例如经由具有50Ω的电阻值的终端电阻而被接地。在输入口输入高频信号，该高频信号从输出口被输出。从耦合口输出具有对应于被输入到输入口的高频信号的功率的功率的耦合信号。

[0004] 作为表示定向耦合器的特性的主要的参数，有插入损失、耦合度、隔离度(isolation)、方向性以及耦合口的反射损失。以下，对这些定义进行说明。首先，在功率P1的高频信号被输入到输入口的情况下，将从输出口输出的信号的功率设定为P2，将从耦合口输出的信号的功率设定为P3，将从终端口输出的信号的功率设定为P4。另外，在功率P02的高频信号被输入到输出口的情况下，将从耦合口输出的信号的功率设定为P03。另外，在功率P5的高频信号被输入到耦合口的情况下，将在耦合口上被反射的信号的功率设定为P6。另外，分别以记号IL、C、I、D、RL来表示插入损失、耦合度、隔离度、方向性以及耦合口的反射损失。这些记号分别由以下的式进行定义。

[0005] IL＝10log(P2/P1)[dB]

[0006] C＝10log(P3/P1)[dB]

[0007] I＝10log(P03/P02)[dB]

[0008] D＝10log(P4/P3)[dB]

[0009] RL＝10log(P6/P5)[dB]

[0010] 在现有的定向耦合器中，因为被输入到输入口的高频信号的频率越变高则耦合度就越变大，所以会有耦合度的频率特性不平坦等的问题。所谓耦合度变大，是指在将耦合度表示为-c(dB)的时候c的值变小。

[0011] 另外，近年来，LET(Long Term Evolution(长期演进技术))标准的移动通信系统在被实用化，LET标准的发展标准、即LET-Advanced标准的移动通信系统的实用化正在被研讨。对于LET-Advanced标准中的主要技术之一而言，存在载波聚合(Carrier Aggregation，以下也称为CA)。CA是一种同时使用称为元件载体(Component Carrier)的多个载体并能够进行宽频带传输的技术。

[0012] 在对应于CA的移动通信设备中，多个频带被同时使用。因此，在对应于CA的移动通信设备中，要求对于多个频带的多个信号来说能够利用的定向耦合器、即在宽频带中能够使用的定向耦合器。

[0013] 在日本专利申请公开2014-57207号公报中记载有在宽频带中能够使用的定向耦合器。在日本专利申请公开2014-57207号公报所记载的定向耦合器中，副线路具备与主线路的耦合强的第一耦合部、耦合弱并且形成于比第一耦合部更靠近耦合口侧的第二耦合部、耦合弱并且形成于比第一耦合部更靠近隔离口(终端口)侧的第三耦合部、在第一耦合部与第二耦合部之间延伸并且具有对应于使用频带的波长的四分之一以上的长度的非耦合部即第一非耦合部、在第一耦合部与第三耦合部之间延伸并且具有对应于使用频带的波长的四分之一以上的长度的非耦合部即第二非耦合部。

[0014] 在日本专利申请公开2014-57207号公报所记载的定向耦合器中，在耦合度的频率特性中产生一个衰减极。由此，在某种程度宽的频带中可以抑制伴随于频率的变化的耦合度的变化。但是，在该定向耦合器中，在耦合度的频率特性中，在高于产生1个衰减极的频率的频率区域，频率变得越高则耦合度变得越大。因此，在该定向耦合器中，在更宽的频带中抑制伴随于频率的变化的耦合度的变化是困难的。

发明内容

[0015] 本发明的目的在于，提供一种以与产生1个衰减极的耦合度的频率特性相比能够实现在更宽的频带中抑制了伴随于频率的变化的耦合度的变化的耦合度的频率特性的定向耦合器。

[0016] 本发明的定向耦合器具备输入口、输出口、耦合口、终端口、连接输入口和输出口的主线路、分别由相对于主线路电磁场耦合的线路构成的第1副线路部、第2副线路部以及第3副线路部、第1整合部、第2整合部。

[0017] 第1～第3副线路部和第1以及第2整合部分别具有彼此位于相反侧的第1端部以及第2端部。第1副线路部的第1端部被连接于耦合口。第1整合部的第1端部被连接于第1副线路部的第2端部。第2副线路部的第1端部被连接于第1整合部的第2端部。第2整合部的第1端部被连接于第2副线路部的第2端部。第3副线路部的第1端部被连接于第2整合部的第2端部。第3副线路部的第2端部被连接于终端口。

[0018] 第1整合部和第2整合部是相对于通过这些整合部的高频信号产生相位的变化的构件，并且是以在定向耦合器的耦合度的频率特性中产生2个衰减极的方式彼此特性不同的构件。

[0019] 在本发明的定向耦合器中，相对于主线路的第2副线路部的耦合的强度也可以大于相对于主线路的第1副线路部的耦合的强度以及相对于主线路的第3副线路部的耦合的强度。

[0020] 另外，在本发明的定向耦合器中，第1整合部和第2整合部也可以分别具有连接其第1端部和第2端部的第1路径、连接第1路径和地线(ground)的第2路径。第1路径包含第1电感器。第2路径包含被串联连接的第1电容器和第2电感器。

[0021] 另外，在本发明的定向耦合器中，在第1整合部和第2整合部分别具有所述第1以及第2路径的情况下，第1电感器也可以具有彼此位于相反侧的第1端部以及第2端部，第2电感器也可以具有在电路结构上最接近于第1路径的第1端部、在电路结构上最接近于地线的第2端部，第1电容器也可以被设置于第1电感器的第1端部与第2电感器的第1端部之间。在此情况下，第2路径也可以进一步具有被设置于第1电感器的第2端部与第2电感器的第1端部之间的第2电容器。

[0022] 另外，在本发明的定向耦合器中，在第1整合部和第2整合部分别具有所述第1以及第2路径的情况下，第1路径也可以进一步具有相对于第1电感器被串联连接的第3电感器。在此情况下，第2电感器也可以具有在电路结构上最接近于第1路径的第1端部、在电路结构上最接近于地线的第2端部，第1电容器也可以被设置于第1电感器和第3电感器的连接点与第2电感器的第1端部之间。

[0023] 另外，在本发明的定向耦合器中，在第1整合部和第2整合部分别具有所述第1以及第2路径的情况下，第2电感器也可以具有0.1nH以上的电感。

[0024] 另外，在本发明的定向耦合器中，第1整合部和第2整合部也可以分别是线路。

[0025] 根据本发明的定向耦合器，因为在耦合度的频率特性中产生2个衰减极，所以与产生1个衰减极的耦合度的频率特性相比，可以实现在更宽的频带中抑制了伴随于频率的变化的耦合度的变化的耦合度的频率特性。

[0026] 本发明的其他目的、特征以及优点由以下的说明而变得足够明了。附图说明

[0027] 图1是表示本发明的第1实施方式所涉及的定向耦合器的电路结构的电路图。

[0028] 图2是表示本发明的第1实施方式所涉及的定向耦合器的使用例的电路图。

[0029] 图3是本发明的第1实施方式所涉及的定向耦合器的立体图。

[0030] 图4是表示图3所表示的定向耦合器的层叠体的内部的立体图。

[0031] 图5是表示图3所表示的定向耦合器的层叠体的内部一部分的立体图。

[0032] 图6A～图6D是分别表示图3所表示的定向耦合器的层叠体中的第1层～第4层电介质层的上表面的说明图。

[0033] 图7A～图7D是分别表示图3所表示的定向耦合器的层叠体中的第5层～第8层电介质层的上表面的说明图。

[0034] 图8A～图8D是分别表示图3所表示的定向耦合器的层叠体中的第9层～第12层电介质层的上表面的说明图。

[0035] 图9A～图9D是分别表示图3所表示的定向耦合器的层叠体中的第13层～第16层电介质层的上表面的说明图。

[0036] 图10A～图10C是分别表示图3所表示的定向耦合器的层叠体中的第17层电介质层的上表面和第18层电介质层的上表面以及下表面的说明图。

[0037] 图11是表示比较例的定向耦合器的电路结构的电路图。

[0038] 图12是表示比较例的定向耦合器中的插入损失的频率特性的特性图。

[0039] 图13是表示比较例的定向耦合器中的耦合度的频率特性的特性图。

[0040] 图14是表示比较例的定向耦合器中的隔离度(isolation)的频率特性的特性图。

[0041] 图15是表示比较例的定向耦合器中的耦合口的反射损失的频率特性的特性图。

[0042] 图16是表示本发明的第1实施方式所涉及的定向耦合器中的插入损失的频率特性的特性图。

[0043] 图17是表示本发明的第1实施方式所涉及的定向耦合器中的耦合度的频率特性的特性图。

[0044] 图18是表示本发明的第1实施方式所涉及的定向耦合器中的隔离度的频率特性的特性图。

[0045] 图19是表示本发明的第1实施方式所涉及的定向耦合器中的耦合口的反射损失的频率特性的特性图。

[0046] 图20是表示本发明的第2实施方式所涉及的定向耦合器的电路结构的电路图。

[0047] 图21是表示本发明的第3实施方式所涉及的定向耦合器的电路结构的电路图。

[0048] 图22是表示本发明的第3实施方式所涉及的定向耦合器中的插入损失的频率特性的特性图。

[0049] 图23是表示本发明的第3实施方式所涉及的定向耦合器中的耦合度的频率特性的特性图。

[0050] 图24是表示本发明的第3实施方式所涉及的定向耦合器中的隔离度的频率特性的特性图。

[0051] 图25是表示本发明的第3实施方式所涉及的定向耦合器中的耦合口的反射损失的频率特性的特性图。

具体实施方式

[0052] [第1实施方式]

[0053] 以下，参照附图，对本发明的实施方式进行详细的说明。首先，参照图1，对本发明的第1实施方式所涉及的定向耦合器的电路结构进行说明。如图1所示，本实施方式所涉及的定向耦合器1具备输入口11、输出口12、耦合口13、终端口14。定向耦合器1进一步具备连接输入口11和输出口12的主线路10、分别由相对于主线路10进行电磁场耦合的线路构成的第1副线路部20A、第2副线路部20B以及第3副线路部20C、第1整合部30A、第2整合部30B。终端口14例如经由具有50Ω的电阻值的终端电阻15而被接地。

[0054] 第1副线路部20A具有彼此位于相反侧的第1端部20A1以及第2端部20A2。第2副线路部20B具有彼此位于相反侧的第1端部20B1以及第2端部20B2。第3副线路部20C具有彼此位于相反侧的第1端部20C1以及第2端部20C2。第1整合部30A具有彼此位于相反侧的第1端部30A1以及第2端部30A2。第2整合部30B具有彼此位于相反侧的第1端部30B1以及第2端部30B2。

[0055] 第1副线路部20A的第1端部20A1被连接于耦合口13。第1整合部30A的第1端部30A1被连接于第1副线路部20A的第2端部20A2。第2副线路部20B的第1端部20B1被连接于第1整合部30A的第2端部30A2。第2整合部30B的第1端部30B1被连接于第2副线路部20B的第2端部20B2。第3副线路部20C的第1端部20C1被连接于第2整合部30B的第2端部30B2。第3副线路部
20C的第2端部20C2被连接于终端口14。

[0056] 第1整合部30A具有连接其第1端部30A1和第2端部30A2的第1路径31A、连接第1路径31A和地线(ground)的第2路径32A。第1路径31A包含第1电感器L1A。第1电感器L1A具有彼此位于相反侧的第1端部L1A1以及第2端部L1A2。在此，将第1副线路部20A侧的第1电感器L1A的端部设定为第1端部L1A1，将第2副线路部20B侧的第1电感器L1A的端部设定为第2端部L1A2。

[0057] 第2路径32A包含被串联连接的第1电容器C1A和第2电感器L2A。第2电感器L2A具有在电路结构上最接近于第1路径31A的第1端部L2A1、在电路结构上最接近于地线的第2端部L2A2。第1电容器C1A被设置于第1电感器L1A的第1端部L1A1与第2电感器L2A的第1端部L2A1之间。在本实施方式中，第2路径32A进一步具有被设置于第1电感器L1A的第2端部L1A2与第2电感器L2A的第1端部L2A1之间的第2电容器C2A。第2电感器L2A具有0.1nH以上的电感。第2电感器L2A的电感优选为7nH以下。

[0058] 在图1中表示第1电容器C1A被设置于第1电感器L1A的第1端部L1A1与第2电感器L2A的第1端部L2A1之间，并且第2电容器C2A被设置于第1电感器L1A的第2端部L1A2与第2电感器L2A的第1端部L2A1之间的例子。但是，第1电容器C1A也可以被设置于第1电感器L1A的第2端部L1A2与第2电感器L2A的第1端部L2A1之间，第2电容器C2A也可以被设置于第1电感器L1A的第1端部L1A1与第2电感器L2A的第1端部L2A1之间。

[0059] 第2整合部30B具有连接其第1端部30B1和第2端部30B2的第1路径31B、连接第1路径31B和地线的第2路径32B。第1路径31B包含第1电感器L1B。第1电感器L1B具有彼此位于相反侧的第1端部L1B1以及第2端部L1B2。在此，将第3副线路部20C侧的第1电感器L1B的端部设定为第1端部L1B1，将第2副线路部20B侧的第1电感器L1B的端部设定为第2端部L1B2。

[0060] 第2路径32B包含被串联连接的第1电容器C1B和第2电感器L2B。第2电感器L2B具有在电路结构上最接近于第1路径31B的第1端部L2B1、在电路结构上最接近于地线的第2端部L2B2。第1电容器C1B被设置于第1电感器L1B的第1端部L1B1与第2电感器L2B的第1端部L2B1之间。在本实施方式中，第2路径32B进一步具有被设置于第1电感器L1B的第2端部L1B2与第2电感器L2B的第1端部L2B1之间的第2电容器C2B。第2电感器L2B具有0.1nH以上的电感。第2电感器L2B的电感优选为7nH以下。

[0061] 在图1中表示第1电容器C1B被设置于第1电感器L1B的第1端部L1B1与第2电感器L2B的第1端部L2B1之间，并且第2电容器C2B被设置于第1电感器L1B的第2端部L1B2与第2电感器L2B的第1端部L2B1之间的例子。但是，第1电容器C1B也可以被设置于第1电感器L1B的第2端部L1B2与第2电感器L2B的第1端部L2B1之间，第2电容器C2B也可以被设置于第1电感器L1B的第1端部L1B1与第2电感器L2B的第1端部L2B1之间。

[0062] 主线路10具有与第1副线路部20A相电磁场耦合的第1部分10A、与第2副线路部20B相电磁场耦合的第2部分10B、与第3副线路部20C相电磁场耦合的第3部分10C。在此，将主线路10中与第1副线路部20A相耦合的部分即第1部分10A和第1副线路部20A合起来而称之为第1耦合部40A。另外，将主线路10中与第2副线路部20B相耦合的部分即第2部分10B和第2副线路部20B合起来而称之为第2耦合部40B。另外，将主线路10中与第3副线路部20C相耦合的部分即第3部分10C和第3副线路部20C合起来而称之为第3耦合部40C。

[0063] 另外，将相对于主线路10的第1部分10A的第1副线路20A的耦合的强度称之为第1耦合部40A的单独的耦合度，将相对于主线路10的第2部分10B的第2副线路20B的耦合的强度称之为第2耦合部40B的单独的耦合度，将相对于主线路10的第3部分10C的第3副线路20C的耦合的强度称之为第3耦合部40C的单独的耦合度。第2耦合部40B的单独的耦合度也可以大于第1耦合部40A的单独的耦合度以及第3耦合部40C的单独的耦合度。

[0064] 第1以及第2整合部30A,30B，设想终端口14经由负载即终端电阻15而被接地并且具有与终端电阻15的电阻值(例如50Ω)相等的输出阻抗的信号源被连接于耦合口13的情况，而是一种进行信号源与负载之间的阻抗整合的电路。第1以及第2整合部30A,30B，设想以上所述情况，而以在定向耦合器1的使用频带中从耦合口13看终端口14侧的时候的反射系数的绝对值成为0或者其附近的值的方式进行设计。

[0065] 另外，第1整合部30A和第2整合部30B是相对于通过这些整合部的高频信号产生相位的变化的构件，并且是以在定向耦合器1的耦合度的频率特性中在互相不同的第1以及第2频率的位置上产生第1以及第2衰减极的方式互相特性不同的构件。所谓第1整合部30A和第2整合部30B的特性互相不同，具体来说，是指表示相对于史密斯圆图(Smith chart)上的频率变化的整合部30A,30B的阻抗的变化的轨迹在第1整合部30A和第2整合部30B上互相不同。另外，第1整合部30A相对于产生第1衰减极的第1频率的信号，使180°或者接近于180°的大小的相位的变化，具体来说，135°～225°的范围内的相位的变化产生。第2整合部30B相对于产生第2衰减极的第2频率的信号，使180°或者接近于180°的大小的相位的变化，具体来说，135°～225°的范围内的相位的变化产生。

[0066] 接着，对本实施方式所涉及的定向耦合器1的作用以及效果进行说明。高频信号被输入到输入口11，该高频信号从输出口12被输出。从耦合口13输出具有对应于被输入到输入口11的高频信号的功率的功率的耦合信号。

[0067] 在输入口11与耦合口13之间形成经由第1耦合部40A的第1信号路径、经由第2耦合部40B以及第1整合部30A的第2信号路径、经由第3耦合部40C、第2整合部30B以及第1整合部30A的第3信号路径。在高频信号被输入到输入口11的时候，从耦合口13输出的耦合信号为通过第1信号路径的信号、通过第2信号路径的信号以及通过第3信号路径的信号被合成而获得的信号。定向耦合器1的耦合度依赖于第1～第3耦合部40A,40B,40C各自的单独的耦合度、通过第1信号路径的信号、通过第2信号路径的信号以及通过第3信号路径的信号的相位的关系。

[0068] 另一方面，在输出口12与耦合口13之间形成经由第1耦合部40A的第4信号路径、经由第2耦合部40B以及第1整合部30A的第5信号路径、经由第3耦合部40C、第2整合部30B以及第1整合部30A的第6信号路径。定向耦合器1的隔离度(isolation)依赖于第1～第3耦合部40A,40B,40C各自的单独的耦合度、通过第4信号路径的信号、通过第5信号路径的信号以及通过第6信号路径的信号的相位的关系。

[0069] 根据本实施方式所涉及的定向耦合器1，可以抑制伴随于被输入到定向耦合器1的高频信号的频率的变化的定向耦合器1的耦合度的变化。以下，对此进行说明。

[0070] 第1～第3耦合部40A,40B,40C各自单独的耦合度均是被输入到定向耦合器1的高频信号的频率越变高则越变大。在此情况下，如果假定分别通过第1以及第2整合部30A,30B的时候的信号的相位的变化量为一定，则在被输入到定向耦合器1的高频信号的频率发生变化的时候，耦合信号的功率发生变化。

[0071] 另一方面，分别通过第1以及第2整合部30A,30B的时候的信号的相位的变化量根据被输入到定向耦合器1的高频信号的频率即分别通过第1以及第2整合部30A,30B的信号的频率而进行变化。在此情况下，如果假定第1～第3耦合部40A,40B,40C各自单独的耦合度为一定，则在被输入到定向耦合器1的高频信号的频率发生变化的时候，耦合信号的功率发生变化。

[0072] 第1以及第2整合部30A,30B，在定向耦合器1的使用频带中，与假定分别通过第1以及第2整合部30A,30B的时候的信号的相位的变化量为一定的情况相比，以耦合信号的功率的变化被抑制的方式进行设计。由此，根据定向耦合器1，可以抑制伴随于被输入到定向耦合器1的高频信号的频率的变化的定向耦合器1的耦合度的变化。

[0073] 在本实施方式中，第1整合部30A和第2整合部30B的特性如以上所述互相不同，从而在定向耦合器1的耦合度的频率特性中在互相不同的第1以及第2频率的位置上产生第1以及第2衰减极。由此，根据本实施方式所涉及的定向耦合器1，与产生1个衰减极的耦合度的频率特性相比，可以在更宽的频带中实现伴随于频率的变化的耦合度的变化被抑制了的耦合度的频率特性。关于该效果，在后面进一步说明。还有，第1频率和第2频率可以分别是定向耦合器1的使用频带内的频率，也可以是定向耦合器1的使用频带外的频率。

[0074] 在此，参照图2，对定向耦合器1的使用例进行说明。图2是表示定向耦合器1的使用例的电路图。图2表示包含定向耦合器1的发送系统电路。图2所表示的发送系统电路除了定向耦合器1之外还具备功率放大器2、自动输出控制电路(以下称之为APC电路)3、阻抗整合元件5。

[0075] 功率放大器2具有输入端、输出端以及增益控制端。在功率放大器2的输入端上输入高频信号即发送信号。功率放大器2的输出端被连接于定向耦合器1的输入口11。

[0076] ACP电路3具有输入端和输出端。ACP电路3的输入端被连接于定向耦合器1的耦合口13。ACP电路3的输出端被连接于功率放大器2的增益控制端。

[0077] 定向耦合器1的输出口12经由阻抗整合元件5而被连接于天线4。阻抗整合元件5是一种为了充分地减小发送信号在天线4上进行反射而产生的反射波信号的电平而进行发送系统电路与天线4之间的阻抗整合的元件。定向耦合器1的终端口14经由终端电阻15而被接地。

[0078] 在图2所表示的发送系统电路中，被功率放大器2放大的发送信号被输入到定向耦合器1的输入口11并从定向耦合器1的输出口12输出。从定向耦合器1的耦合口13输出具有对应于被输入到输入口11的发送信号的电平的功率的耦合信号。从输出口12被输出的发送信号经过阻抗整合元件5而从天线4被发送。从耦合口13被输出的耦合信号被输入到APC电路3。APC电路3以功率放大器2的输出信号的电平对应于从耦合口13被输出的耦合信号的电平而基本上成为一定的方式控制功率放大器2的增益。

[0079] 接着，对定向耦合器1的结构的一个例子进行说明。图3是定向耦合器1的立体图。图3所表示的定向耦合器1具备用于使定向耦合器1的结构要素一体化的层叠体50。在后文进行详细的说明，层叠体50包含被层叠的多层电介质层和多层导体层。

[0080] 层叠体50成为具有外周部的长方体形状。层叠体50的外周部包含上表面50A、底面50B、4个侧面50C～50F。上表面50A和底面50B互相朝着相反侧，侧面50C,50D也互相朝着相反侧，侧面50E,50F也互相朝着相反侧。侧面50C～50F相对于上表面50A以及底面50B成为垂直。在层叠体50上，垂直于上表面50A以及底面50B的方向为多层电介质层以及多层导体层的层叠方向。在图3中，用标注了记号T的箭头来表示该层叠方向。

[0081] 图3所表示的定向耦合器1具备输入端子111、输出端子112、耦合端子113、终端端子114、2个接地端子115,116。输入端子111、输出端子112、耦合端子113、终端端子114分别对应于图1所表示的输入口11、输出口12、耦合口13、终端口14。接地端子115,116被连接于地线。端子111～116被配置于层叠体50的底面50B。

[0082] 接着，参照图4～图10C，对层叠体50进行详细的说明。层叠体50具有被层叠的18层电介质层。以下，从上起按顺序将该18层电介质层称之为第1层～第18层电介质层。图4是表示层叠体50的内部的立体图。图5是表示层叠体50的内部一部分的立体图。图6A～图6D分别表示第1层～第4层电介质层的上表面。图7A～图7D分别表示第5层～第8层电介质层的上表面。图8A～图8D分别表示第9层～第12层电介质层的上表面。图9A～图9D分别表示第13层～第16层电介质层的上表面。图10A以及图10B分别表示第17层以及第8层电介质层的上表面。图10C表示第18层电介质层的下表面。在图10C中，以从上看的状态来表示第18层电介质层的下表面和被配置于其的导体层。

[0083] 如图6A所示，在第1层电介质层51的上表面形成作为标记被使用的导体层511。如图6B所示，在第2层电介质层52的上表面形成为了构成电感器L2A而被使用的导体层521、为了构成电感器L2B而被使用的导体层522。导体层521,522各自具有第1端和第2端。另外，在电介质层52上形成通孔52T5,52T6,52T8,52T9。通孔52T5被连接于导体层521上的第1端的附近部分。通孔52T6被连接于导体层522上的第1端的附近部分。通孔52T8被连接于导体层521上的第2端的附近部分。通孔52T9被连接于导体层522上的第2端的附近部分。

[0084] 如图6C所示，在第3层电介质层53上形成通孔53T5,53T6,53T8,53T9。图6B所表示的通孔52T5,52T6,52T8,52T9分别被连接于通孔53T5,53T6,53T8,53T9。

[0085] 如图6D所示，在第4层电介质层54的上表面形成为了构成电容器C2A而被使用的导体层541、为了构成电容器C2B而被使用的导体层542。另外，在电介质层54上形成通孔54T3,54T4,54T5,54T6,54T8,54T9。通孔54T3被连接于导体层541。通孔54T4被连接于导体层542。
图6C所表示的通孔53T5,53T6,53T8,53T9分别被连接于通孔54T5,54T6,54T8,54T9。

[0086] 如图7A所示，在第5层电介质层55的上表面形成为了构成电容器C1A,C2A而被使用的导体层551、为了构成电容器C1B,C2B而被使用的导体层552。另外，在电介质层55上形成通孔55T3,55T4,55T8,55T9。图6D所表示的通孔54T3,54T4,54T8,54T9分别被连接于通孔55T3,55T4,55T8,55T9。图6D所表示的通孔54T5被连接于导体层551。图6D所表示的通孔
54T6被连接于导体层552。

[0087] 如图7B所示，在第6层电介质层56的上表面形成为了构成电容器C1A而被使用的导体层561、为了构成电容器C1B而被使用的导体层562。另外，在电介质层56上形成通孔56T1,56T2,56T3,56T4,56T5,56T8,56T9。通孔56T1,56T5被连接于导体层561。通孔56T2被连接于导体层562。图7A所表示的通孔55T3,55T4,55T8,55T9分别被连接于通孔56T3,56T4,56T8,
56T9。

[0088] 如图7C所示，在第7层电介质层57的上表面形成为了构成电感器L1A而被使用的导体层571。导体层571具有第1端和第2端。另外，在电介质层57上形成通孔57T1,57T2,57T3,57T4,57T5,57T8,57T9。图7B所表示的通孔56T1,56T2,56T3,56T4,56T8,56T9分别被连接于通孔57T1,57T2,57T3,57T4,57T8,57T9。通孔57T5被连接于导体层571上的第1端的附近部分。图7B所表示的通孔56T5被连接于导体层571上的第2端的附近部分。

[0089] 如图7D所示，在第8层电介质层58的上表面形成为了构成电感器L1A而被使用的导体层581、为了构成电感器L1B而被使用的导体层582。导体层581,582各自具有第1端和第2端。另外，在电介质层58上形成通孔58T1,58T2,58T3,58T4,58T5,58T6,58T8,58T9。图7C所表示的通孔57T1,57T3,57T4,57T8,57T9分别被连接于通孔58T1,58T3,58T4,58T8,58T9。通孔58T2被连接于导体层582上的第1端的附近部分和图7所表示的通孔57T2。通孔58T5被连接于导体层581上的第1端的附近部分。通孔58T6被连接于导体层582上的第2端的附近部分。图7C所表示的通孔57T5被连接于导体层581上的第2端的附近部分。

[0090] 如图8A所示，在第9层电介质层59的上表面形成为了构成电感器L1A而被使用的导体层591、成为了构成电感器L1B而被使用的导体层592、导体层593。导体层591,592各自具有第1端和第2端。另外，在电介质层59上形成通孔59T1,59T2,59T5,59T6,59T8,59T9。图7D所表示的通孔58T1,58T8,58T9分别被连接于通孔59T1,59T8,59T9。通孔59T2被连接于导体层593。通孔59T5被连接于导体层591上的第1端与第2端之间的部分。通孔59T6被连接于导体层592上的第1端的附近部分和图7D所表示的通孔58T4。图7D所表示的通孔58T2被连接于导体层593。图7D所表示的通孔58T3被连接于导体层591上的第1端的附近部分。图7D所表示的通孔58T5被连接于导体层591上的第2端的附近部分。图7D所表示的通孔58T6被连接于导体层592上的第2端的附近部分。

[0091] 如图8B所示，在第10层电介质层60上形成通孔60T1,60T2,60T5,60T6,60T8,60T9。图8A所表示的通孔59T1,59T2,59T5,59T6,59T8,59T9分别被连接于通孔60T1,60T2,60T5,
60T6,60T8,60T9。

[0092] 如图8C所示，在第11层电介质层61的上表面形成导体层611,612。导体层612具有第1端和第2端。另外，在电介质层61上形成通孔61T1,61T2,61T5,61T6,61T8,61T9。通孔61T1被连接于导体层611。图8B所表示的通孔60T2,60T6,60T8,60T9分别被连接于通孔
61T2,61T6,61T8,61T9。通孔61T5被连接于导体层612上的第1端的附近部分。图8B所表示的通孔60T1被连接于导体层611。图8所表示的通孔60T5被连接于导体层612上的第2端的附近部分。

[0093] 如图8D所示，在第12层电介质层62的上表面形成接地用导体层621。另外，在电介质层62上形成通孔62T1,62T2,62T5,62T6,62T8,62T9。图8C所表示的通孔61T1,61T2,61T5,61T6分别被连接于通孔62T1,62T2,62T5,62T6。通孔62T8,62T9和图8C所表示的通孔61T8,
61T9被连接于导体层621。

[0094] 如图9A所示，在第13层电介质层63的上表面形成为了构成第1副线路部20A而被使用的导体层631、为了构成第3副线路部20C而被使用的导体层632。导体层631,632各自具有第1端和第2端。另外，在电介质层63上形成通孔63T3,63T4,63T5,63T6,63T8,63T9。通孔63T3被连接于导体层631上的第1端的附近部分。通孔63T4被连接于导体层632上的第1端的附近部分。图8D所表示的通孔62T5,62T6,62T8,62T9分别被连接于通孔63T5,63T6,63T8,
63T9。图8D所表示的通孔62T1被连接于导体层631上的第2端的附近部分。图8D所表示的通孔62T2被连接于导体层632上的第2端的附近部分。

[0095] 如图9B所示，在第14层电介质层64的上表面形成为了构成主线路10而被使用的导体层641。导体层641具有第1端和第2端。另外，在电介质层64上形成通孔64T1,64T2,64T3,64T4,64T5,64T6,64T8,64T9。通孔64T1被连接于导体层641上的第1端的附近部分。通孔
64T2被连接于导体层641上的第2端的附近部分。图9A所表示的通孔63T3,63T4,63T5,63T6,
63T8,63T9分别被连接于通孔64T3,64T4,64T5,64T6,64T8,64T9。

[0096] 如图9C所示，在第15层电介质层65上形成通孔65T1,65T2,65T3,65T4,65T5,65T6,65T8,65T9。图9B所表示的通孔64T1,64T2,64T3,64T4,64T5,64T6,64T8,64T9分别被连接于通孔65T1,65T2,65T3,65T4,65T5,65T6,65T8,65T9。

[0097] 如图9C所示，在第16层电介质层66的上表面形成为了构成第2副线路部20B而被使用的导体层661。导体层661具有第1端和第2端。另外，在电介质层66上形成通孔66T1,66T2,66T3,66T4,66T8,66T9。图9C所表示的通孔65T1,65T2,65T3,65T4,65T8,65T9分别被连接于通孔66T1,66T2,66T3,66T4,66T8,66T9。图9C所表示的通孔65T5被连接于导体层661上的第
1端的附近部分。图9C所表示的通孔66T6被连接于导体层661上的第2端的附近部分。

[0098] 如图10A所示，在第17层电介质层67的上表面形成接地用导体层671。另外，在电介质层67上形成通孔67T1,67T2,67T3,67T4,67T8,67T9。图9D所表示的通孔66T1,66T2,66T3,66T4分别被连接于通孔67T1,67T2,67T3,67T4。通孔67T8,67T9和图9D所表示的通孔66T8,
66T9被连接于导体层671。

[0099] 如图10B所示，在第18层电介质层68的上表面形成导体层681,682,683,684和接地用导体层685。另外，在电介质层68上形成通孔68T1,68T2,68T3,68T4,68T8,68T9。通孔68T1被连接于导体层681。通孔68T2被连接于导体层682。通孔68T3被连接于导体层683。通孔68T4被连接于导体层684。图10A所表示的通孔67T1被连接于导体层681。图10A所表示的通孔67T2被连接于导体层682。图10A所表示的通孔67T3被连接于导体层683。图10A所表示的通孔67T4被连接于导体层684。通孔68T8,68T9和图10A所表示的通孔67T8,67T9被连接于导体层685。

[0100] 在图10C所表示的第18层电介质层68的下表面即层叠体50的底面50B形成输入端子111、输出端子112、耦合端子113、终端端子114以及2个接地端子115,116。图10B所表示的通孔68T1被连接于输入端子111。图10B所表示的通孔68T2被连接于输出端子112。图10B所表示的通孔68T3被连接于耦合端子113。图10B所表示的通孔68T4被连接于终端端子114。图10B所表示的通孔68T8被连接于接地端子115。图10B所表示的通孔68T9被连接于接地端子
116。

[0101] 图3所表示的层叠体50通过层叠第1层～第18层电介质层51～68来构成。于是，相对于该层叠体50的底面50B形成端子111～116，从而完成图3所表示的定向耦合器1。还有，在图3中省略导体层511。

[0102] 图4表示层叠体50的内部。图5表示层叠体50的内部的一部分。在图5中省略比导体层631,632更位于上方的多层导体层。

[0103] 以下，对图1所表示的定向耦合器1的电路的结构要素与图6A～图10C所表示的层叠体50的内部的结构要素的对应关系进行说明。主线路10由图9B所表示的导体层641来进行构成。导体层641包含构成主线路10的第1部分10A的第1部分、构成主线路10的第2部分10B的第2部分、构成主线路10的第3部分10C的第3部分。还有，导体层641的一部分属于导体层641的第1部分和第2部分，导体层641的其它的一部分属于导体层641的第3部分和第2部分。

[0104] 图9A所表示的导体层631的一部分经由电介质层63而与导体层641的第1部分的上表面进行相对。第1副线路部20A由上述导体层631的一部分进行构成。

[0105] 图9D所表示的导体层661的一部分经由电介质层64,65而与导体层641的第2部分的下表面进行相对。第2副线路部20B由上述导体层661的一部分进行构成。

[0106] 图9A所表示的导体层632的一部分经由电介质层63而与导体层641的第3部分的上表面进行相对。第3副线路部20C由上述导体层632的一部分进行构成。

[0107] 第1整合部30A的电感器L1A如以下所述进行构成。图7C、图7D以及图8A所表示的导体层571,581,591经由通孔57T5,58T5而被串联连接。电感器L1A由这些导体层571,581,591和连接这些导体层的2个通孔57T5,58T5来进行构成。导体层571经由通孔56T5、导体层561、通孔56T1,57T1,58T1,59T1,60T1、导体层611、通孔61T1,62T2而被连接于构成第1副线路部20A的导体层631。导体层591经由通孔59T5,60T5、导体层612、通孔61T5,62T5,63T5,64T5,
65T5而被连接于构成第2副线路部20B的导体层661。

[0108] 第1整合部30A的电容器C1A由图7A以及图7B所表示的导体层551,561和该2个导体层之间的电介质层55进行构成。导体层561经由通孔56T1,57T1,58T1,59T1,60T1、导体层611、通孔61T1,62T1而被连接于构成第1副线路部20A的导体层631。

[0109] 第1整合部30A的电容器C2A由图6D以及图7A所表示的导体层541,551和该2个导体层之间的电介质层54进行构成。导体层541经由通孔54T3,55T3,56T3,57T3,58T3、导体层591、通孔59T5,60T5、导体层612、通孔61T5,62T5,63T5,64T5,65T5而被连接于构成第2副线路部20B的导体层661。

[0110] 第1整合部30A的电感器L2A由图6B所表示的导体层521进行构成。导体层521上的第1端的附近部分经由通孔52T5,53T5,54T5而被连接于图7A所表示的导体层551。导体层521上的第2端的附近部分经由通孔52T8,53T8,54T8,55T8,56T8,57T8,58T8,59T8,60T8,
61T8而被连接于图8D所表示的导体层621。

[0111] 第2整合部30B的电感器L1B如以下所述进行构成。图7D以及图8A所表示的导体层582,592经由通孔58T6而被串联连接。电感器L1B由这些导体层582,592和连接这些导体层的通孔58T6进行构成。导体层592经由通孔59T6,60T6,61T6,62T6,63T6,64T6,65T6而被连接于构成第2副线路部20B的导体层661。导体层582经由通孔58T2、导体层593、通孔59T2,
60T2,61T2,62T2而被连接于构成第3副线路部20C的导体层632。

[0112] 第2整合部30B的电容器C1B由图7A以及图7B所表示的导体层552,562和这2个导体层之间的电介质层55进行构成。导体层562经由通孔56T2,57T2,58T2、导体层593、通孔59T2,60T2,61T2,62T2而被连接于构成第3副线路部20C的导体层632。

[0113] 第2整合部30B的电容器C21B由图6D以及图7A所表示的导体层542,552和这2个导体层之间的电介质层54进行构成。导体层542经由通孔54T4,55T4,56T4,57T4,58T4,59T6,60T6,61T6,62T6,63T6,64T6,65T6而被连接于构成第2副线路部20B的导体层661。

[0114] 第2整合部30B的电感器L2B由图6B所表示的导体层522进行构成。导体层522上的第1端的附近部分经由通孔52T6,53T6,54T6而被连接于图7A所表示的导体层552。导体层522上的第2端的附近部分经由通孔52T9,53T9,54T9,55T9,56T9,57T9,58T9,59T9,60T9,
61T9而被连接于图8D所表示的导体层621。

[0115] 在层叠体50中，在构成第1以及第2整合部30A,30B的多层导体层与构成主线路10的导体层641之间介有被连接于地线的接地用导体层621。因此，第1以及第2整合部30A,30B相对于主线路10不进行电磁场耦合。

[0116] 图1所表示的定向耦合器1包含多个元件对，该元件对是第1整合部30A内的元件与第2整合部30B内的元件的对并且处于电路结构上对称的位置。即，第1电感器L1A,L1B成对，第2电感器L2A,L2B成对，第1电容器C1A,C1B成对，第2电容器C2A,C2B成对。另一方面，在图6A～图10C所表示的层叠体50的内部结构中，第1整合部30A的结构与第2整合部30B的结构在物理意义上为非对称。因此，上述多个对中的至少1个对的元件的元素常数互相不同。由此，第1整合部30A与第2整合部30B彼此特性不同。

[0117] 以下，一边与比较例的定向耦合器相比较一边对本实施方式所涉及的定向耦合器1的效果进行进一步说明。首先，参照图11，对比较例的定向耦合器101的电路结构进行说明。比较例的定向耦合器101与本实施方式所涉及的定向耦合器1相同，具备输入口11、输出口12、耦合口13、终端口14。终端口14例如经由具有50Ω的电阻值的终端电阻15而被接地。
比较例的定向耦合器101进一步具备连接输入口11和输出口12的主线路110、分别由相对于主线路110进行电磁场耦合的线路构成的第1副线路部120A以及第2副线路部120B、被设置于第1副线路部120A与第2副线路部120B之间的整合部130。

[0118] 第1副线路部120A具有彼此位于相反侧的第1端部120A1以及第2端部120A2。第2副线路部120B具有彼此位于相反侧的第1端部120B1以及第2端部120B2。整合部130具有彼此位于相反侧的第1端部130a以及第2端部130b。第1副线路部120A的第1端部120A1被连接于耦合口13。整合部130的第1端部130a被连接于第1副线路部120A的第2端部120A2。第2副线路部120B的第1端部120B1被连接于整合部130的第2端部130b。第2副线路部120B的第2端部120B2被连接于终端口14。

[0119] 整合部130具有连接其第1端部130a和第2端部130b的第1路径131、连接第1路径131和地线的第2路径132。第1路径131包含第1电感器L101。第1电感器L101具有彼此位于相反侧的第1端部L101a以及第2端部L101b。

[0120] 第2路径132包含被串联连接的第1电容器C101和第2电感器L102。第2电感器L102具有在电路结构上最接近于第1路径131的第1端部L102a、在电路结构上最接近于地线的第2端部L102b。第1电容器C101被设置于第1电感器L101的第1端部L101a与第2电感器L102的第1端部L102a之间。第2路径132进一步具有被设置于第1电感器L101的第2端部L101b与第2电感器L102的第1端部L102a之间的第2电容器C102。

[0121] 主线路110具有与第1副线路部120A相电磁场耦合的第1部分110A、与第2副线路部120B相电磁场耦合的第2部分110B。在此，将主线路110中与第1副线路部120A进行耦合的部分即第1部分110A与第1副线路部120A合起来而称之为第1耦合部140A。另外，将主线路110中与第2副线路部120B进行耦合的部分即第2部分110B与第2副线路部120B合起来而称之为第2耦合部140B。

[0122] 另外，将相对于主线路110的第1部分110A的第1副线路部120A的耦合的强度称之为第1耦合部140A的单独的耦合度，将相对于主线路110的第2部分110B的第2副线路部120B的耦合的强度称之为第2耦合部140B的单独的耦合度。第2耦合部140B的单独的耦合度大于第1耦合部140A的单独的耦合度。

[0123] 整合部130，设想终端口14经由负载即终端电阻15而被接地并且具有与终端电阻15的电阻值(例如50Ω)相等的输出阻抗的信号源被连接于耦合口13的情况，而是进行信号源与负载之间的阻抗整合的电路。整合部130，设想以上所述情况，而以在比较例的定向耦合器101的使用频带中从耦合口13看终端口14侧的时候的反射系数的绝对值成为0或者其附近的值的方式被设计。整合部130相对于通过那里的信号产生相位的变化。

[0124] 接着，参照图12～图15，对比较例的定向耦合器101的特性进行说明。图12是表示比较例的定向耦合器101中的插入损失的频率特性的特性图。在图12中，横轴为频率，纵轴为插入损失。图13是表示比较例的定向耦合器101中的耦合度的频率特性的特性图。在图13中，横轴为频率，纵轴为耦合度。图14是表示比较例的定向耦合器101中的隔离度(isolation)的频率特性的特性图。在图14中，横轴为频率，纵轴为隔离度(isolation)。图15是表示比较例的定向耦合器101中的耦合口13的反射损失的频率特性的特性图。在图15中，横轴为频率，纵轴为反射损失。

[0125] 如图13所示，在比较例的定向耦合器101中的耦合度的频率特性中，在频率大约为2400MHz的位置上产生一个衰减极。另外，在定向耦合器101中的耦合度的频率特性中，在比产生一个衰减极的频率高的频率区域中频率变得越高则耦合度变得越大。

[0126] 接着，参照图16～图19，对本实施方式所涉及的定向耦合器1的特性的一个例子进行说明。图16是表示定向耦合器1中的插入损失的频率特性的特性图。在图16中，横轴为频率，纵轴为插入损失。图17是表示定向耦合器1中的耦合度的频率特性的特性图。在图17中，横轴为频率，纵轴为耦合度。图18是表示定向耦合器1中的隔离度的频率特性的特性图。在图18中，横轴为频率，纵轴为隔离度。图19是表示定向耦合器1中的耦合口13的反射损失的频率特性的特性图。在图19中，横轴为频率，纵轴为反射损失。

[0127] 如果将插入损失表示为-x(dB)的话则如图16所示，在定向耦合器1中，在500～4000MHz的频带中，x的值为0.2以下的充分小的值。

[0128] 如图17所示，在定向耦合器1中的耦合度的频率特性中，在频率大约为2600MHz和大约为4200MHz的2个位置上产生2个衰减极。产生2个衰减极的2个频率对应于上述的第1以及第2频率。定向耦合器1中的耦合度的频率特性，与图13所表示的比较例的定向耦合器101中的耦合度的频率特性相比较，在更加宽的频带中能够抑制伴随于频率的变化的耦合度的变化。如果将耦合度表示为-c(dB)的话则c的值成为20以上的频带，相对于在比较例的定向耦合器101中为大约500MHz～大约3000MHz的频带，在本实施方式所涉及的定向耦合器1中为大约500MHz～大约4700MHz的频带。

[0129] 另外，如果将隔离度表示为-i(dB)的话则如图18所示，在定向耦合器1中，在500～4000MHz的频带中，i的值为40以上的充分的大小。

[0130] 另外，如果将耦合口13的反射损失表示为-r(dB)的话则如图19所示，在定向耦合器1中，在500～4000MHz的频带中，r的值为15以上的充分的大小。这是指在500～4000MHz的频带中从耦合口13看终端口14侧的时候的反射系数的绝对值成为0或者其附近的值。

[0131] 具有图16～图19所表示的特性的定向耦合器1至少在500～4000MHz的宽频带中能够进行使用。

[0132] 如以上所说明的那样，根据本实施方式所涉及的定向耦合器1，与产生一个衰减极的耦合度的频率特性相比较，可以实现在更宽的频带中伴随于频率的变化的耦合度的变化被抑制了的耦合度的频率特性，其结果，能够在更加宽的频带中进行使用。本实施方式所涉及的定向耦合器1对于例如在CA中被使用的多个频带的多个信号能够进行使用。

[0133] 还有，第1整合部30A内的第2电感器L2A和第2整合部30B内的第2电感器L2B均如以上所述具有0.1nH以上的电感。一般来说，在包含被层叠的多层电介质层和多层导体层并且为了构成电子部件而被使用的层叠体中，被连接到地线的导体层所具有的寄生的电感小于0.1nH。因此，第2电感器L2A,L2B所具有的0.1nH以上的电感与寄生的电感有着明确的区别。

[0134] [第2实施方式]

[0135] 接着，参照图20，对本发明的第2实施方式所涉及的定向耦合器1进行说明。图20是表示本实施方式所涉及的定向耦合器1的电路结构的电路图。在本实施方式所涉及的定向耦合器1中，第1以及第2整合部30A,30B的结构与第1实施方式不同。

[0136] 本实施方式中的第1整合部30A与第1实施方式相同，具有连接其第1端部30A1和第2端部30A2的第1路径31A、连接第1路径31A和地线的第2路径32A。第1路径31A具有第1电感器L21A、相对于第1电感器L21A被串联连接的第3电感器L23A。

[0137] 在图20中表示第1电感器L21A的一端被连接于第1副线路部20A的第2端部20A2，第3电感器L23A的一端被连接于第2副线路部20B的第1端部20B1，第1电感器L21A的另一端与第3电感器L23A的另一端被互相连接的例子。但是，在本实施方式中，第1电感器L21A和第3电感器L23A的位置也可以与图20所表示的例子相反。

[0138] 第2路径32A包含被串联连接的第1电容器C21A和第2电感器L22A。第2电感器L22A具有在电路结构上最接近于第1路径31A的第1端部L22A1、在电路结构上最接近于地线的第2端部L22A2。第1电容器C21A被设置于第1电感器L21A和第3电感器L23A的连接点与第2电感器L22A的第1端部L22A1之间。第2电感器L22A具有0.1nH以上的电感。第2电感器L22A的电感优选为7nH以下。

[0139] 本实施方式中的第2整合部30B与第1实施方式相同，具有连接其第1端部30B1和第2端部30B2的第1路径31B、连接第1路径31B和地线的第2路径32B。第1路径31B具有第1电感器L21B、相对于第1电感器L21B被串联连接的第3电感器L23B。

[0140] 在图20中表示第1电感器L21B的一端被连接于第3副线路部20C的第1端部20C1，第3电感器L23B的一端被连接于第2副线路部20B的第2端部20B2，第1电感器L21B的另一端与第3电感器L23B的另一端被互相连接的例子。但是，在本实施方式中，第1电感器L21B和第3电感器L23B的位置也可以与图20所表示的例子相反。

[0141] 第2路径32B包含被串联连接的第1电容器C21B和第2电感器L22B。第2电感器L22B具有在电路结构上最接近于第1路径31B的第1端部L22B1、在电路结构上最接近于地线的第2端部L22B2。第1电容器C21B被设置于第1电感器L21B和第3电感器L23B的连接点与第2电感器L22B的第1端部L22B1之间。第2电感器L22B具有0.1nH以上的电感。第2电感器L22B的电感优选为7nH以下。

[0142] 本实施方式中的第1以及第2整合部30A,30B具有与第1实施方式中的第1以及第2整合部30A,30B相同的功能。与第1实施方式相同，第1整合部30A与第2整合部30B彼此特性不同。本实施方式中的其他结构和作用以及效果与第1实施方式相同。

[0143] [第3实施方式]

[0144] 接着，参照图21，对本发明的第3实施方式所涉及的定向耦合器1进行说明。图21是表示本实施方式所涉及的定向耦合器1的电路结构的电路图。在本实施方式所涉及的定向耦合器1中，不使用电感器以及电容器而由线路来分别构成第1整合部30A和第2整合部30B。以下，将构成第1整合部30A的线路称之为第1线路，并且以符号35A进行表示。另外，将构成第2整合部30B的线路称之为第2线路，并且以符号35B进行表示。

[0145] 第1以及第2线路35A,35B具有与第1实施方式中的第1以及第2整合部30A,30B相同的功能。即，第1线路35A和第2线路35B是一种相对于通过其的高频信号产生相位的变化的线路，并且是以在定向耦合器1的耦合度的频率特性中在彼此不同的第1以及第2频率的位置上产生第1以及第2衰减极的方式彼此特性不同的线路。第1线路35A相对于产生第1衰减极的第1频率的信号，使180°或者接近于180°的大小的相位的变化，具体来说，135°～225°的范围内的相位的变化产生。第2线路35B相对于产生第2衰减极的第2频率的信号，使180°或者接近于180°的大小的相位的变化，具体来说，135°～225°的范围内的相位的变化产生。使第1线路35A与第2线路35B的特性彼此不同，例如能够通过使第1线路35A与第2线路35B的长度彼此不同来实现。

[0146] 接着，参照图22～图25，对本实施方式所涉及的定向耦合器1的特性的一个例子进行说明。图22是表示定向耦合器1中的插入损失的频率特性的特性图。在图22中，横轴为频率，纵轴为插入损失。图23是表示定向耦合器1中的耦合度的频率特性的特性图。在图23中，横轴为频率，纵轴为耦合度。图24是表示定向耦合器1中的隔离度的频率特性的特性图。在图24中，横轴为频率，纵轴为隔离度。图25是表示定向耦合器1中的耦合口的反射损失的频率特性的特性图。在图25中，横轴为频率，纵轴为反射损失。

[0147] 如果将插入损失表示为-x(dB)的话则如图22所示，在本实施方式所涉及的定向耦合器1中，在500～4000MHz的频带中，x的值为0.2以下的充分小的值。

[0148] 如图23所示，在本实施方式所涉及的定向耦合器1中的耦合度的频率特性中，在频率大约为2300MHz和大约为3800MHz的2个位置上产生2个衰减极。产生2个衰减极的2个频率对应于在第1实施方式中说明的第1以及第2频率。本实施方式所涉及的定向耦合器1中的耦合度的频率特性与图13所表示的比较例的定向耦合器101中的耦合度的频率特性相比较，在更加宽的频带中能够抑制伴随于频率的变化的耦合度的变化。如果将耦合度表示为-c(dB)的话则c的值成为20以上的频带，相对于在比较例的定向耦合器101中为大约500MHz～大约3000MHz的频带，在本实施方式所涉及的定向耦合器1中，为大约500MHz～大约4300MHz的频带。

[0149] 另外，如果将隔离度表示为-i(dB)的话则如图24所示，在本实施方式所涉及的定向耦合器1中，在500～4000MHz的频带中，i的值为50以上的充分的大小。

[0150] 另外，如果将耦合口13的反射损失表示为-r(dB)的话则如图25所示，在本实施方式所涉及的定向耦合器1中，在500～5000MHz的频带中，r的值为30以上的充分的大小。这是指在500～5000MHz的频带中从耦合口13看终端口14侧的时候的反射系数的绝对值成为0或者其附近的值。

[0151] 具有图22～图25所表示的特性的本实施方式所涉及的定向耦合器1至少在500～4000MHz的宽频带中能够进行使用。

[0152] 本实施方式中的其他结构、作用以及效果与第1实施方式相同。

[0153] 还有，本发明并不限定于上述各个实施方式，可以进行各种变更。例如，本发明中的第1及第2整合部的结构并不限定于各个实施方式所表示的结构，以满足权利要求的范围所记载的必要条件为前提，可以进行各种变更。

[0154] 根据以上的说明，能够实施本发明的各种方式或变形例是显然的。因此，在权利要求的范围的均等的范围内，即使是上述的最佳方式之外的方式，也能够实施本发明。

标题	发布/更新时间	阅读量
用于耦合连接现场设备的总线耦合器	2020-05-11	474
电子控制装置	2020-05-13	291
MVB总线端接装置、列车网络控制系统	2020-05-08	629
汽车的网关设备及汽车	2020-05-08	130
应用于ATE测试的单端输入差分输出的时钟驱动方法	2020-05-11	381
控制控制器局域网收发器电路的方法及其设备	2020-05-12	633
一种应用于FPGA的自适应可校准ODT电路	2020-05-08	1022
一种半双工RS232-RS485自动转换电路及通信设备	2020-05-12	404
一种适用于自主水下航行器的双冗余CAN总线通信装置	2020-05-08	116
一种通用性强的室内呼梯控制系统	2020-05-12	47

定向耦合器

定向耦合器

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：