存储器
阅读：662发布：2020-05-11
专利汇可以提供存储器专利检索，专利查询，专利分析的服务。并且本实用新型提供了一种 存储器 及其形成方法。本实用新型提供的存储器中，形成在字线沟槽中的介质材料层具有上层部和下层部，并且在沟槽隔离结构中和在有源区中，介质材料层的上层部的厚度均大于下层部的厚度。如此，即能够改善字线和有源区之间的漏 电流 现象，包括：降低了位于沟槽隔离结构中的字线和有源区之间的 漏电流 ，以及能够在维持存储晶体管的性能的 基础 上，改善栅极感应漏电流(GIDL)现象。(ESM)同样的 发明 创造已同日 申请 发明 专利，下面是存储器专利的具体信息内容。
衬底，所述衬底中形成有多个有源区和沟槽隔离结构，沟槽隔离结构分隔相邻的有源区，以及所述衬底中还形成有字线沟槽，所述字线沟槽沿着预定方向延伸，以穿过相应的有源区和沟槽隔离结构；
介质材料层，覆盖所述字线沟槽的内壁，以及所述介质材料层具有上下连接的上层部和下层部，所述上层部和所述下层部均沿着所述预定方向连续延伸，以使所述字线沟槽中位于所述有源区中的沟槽内壁和位于所述沟槽隔离结构中的沟槽内壁均覆盖有所述上层部和所述下层部，并且所述上层部的厚度值大于所述下层部的厚度值；以及，
至少一条字线，所述字线形成在所述介质材料层上并填充所述字线沟槽，并且所述字线从所述下层部延伸至所述上层部。
4.如权利要求1所述的存储器，其特征在于，所述介质材料层的所述下层部中位于所述有源区中的部分构成第一下层部，所述介质材料层的所述下层部中位于所述沟槽隔离结构中的部分构成第二下层部，所述第一下层部的厚度尺寸与所述第二下层部的厚度尺寸互不相同。
5.如权利要求4所述的存储器，其特征在于，所述第一下层部的厚度尺寸大于所述第二下层部的厚度尺寸。
6.如权利要求1所述的存储器，其特征在于，所述介质材料层包括第一介质层和第二介质层；
其中，所述第一介质层覆盖所述字线沟槽高于预定高度位置的内壁，所述第二介质层覆盖所述第一介质层和所述字线沟槽低于预定高度位置的内壁，以利用所述第二介质层中低于预定高度位置的部分构成所述下层部，并利用所述第二介质层中高于预定高度位置的部分和所述第一介质层构成所述上层部。
8.如权利要求6所述的存储器，其特征在于，所述第二介质层中位于所述有源区中的部分与所述第二介质层中位于所述沟槽隔离结构中的部分的厚度尺寸互不相同。
9.如权利要求6所述的存储器，其特征在于，所述字线沟槽中高于预定高度位置的部分构成上沟槽，所述字线沟槽中低于预定高度位置的部分构成下沟槽，所述上沟槽的开口尺寸大于所述下沟槽的开口尺寸，并且所述上沟槽和所述下沟槽在连接处形成台阶状结构。
10.如权利要求1所述的存储器，其特征在于，所述介质材料层包括第一介质层和第二介质层；
其中，所述第一介质层覆盖所述字线沟槽的内壁，并且所述第一介质层中低于预定高度位置的部分构成所述下层部，以及所述第二介质层覆盖所述第一介质层中高于预定高度位置的部分，并利用所述第二介质层和所述第一介质层中高于预定高度位置的部分构成所述上层部。
11.如权利要求10所述的存储器，其特征在于，所述第二介质层在垂直于沟槽侧壁方向上的厚度尺寸大于所述第一介质层在垂直于沟槽侧壁方向上的厚度尺寸。
12.如权利要求10所述的存储器，其特征在于，所述第一介质层中位于所述有源区中的部分与所述第一介质层中位于所述沟槽隔离结构中的部分的厚度尺寸互不相同。
13.如权利要求10所述的存储器，其特征在于，所述字线具有与所述第一介质层贴合的第一侧壁以及与所述第二介质层贴合的第二侧壁，所述第一侧壁和所述第二侧壁在连接处构成台阶状结构。
14.如权利要求1所述的存储器，其特征在于，所述存储器还包括：
源漏区，形成在所述有源区中，并且所述源漏区的底部边界低于所述字线的顶部位置并高于所述上层部的底部边界。
技术领域
背景技术
实用新型内容
本实用新型的目的在于提供一种存储器，以改善存储器的漏电流现象。
为解决上述技术问题，本实用新型提供一种存储器，包括：
衬底，所述衬底中形成有多个有源区和沟槽隔离结构，沟槽隔离结构分隔相邻的有源区，以及所述衬底中还形成有字线沟槽，所述字线沟槽沿着预定方向延伸，以穿过相应的有源区和沟槽隔离结构；
介质材料层，覆盖所述字线沟槽的内壁，以及所述介质材料层具有上下连接的上层部和下层部，所述上层部和所述下层部均沿着所述预定方向连续延伸，以使所述字线沟槽中位于所述有源区中的沟槽内壁和位于所述沟槽隔离结构中的沟槽内壁均覆盖有所述上层部和所述下层部，并且所述上层部的厚度值大于所述下层部的厚度值；以及，
至少一条字线，所述字线形成在所述介质材料层上并填充所述字线沟槽，并且所述字线从所述下层部延伸至所述上层部。
在本实用新型提供的存储器中，形成在字线沟槽中的介质材料层具有厚度不同的上层部和下层部，并且介质材料层中的上层部和下层部均沿着字线的延伸方向连续延伸，以使字线沟槽中位于有源区中的沟槽内壁和位于沟槽隔离结构中的沟槽内壁均覆盖有所述上层部和所述下层部，并且所述上层部的厚度值大于所述下层部的厚度。如此，即能够利用较厚的上层部改善字线和有源区之间的漏电流现象，具体为，可以有效改善位于沟槽隔离结构中的字线和有源区之间的漏电流现象。
图2a为本实用新型实施例一中的存储器在aa’方向上的剖面示意图；
图2b为本实用新型实施例一中的存储器在bb’方向上的剖面示意图；
图3a～图3f为本实用新型实施例一中的存储器的形成方法在其制备过程中的结构示意图；
图4a为本实用新型实施例二中的存储器在aa’方向上的结构示意图；
图4b为本实用新型实施例二中的存储器在bb’方向上的结构示意图；
图5a～图5e为本实用新型实施例二中的存储器的形成方法在其制备过程中的结构示意图。
其中，附图标记如下：
100-衬底；
110a-上沟槽；
200-绝缘介质层；
300-牺牲层；
WL-字线；
DL/DL’-介质材料层；
DL1/DL1’-第一介质层；
DL2/DL2’-第二介质层；
AA-有源区；
STI-沟槽隔离结构；
S/D1-第一源/漏区；
S/D2-第二源/漏区；
Tr1-第一凹槽；
Tr2-第二凹槽；
D1/D2-开口尺寸；
H2-第二高度位置；
H3-第三高度位置；
具体实施方式
以下结合附图和具体实施例对本实用新型提出的存储器作进一步详细说明。根据下面说明，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。
实施例一
图1为本实用新型实施例一中的存储器的俯视图，图2a为本实用新型实施例一中的存储器在aa’方向上的剖面示意图，图2b为本实用新型实施例一中的存储器在bb’方向上的剖面示意图。如图1以及图2a～图2b所示，所述存储器包括：衬底100以及形成在所述衬底100上的字线WL。
其中，所述衬底100中形成有多个有源区AA和沟槽隔离结构STI，沟槽隔离结构STI分隔相邻的有源区AA。其中，多个所述有源区AA呈阵列式排布，并通过所述沟槽隔离结构STI使各个有源区AA之间相互独立，避免有源区AA之间相互干扰。
进一步的，所述衬底100中还形成有字线沟槽，所述字线沟槽即用于容纳所述字线WL。具体的，所述字线沟槽沿着预定方向(X方向)延伸，以穿过相应的有源区AA和沟槽隔离结构STI，以及所述字线沟槽中位于所述有源区AA中的部分构成第一凹槽Tr1，所述字线沟槽中位于所述沟槽隔离结构STI中的部分构成第二凹槽Tr2。
本实施例中，所述第二凹槽Tr2的开口尺寸D2大于所述第一凹槽Tr1 的开口尺寸D1。进一步的，所述第二凹槽Tr2的底部位置也更低于所述第一凹槽Tr1的底部位置。具体参考图2a和图2b所示，所述第一凹槽Tr1的底部位置位于第二高度位置H2，所述第二凹槽Tr2的底部位置位于第一高度位置H1，所述第一高度位置H1低于所述第二高度位置H2。
继续参考图1以及图2a～图2b所示，所述存储器还包括介质材料层DL，介质材料层DL覆盖所述字线沟槽的内壁。其中，所述介质材料层DL具有上下连接的上层部和下层部，所述上层部和所述下层部均沿着所述预定方向连续延伸，以使所述字线沟槽中位于所述有源区AA中的沟槽内壁和位于所述沟槽隔离结构STI中的沟槽内壁均覆盖有所述上层部和所述下层部，并且所述上层部的厚度值大于所述下层部的厚度值。即，所述介质材料层DL 中，位于有源区AA中的部分和位于沟槽隔离结构STI中的部分均呈现为上厚下薄。
其中，所述介质材料层DL中的上层部例如覆盖所述字线沟槽高于预定高度位置(即，第三高度位置H3)的内壁，所述介质材料层DL中的下层部例如覆盖所述字线沟槽中低于预定高度位置的内壁。
如上所述，本实施例中，所述第二凹槽Tr2的底部位置更低于所述第一凹槽Tr1的底部位置，基于此，则所述介质材料层DL对应在沟槽隔离结构STI中的底部位置也更低于所述介质材料层DL对应在有源区AA中的底部位置。
此外，本实施例中，位于所述沟槽隔离结构STI中的上层部和位于所述有源区AA中的上层部的高度位置一致。然而应当认识到，在其他实施例中，还可使位于所述沟槽隔离结构STI中的上层部的底部位置也更低于位于所述有源区AA中的上层部的底部位置，即，使位于沟槽隔离结构STI中的上层部相对于位于有源区AA中的上层部更为下沉。
继续参考图1以及图2a～图2b所示，所述字线WL形成在所述介质材料层DL上并填充所述字线沟槽，并且所述字线WL从所述下层部延伸至所述上层部。即，所述字线WL的顶部位置高于所述预定高度位置(即，第三高度位置H3)。
如上所述，所述字线沟槽穿过对应的有源区AA和沟槽隔离结构STI，因此所述字线WL也相应的穿过有源区AA和沟槽隔离结构STI。本实施例中，所述字线WL在沟槽隔离结构STI中的底部位置低于所述字线WL在有源区AA中的底部位置，以及所述字线WL的顶部位置位于同一高度位置。
其中，所述有源区AA例如用于构成存储晶体管，所述字线WL中与所述有源区AA相交的部分即可用于构成所述存储晶体管的栅极导电层。
进一步的，在所述有源区AA中还可形成有源漏区，所述源漏区包括第一源/漏区S/D1和第二源/漏区S/D2，所述第一源/漏区S/D1和所述第二源 /漏区S/D2分别位于所述字线WL的两侧，以共同构成所述存储晶体管。
其中，所述源漏区的底部边界低于所述字线WL的顶部位置并高于所述上层部的底部边界。即，所述字线WL和所述源漏区之间具有相互正对的交叠区域，并且在所述交叠区域中，是利用厚度较厚的上层部间隔所述字线WL和所述源漏区。
需要说明的是，由于所述字线WL从所述下层部延伸至所述上层部，相应的使所述字线WL的底部和衬底100之间具有厚度较薄的下层部，以及所述字线WL的顶部和衬底100之间具有厚度较厚的上层部。尤其是，所述字线WL的顶部和所述源漏区之间存在交叠区域，因此可以提高字线 WL和所述源漏区之间的隔离性能，改善字线WL和源漏区之间的漏电流现象。
具体而言，所述源漏区的侧边缘延伸至沟槽隔离结构STI的侧壁，此时，由于字线WL位于沟槽隔离结构STI中的部分其顶部对应有厚度较厚的下层部，因此可以有效改善位于沟槽隔离结构STI中的字线WL与源漏区之间的漏电流现象。尤其是，本实施例中，形成在沟槽隔离结构STI中的第二凹槽 Tr2的开口尺寸较大，相应的缩减了位于沟槽隔离结构STI中的字线WL与源漏区之间的间隔尺寸，此时通过使字线WL和源漏区之间的介质材料层 DL的厚度增加，即能够有效缓解漏电流现象。
以及，在具体的存储晶体管中，所述介质材料层DL中厚度较薄的下层部即对应在栅极导电层(即，字线WL)和用于构成导电沟道的衬底之间，其中所述下层部可以根据实际需求进行调整，以保障存储晶体管的导通性能，维持存储晶体管的饱和电流。并且，如上所述，所述介质材料层DL中的上层部则至少对应在栅极导电层和源漏区之间，由于上层部的厚度较厚，从而可以有效缓解栅极感应漏电流(GIDL)，缓解存储晶体管的漏电流现象，以进一步提高存储晶体管的整体性能。即，本实施例中的存储晶体管能够在保证存储晶体管的导通性能、饱和电流的基础上，减小存储晶体管的栅极感应漏电流(GIDL)，进而有利于对存储器的整体性能进行改善。
可见，本实施例提供的存储器中，通过使介质材料层DL中的上层部和下层部均沿着字线的延伸方向连续延伸，以使得沟槽隔离结构STI和有源区 AA中均具有上厚下薄的介质材料层DL，如此，即能够同时改善字线WL在沟槽隔离结构STI和有源区AA中的漏电流现象，大大提高了存储器的性能。
进一步的，所述介质材料层DL的所述下层部中位于所述有源区中的部分构成第一下层部，所述介质材料层DL的所述下层部中位于所述沟槽隔离结构中的部分构成第二下层部，并且所述第一下层部的厚度尺寸与所述第二下层部的厚度尺寸不同。更进一步的，可使所述第一下层部的厚度尺寸大于所述第二下层部的厚度尺寸，即相当于，保证了对应在存储晶体管的导电沟道区域的介质材料层具备足够的厚度，从而保障了所述存储器晶体管的性能。
继续参考图2a和图2b所示，所述介质材料层DL可以为叠层结构，以通过叠层结构中的各个膜层实现介质材料层DL的厚度调整。
具体的，所述介质材料层DL包括依次覆盖沟槽内壁的第一介质层DL1 和第二介质层DL2。其中，所述第一介质层DL1覆盖所述字线沟槽高于预定高度位置(即，第三高度位置H3)的内壁，所述第二介质层DL2覆盖所述第一介质层DL1和所述字线沟槽低于预定高度位置的内壁，以利用所述第二介质层DL2中低于预定高度位置的部分构成所述下层部，并利用所述第二介质层DL2中高于预定高度位置的部分和所述第一介质层DL1构成所述上层部。即，本实施例中的上层部相对于下层部往靠近沟槽内壁的方向凸出。
可以理解的是，本实施例中，所述介质材料层DL的下层部采用第二介质层DL2构成，而所述介质材料层DL的上层部则在第二介质层DL2的基础上叠加第一介质DL1构成，从而增加了上层部的厚度。即，所述上层部的厚度包括第一介质层DL1和第二介质层DL2的厚度之和，所述下层部的厚度即包括第二介质层DL2的厚度。
应当认识到，所述第一介质层DL1的厚度可以根据实际需求调整，而不会对第二介质层DL2的厚度造成影响，例如可以使第一介质层DL1在垂直于沟槽侧壁方向上的厚度尺寸大于等于第二介质层DL2在垂直于沟槽侧壁方向上的厚度尺寸。如此，即可以实现对上层部的厚度的灵活调整。
此外，所述第一介质层DL1和所述第二介质层DL2可均采用沉积工艺和热氧化工艺形成，基于此，则可以使所述第一介质层DL1和第二介质层 DL2在有源区AA中的厚度尺寸和在沟槽隔离结构STI中的厚度尺寸互不相同。例如，本实施例中，可使所述第二介质层DL2中位于所述有源区AA 中的部分与所述第二介质层DL2中位于所述沟槽隔离结构STI中的部分的厚度尺寸互不相同，这相当于，使所述下层部中位于有源区AA中的第一下层部的厚度尺寸与位于沟槽隔离结构STI中的第二下层部的厚度尺寸不同。以及，可进一步的使所述第二介质层DL2中位于所述有源区AA中的厚度尺寸大于所述第二介质层DL2中位于所述沟槽隔离结构STI中的厚度尺寸。
其中，第一介质层DL1和第二介质层DL2可以采用相同的材料形成，例如均包括氧化硅。当然，也可以采用不同的材料形成。具体的，用于构成上层部和下层部的第二介质层DL2的材料可以包括氧化硅。以及，用于构成上层部的第一介质层DL1的材料也可以包括氧化硅。或者，所述第一介质层DL1还可以采用具有较好的阻挡性能的材料形成(例如，第一介质层DL1的材料包括氮化硅等)，如此，即可以在增加上层部的厚度的基础上，进一步改善漏电流现象。
继续参考图2a和图2b所示，本实施例中，所述字线沟槽中高于预定高度位置(即，第三高度位置H3)的部分构成上沟槽，所述字线沟槽中低于预定高度位置的部分构成下沟槽。此时，所述第一介质层DL1即覆盖所述上沟槽的沟槽侧壁，第二介质层DL2即覆盖所述第一介质层DL1的外侧壁和所述下沟槽的沟槽内壁。
进一步的，所述字线沟槽中，所述上沟槽的开口尺寸大于所述下沟槽的开口尺寸，并且所述上沟槽和所述下沟槽中相互连接的沟槽内壁形成台阶状结构。可以理解为，本实施例中，所述上沟槽的侧壁相对于所述下沟槽的侧壁朝向侧壁方向凹陷，进而使得所述上沟槽和所述下沟槽在连接处形成台阶状结构。
其中，所述第一介质层DL1即形成在所述台阶状结构的台阶上。进一步的，所述第一介质层DL1的外侧壁和所述下沟槽的沟槽侧壁平滑连接，所述第二介质层DL2即顺应所述第一介质层DL1的外侧壁和下沟槽的沟槽内壁，保形的覆盖所述第一介质层DL1和下沟槽的内壁。以及，填充在所述字线沟槽中的字线WL其侧壁边界也相应的顺应所述第二介质层DL2的外侧壁，呈现为平滑侧壁。
继续参考图2a和图2b所示，所述字线WL的顶部位置低于所述字线沟槽的顶部位置，以及在所字线沟槽高于所述字线WL的空间中还填充有绝缘介质层200，以覆盖所述字线WL。
基于如上所述的存储器，以下对本实施例中的存储器的形成方法进行详细说明。具体而言，本实施例中的存储器的形成方法中，是在制备介质材料层的过程中形成字线沟槽。以下结合图3a～图3f进行详细说明，其中图3a～图3f为本实用新型实施例一中的存储器的形成方法在其制备过程中的结构示意图。
首先参考图3a所示，提供一衬底100，所述衬底100形成有沟槽隔离结构STI，并由所述沟槽隔离结构SIT界定出多个有源区AA。
接着参考图3b所示，形成上沟槽110a在所述衬底100中，所述上沟槽110a的底部位置位于预定高度位置(即，第三高度位置H3)。
其中，所述上沟槽110a在后续步骤中进一步形成字线沟槽，因此所述上沟槽110a相应的沿着预定方向延伸，并穿过相应的有源区AA和沟槽隔离结构STI。进一步的，位于所述有源区AA中的上沟槽110a的开口尺寸 D1小于位于所述沟槽隔离结构STI中的上沟槽110a的开口尺寸D2。
接着参考图3c所示，形成第一介质层DL1在所述上沟槽110a的侧壁上。此时，所述第一介质层DL1即相应的高于预定高度位置。其中，所述第一介质层DL1可以采用沉积工艺形成，具体可采用原子层沉积工艺 (Atomic Layer Deposition，ALD)形成。
接着参考图3d所示，以所述第一介质层DL1为掩膜刻蚀所述上沟槽 110a的底部，以形成下沟槽，所述下沟槽与所述上沟槽110a上下连通。即，所述下沟槽从预定高度位置(第三高度位置H3)进一步向下延伸，并且所述下沟槽的沟槽侧壁和所述第一介质层DL1的外侧壁平滑连接，进而使下沟槽和上沟槽110a在连接处呈现为台阶状结构，并使下沟槽的开口尺寸小于上沟槽110a的开口尺寸。
进一步的，位于沟槽隔离结构STI中的下沟槽其底部向下延伸至第一高度位置H1，位于有源区AA中的下沟槽其底部向下延伸至第二高度位置H2，并且所述第一高度位置H1低于所述第二高度位置H2。
本实施例中，由所述下沟槽和所述上沟槽110a构成所述字线沟槽，以及所述字线沟槽中位于所述有源区AA中的部分构成第一凹槽Tr1，所述字线沟槽中位于沟槽隔离结构STI中的部分构成第二凹槽Tr2，并且所述第二凹槽Tr2的底部位置更低于所述第一凹槽Tr1的底部位置。
需要说明的是，虽然本实施例的附图中未示出衬底顶表面上的掩膜层，然而应当认识到，在刻蚀衬底100以形成上沟槽和下沟槽的过程中，所述衬底100的顶表面上通常都会形成有掩膜层，以避免衬底中非对应沟槽的区域被刻蚀。
接着参考图3e所示，形成第二介质层DL2在所述字线沟槽中，所述第二介质层DL2覆盖所述下沟槽的内壁以及所述第一介质层DL1的外侧壁。由所述第二介质层DL2和所述第一介质层DL1即可构成所述介质材料层 DL。
其中，所述第二介质层DL2中覆盖所述第一介质层DL1的部分和所述第一介质层DL1构成所述上层部，以及所述第二介质层DL2覆盖所述下沟槽内壁的部分构成所述下层部。
本实施例中，所述第二介质层DL2的形成方法包括沉积工艺和热氧化工艺。具体的，所述第二介质层DL2的形成方法可以包括：首先，执行沉积工艺(例如，原子层沉积工艺等)，将介质材料沉积在所述第一凹槽Tr1 和第二凹槽Tr2中；接着，执行热氧化工艺(例如，原位水蒸气氧化方法 ISSG等)，如此，以提高介质材料的致密性。
需要说的是，通过执行热氧化工艺(例如，ISSG)，则在沟槽隔离结构 STI中，不仅可以提高所沉积的介质材料的致密性，同时还可以进一步提高沟槽隔离结构STI其本身的绝缘材料的致密性，以及缓解沟槽隔离结构STI 的内应力，从而能够提高所述沟槽隔离结构STI的隔离性能，进一步改善漏电流现象。以及，在有源区AA中，通过所述热氧化工艺，一方面可以提高有源区AA中的介质材料的致密性，提高所述介质材料的介电常数；另一方面，在热氧化的过程中，氧自由基还会进一步将字线沟槽内壁上的衬底氧化，进而增加了第二介质层DL2中位于有源区AA中的厚度尺寸，有利于保障所构成的存储晶体管的器件性能。
接着参考图3f所示，形成字线WL在所述字线沟槽中。具体的，所述字线WL的顶部位置高于所述预定高度位置(第三高度位置H3)，以使所述字线WL的侧壁边界顺应所述第二介质层DL2的侧壁，并从所述下层部延伸至所述上层部。其中，所述字线WL的材料例如包括多晶硅或者钨等。
本实施例中，所述字线WL的顶部位置还低于所述衬底100的顶表面，即，所述字线WL未填满所述字线沟槽。具体的，例如可通过回刻蚀工艺降低所述字线WL在字线沟槽中的高度，以使字线WL的顶表面低于衬底 100的顶表面。
在进一步的方案中，继续参考图3f所示，所述存储器的形成方法还包括：填充绝缘介质层200在所述字线沟槽高于字线WL的空间中，以覆盖所述字线WL。其中，所述绝缘介质层200的材质例如包括氮化硅。
继续参考图3f所示，所述存储器的形成方法还包括：形成源漏区在所述衬底100中，所述源漏区的侧缘边界延伸至字线沟槽靠近顶部开口的侧壁，并且所述源漏区的底部边界低于所述字线WL的顶部位置并高于所述预定高度位置(第三高度位置H3)，以使所述源漏区和所述字线WL之间具有相互正对的交叠区域，并且在所述交叠区域中，所述字线WL和所述源漏区之间利用介质材料层DL中的上层部相互分隔。
具体的，所述源漏区包括第一源/漏区S/D1和第二源/漏区S/D2，所述第一源/漏区S/D1和所述第二源/漏区S/D2分别位于所述字线WL的两侧。本实施例中，所述第一源/漏区S/D1的侧缘边界还延伸至所述沟槽隔离结构STI的侧壁。
需要说明的是，本实施例中，是在形成所述字线沟槽并形成字线WL 之后，再制备所述源漏区。然而，在其他实施例中，也可以优先形成所述源漏区，接着再依次制备字线沟槽和字线WL，此处不做限制。
实施例二
与实施例一的区别在于，本实施例中的介质材料层，其上层部相对于下层部往远离沟槽内壁的方向凸出。以下结合图4a和图4b对本实施例中的存储器进行详细说明。其中，图4a为本实用新型实施例二中的存储器在 aa’方向上的结构示意图，图4b为本实用新型实施例二中的存储器在bb’方向上的结构示意图。
结合图4a和图4b所示，本实施例中，所述介质材料层DL’包括第一介质层DL1’和第二介质层DL2’。所述第一介质层DL1’覆盖所述字线沟槽的内壁，并且所述第一介质层DL1’中低于预定高度位置(即，第三高度位置H3)的部分构成介质材料层DL’的下层部；以及，所述第二介质层 DL2’覆盖所述第一介质层DL1’中高于预定高度位置的部分，并利用所述第一介质层DL1’中高于预定高度位置的部分和所述第二介质层DL2’构成介质材料层DL’的上层部。
可以理解的是，本实施例中，所述介质材料层DL’的下层部采用第一介质层DL1’构成，而介质材料层DL’的上层部则在第一介质层DL1’的基础上叠加第二介质层DL2’构成，从而增加了上层部的厚度。应当认识到，所述第二介质层DL2’的厚度可以根据实际需求调整，而不会对第一介质层DL1’的厚度造成影响，例如可以使第二介质层DL2’在垂直于沟槽侧壁方向上的厚度尺寸大于等于第一介质层DL1’在垂直于沟槽侧壁方向上的厚度尺寸。
如上所述，第一介质层DL1’和第二介质层DL2’的材质可以相同，也可以不同。本实施例中，用于构成上层部和下层部的第一介质层DL1’的材料例如包括氧化硅(SiO)。以及，用于构成上层部的第二介质层DL2’的材料则可以根据实际需求调整。具体而言，可以采用与第一介质层DL1’相同的材料构成第二介质层DL2’，此时，即相当于增加了上层部的厚度；或者，还可以采用具有较好的阻挡性能的材料形成第二介质层DL2’(例如，第二介质层DL2’的材料包括氮化硅等)，如此，即可以在增加上层部200b 的厚度的基础上，进一步改善漏电流现象。
以及，本实施例中，所述第一介质层DL1’和所述第二介质层DL2’可均采用沉积工艺和热氧化工艺形成，基于此，则可以使所述第一介质层DL’和第二介质层DL2’在有源区AA中的厚度尺寸和在沟槽隔离结构STI中的厚度尺寸互不相同。具体而言，本实施例中，可使所述第一介质层DL1’中位于所述有源区AA中的部分与所述第一介质层DL1’中位于所述沟槽隔离结构STI中的部分的厚度尺寸互不相同，这相当于，使所述下层部中位于有源区AA中的第一下层部的厚度尺寸与位于沟槽隔离结构STI中的第二下层部的厚度尺寸不同。以及，可进一步的使所述第一介质层DL1’中位于所述有源区AA中的厚度尺寸大于所述第一介质层DL1’中位于所述沟槽隔离结构STI中的厚度尺寸。
结合实施例一和实施例二可知，在选取所述第一介质层和所述第二介质层的材料时，针对同时用于构成上层部和下层部的介质层而言，则可以采用例如氧化硅形成，以及针对同时用于构成上层部和下层部的介质层而言，还可使该介质层在有源区中和沟槽隔离结构中具有不同的厚度(例如，使该介质层在有源区中的厚度尺寸大于在沟槽隔离结构中的厚度尺寸)。以及，针对仅用于构成上层部的介质层而言，则可以根据实际需求进行调整(例如，包括氮化硅和/或氧化硅等)，当然，也可以使仅用于构成上层部的介质层在有源区和沟槽隔离结构中也具备不同的厚度尺寸。
进一步的，所述字线沟槽的侧壁为平滑侧壁，所述第一介质层DL1’顺应所述字线沟槽的内壁保形的覆盖所述字线沟槽的内壁，所述第二介质层DL2’覆盖所述第一介质层DL1’的外侧壁，从而使得所构成的上层部相对于所述下层部往远离沟槽内壁的方向凸出。
基于此，即可使得填充在所述字线沟槽中的字线WL，其顶部尺寸缩减。具体而言，所述字线WL具有与所述第一介质层DL1’贴合的第一侧壁以及与所述第二介质层DL2’贴合的第二侧壁，所述第一侧壁和所述第二侧壁在连接处即构成台阶状结构。
继续参考图4a和图4b所示，与实施例一类似的，所述字线WL的顶部位置低于所述字线沟槽的顶部位置，以及在所述字线沟槽高于所述栅极导电层100的空间中还填充有绝缘介质层200，以覆盖所述字线WL。
下面对本实施例中的存储器的形成方法做详细说明。具体而言，本实施例中的存储器的形成方法中，是在形成栅极沟槽之后，制备所述介质材料层。以下结合图5a～图5e进行详细说明，其中图5a～图5e为本实用新型实施例二中的存储器的形成方法在其制备过程中的结构示意图。
首先参考图5a所示，提供一衬底100，所述衬底100中形成有字线沟槽。所述字线沟槽沿着预定方向(即，字线的延伸方向)延伸，以穿过相应的有源区AA和沟槽隔离结构STI。
如上所述，所述字线沟槽中的第二凹槽Tr1的底部位置相对于所述字线沟槽中的第一凹槽Tr1的底部位置更为下沉。
接着参考图5b所示，形成第一介质层DL1’在所述字线沟槽的内壁。其中，所述第一介质层DL1’的材质例如包括氧化硅。
进一步的，所述第一介质层DL1’例如可采用沉积工艺和热氧化工艺形成，更进一步的，所述热氧化工艺例如包括原位水蒸气氧化方法(in-situ steam generation，ISSG)，如此，以提高所述第一介质层DL1’的介电常数。
需要说明的是，本实施例中，在采用沉积工艺和热氧化工艺形成所述第一介质层DL1’时，相应的可以使所形成的第一介质层DL1’中位于所述有源区AA中的部分与所述第一介质层DL1’中位于所述沟槽隔离结构STI 中的部分的厚度尺寸互不相同。具体的，在执行所述热氧化工艺时，可以提高所形成的第一介质层DL1’的致密性，同时也可以提高所述沟槽隔离结构STI中绝缘材料的致密性，并且还可使有源区AA中的字线沟槽内壁上的衬底被氧化，如此，即可使第一介质层DL1’位于有源区AA中的厚度尺寸大于第一介质层DL1’位于沟槽隔离结构中的厚度尺寸。
以及，本实施例中，形成所述第一介质层DL1’在所述字线沟槽的内壁上的同时，还可能会在所述衬底10的顶表面上也形成有介质层。
需要说明的是，所述第一介质层DL1’中低于预定高度位置的部分，即用于构成介质材料层DL’的下层部。在有源区AA中，所述下层部即构成存储晶体管其栅极导电层和导电沟道之间的栅极介质层，因此，第一介质层DL1’的厚度可以根据具体所形成的存储晶体管对应调整，以满足所形成的存储晶体管的器件性能。
接着参考图5c所示，填充牺牲层300在所述字线沟槽中，所述牺牲层 300从所述字线沟槽的底部向上填充至预定高度位置(第三高度位置H3)。即，利用所述牺牲层300覆盖所述第一介质层DL1’中低于所述预定高度位置的部分，并暴露出所述第一介质层DL1’中高于所述牺牲层的外侧壁。
其中，所述牺牲层300的材料例如包括有机材料。以及，所述牺牲层 300的具体形成方法例如包括：首先采用旋涂工艺填充有机材料至所述字线沟槽中；接着，执行回刻蚀工艺，以降低字线沟槽中的有机材料的高度至预定高度位置，以构成所述牺牲层300。
继续参考图5c所示，形成第二介质层DL2’在所述第一介质层DL1’暴露出的外侧壁上，即，所述第二介质层DL2’相应的形成在第一介质层 DL1’高于预定高度位置的外侧壁上。
其中，所述第一介质层DL1’和所述第二介质层DL2’构成介质材料层 DL’，并且所述第一介质层DL1’中低于预定高度位置的部分构成所述下层部，所述第一介质层DL1’中高于预定高度位置的部分和所述第二介质层 DL2’构成所述上层部。
接着参考图5d所示，去除所述牺牲层300，从而可以暴露出所述第一介质层DL1’中低于预定高度位置的部分。
即，本实施例的介质材料层DL’中，其下层部由所述第一介质层DL1’构成，其上层部由所述第一介质层DL1’和所述第二介质层DL2’构成，从而使得上层部相对于下层部往远离沟槽内壁的方向凸出。
接着参考图5e所示，形成字线WL在所述字线沟槽中。与实施例一类似的，所述字线WL的顶部位置低于字线沟槽的顶部位置，基于此，则在形成所述字线WL之后，还包括填充绝缘介质层200在所述字线沟槽位于字线上方的空间中。
综上所述，在如上实施例所述的存储器中，其介质材料层具有较厚的上层部和较薄的下层部，以使字线和源漏区在相互交叠的交叠区域中通过较厚的上层部相互间隔，从而有利于改善存储器的漏电流现象。
具体的，针对隔离区(对应于沟槽隔离结构的区域)而言，有源区中的源漏区其侧缘边界扩展至沟槽隔离结构，并且位于沟槽隔离结构中的字线和源漏区在相互正面的交叠区域中具有较厚的上层部，从而可以有效改善隔离区中的字线和源漏区之间的漏电流现象。
以及，针对有源区而言，同样可以使字线和源漏区在相互正面的交叠区域中具有较厚的上层部，并且字线和用于构成导电沟道的衬底之间具有较薄的下层部。如此一来，一方面由于字线和用于构成导电沟道的衬底之间仍然采用厚度较薄的介质材料层，保障了存储晶体管的性能；另一方面，在字线和源漏区之间采用较厚的介质材料层相互间隔，从而可以有效改善栅极感应漏电流(GIDL)现象。
此外，如上所述的存储器中，其介质材料层为叠层设置，从而可以在不改变下层部的厚度的基础上，增加上层部的厚度，这不仅能够在维持存储晶体管的性能的基础上，改善栅极感应漏电流(GIDL)现象，并且还有利于实现对上层部的参数进行灵活调整，例如，可以灵活调整上层部的厚度和材料等。
需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
还需要说明的是，虽然本实用新型已以较佳实施例披露如上，然而上述实施例并非用以限定本实用新型。对于任何熟悉本领域的技术人员而言，在不脱离本实用新型技术方案范围情况下，都可利用上述揭示的技术内容对本实用新型技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本实用新型技术方案的内容，依据本实用新型的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本实用新型技术方案保护的范围。
还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本实用新型的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本实用新型实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种目标电阻带电测量方法、装置及相关组件 | 2020-05-08 | 185 |
| 一种氮化硅陶瓷覆铜基板的表面钝化方法 | 2020-05-08 | 341 |
| 晶体管及其形成方法、半导体器件 | 2020-05-11 | 508 |
| 半导体器件及其形成方法 | 2020-05-11 | 450 |
| 栅漏电模型的优化方法及基于其的高电子迁移率器件模型 | 2020-05-08 | 651 |
| 一种高稳定性人工固体电解质界面膜材料的制备方法 | 2020-05-08 | 915 |
| 一种异质结太阳电池及其制备工艺 | 2020-05-08 | 883 |
| 一种集成绝缘检测的车载充电机测试系统 | 2020-05-08 | 335 |
| 半导体结构及动态随机存储器 | 2020-05-11 | 489 |
| 一种窄脉冲峰值采样保持电路 | 2020-05-08 | 629 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
结漏电流热门专利
QQ群二维码
意见反馈
意见反馈