基于PCB平面电感的DCDC变换器
阅读：817发布：2020-05-08
专利汇可以提供基于PCB平面电感的DCDC变换器专利检索，专利查询，专利分析的服务。并且本 发明 属于DCDC变换器的技术领域，具体涉及一种基于PCB平面电感的DCDC变换器，其包括：PCB平面电感，其一端与输入 电压 连接； 电流 采样 电路 ，其输入端与所述PCB平面电感的另一端连接；驱动电路，其输入端与所述电流采样电路的输出端连接；第一功率管，所述驱动电路的输出端与所述第一功率管连接，所述电流采样电路的输入端与所述第一功率管连接。本发明可以正确的采样与限制电感的峰值，在高频下正常工作并避免EMI干扰问题。，下面是基于PCB平面电感的DCDC变换器专利的具体信息内容。
1.一种基于PCB平面电感的DCDC变换器，其特征在于，包括：
PCB平面电感，其一端与输入电压连接；
电流采样电路，其输入端与所述PCB平面电感的另一端连接；
驱动电路，其输入端与所述电流采样电路的输出端连接；
第一功率管，所述驱动电路的输出端与所述第一功率管连接，所述电流采样电路的输入端与所述第一功率管连接。
2.如权利要求1所述的基于PCB平面电感的DCDC变换器，其特征在于，还包括比较器，所述比较器的输入负端与所述电流采样电路的输出端连接，所述比较器的输入正端与输出电压连接，所述比较器的输出端与所述驱动电路连接。
3.如权利要求2所述的基于PCB平面电感的DCDC变换器，其特征在于，还包括误差放大器、电阻R0、电阻R1、电阻R2及电容C0，所述电阻R1的一端与输出电压的一端连接，所述电阻R1的另一端分别与所述误差放大器的输入负端和所述电阻R2的一端连接，所述电阻R2的另一端与地连接,所述误差放大器的输入正端为基准电压，所述误差放大器的输出端与所述比较器的输入正端连接，所述电阻R0和所述电容C0的两端分别与输出电压的两端连接。
4.如权利要求2所述的基于PCB平面电感的DCDC变换器，其特征在于，还包括补偿电路，所述补偿电路与所述比较器的输入正端连接，所述补偿电路包括电容C0、电容C1及电阻Rcl，所述电容C0和电容C1并联后的一端与地连接，所述电容C1并联的一路串联所述电阻Rcl后与所述比较器的输入正端连接。
5.如权利要求1所述的基于PCB平面电感的DCDC变换器，其特征在于，所述电流采样电路为双环结构，所述双环结构包括快速环路和慢速环路，所述快速环路的输入端与所述第一功率管的漏极连接，所述慢速环路的输入端与电流采样管的漏极连接，所述快速环路与所述慢速环路的输出端输出电流信号；
其中，所述第一功率管的栅极与所述电流采样管的栅极连接，所述第一功率管的源极与所述电流采样管的源极与地连接。
6.如权利要求5所述的基于PCB平面电感的DCDC变换器，其特征在于，所述电流采样电路还包括第一反相器、多个N型MOS管及多个P型MOS管，多个N型MOS管定义为MN1、MN2、MN3、MN4、MN5、MN6、MN7，多个P型MOS管定义为MP1、MP2、MP3、MP4、MP5、MP6、MP7；
其中，所述MN7分别与所述第一功率管、所述MN1、所述MN2以及所述MN5连接，所述MN6、所述MN3、所述MN4、所述MP7均与所述电流采样管连接，所述电流采样管与所述反相器连接后连接于所述MN5、所述MN6；所述MN1～MN4连接在一起，所述MN1与所述MP4连接，所述MP4与所述MP5连接，所述MP5与所述MP6、所述MN4连接；所述MN2与所述MP2、MP6连接，所述MN3与MP3、MP6、MP7、MP8连接，所述MN4与MP6、MP5连接，所述MP1、MP2、MP3连接。
7.如权利要求6所述的基于PCB平面电感的DCDC变换器，其特征在于，所述MN1、MN4、MP4、MP5及MP6连接的环路形成快速环路，所述MN2、MN3及MP7连接的环路形成慢速环路。
8.如权利要求2所述的基于PCB平面电感的DCDC变换器，其特征在于，所述驱动电路包括第二反相器、上拉驱动电路和下拉驱动电路，所述第二反相器的输入端与所述下拉驱动电路的输入端连接，所述第二反相器的输出端与所述上拉驱动电路的输入端连接，所述上拉驱动电路和所述下拉驱动电路的输出端与所述第一功率管连接。
9.如权利要求8所述的基于PCB平面电感的DCDC变换器，其特征在于，所述上拉驱动电路包括第一延时器、或门、两个P型MOS管，两个P型MOS管定义为MP9和MP10，所述第一反相器的输出端分别与所述第一延时器的输入端、所述或门的输入端连接，所述第一延时器的输出端与所述或门的输入端连接，所述或门的输出端与所述MP9连接，所述MP9与所述MP10连接；所述下拉驱动电路包括第二延时器、与门、两个N型MOS管，两个N型MOS管定义为MN8和MN9，所述第一反相器的输入端与所述第二延时器的输入端连接，所述第一反相器的输出端与所述与门的输入端连接，所述第二延时器的输出端与所述与门的输入端连接，所述与门的输出端与所述MN8连接，所述MN8和所述MN9连接；
其中，所述MP9、MP10、MN8与MN9的漏极与所述第一功率管连接。
10.如权利要求1至9中任意一项所述的基于PCB平面电感的DCDC变换器，其特征在于，还包括二极管D，所述二极管D的正极连接所述第一功率管的漏极，所述二极管的负极连接输出电压。
基于PCB平面电感的DCDC变换器
技术领域
[0001] 本发明属于DCDC变换器的技术领域，具体涉及一种基于PCB平面电感的DCDC变换器。
背景技术
[0002] 功率电感是DCDC变换器中非常关键的元件，承担着储存能量和释放能量的功能。随着DCDC市场竞争的日益激烈，降低成本成为设计者的一项重大挑战。传统DCDC一般选用绕线电感与叠层电感，电感值较大但是价格较贵，而PCB无芯平面电感的成本低廉，非常适用低成本DCDC的制作。
[0003] 然而PCB平面电感相比于绕线电感与叠层电感也有一个很大的缺点：电感值相对较小，在匝数＝10mil，线宽＝8mil，线间距＝10mil时，电感值才达500nH 左右，实际兼顾到面积与成本，电感值一般只能做到100～200nH左右。如此低的电感值会导致电感电流的上升与下降非常迅速，电感电流采样电路必须能够进行高速采样，否则将无法正确得到电感电流采样值，并且电感电流峰值无法正确限流，可能会瞬间大电流发热烧毁芯片；由于电感电流峰值必须限定，为了维持负载能力不变，DCDC必须采用高频时钟；为了得到宽的输入输出电压范围，在高频时钟下最小占空比脉冲的高电平时间与最大占空比的低电平时间必须足够小。驱动电路在小脉冲时间内正常工作，必然会导致 LX的电压迅速变化，从而影响DCDC的EMI性能。
[0004] 综上所述，采用PCB平面电感可以极大的降低DCDC成本，但是由于其电感值一般比较小，会导致一系列诸如电感电流采样、高频驱动、EMI干扰等问题。
[0005] 为了解决这些问题，本发明提供了一种基于PCB平面电感的DCDC变换器。
发明内容
[0007] 本发明还有一个目的是提供基于PCB平面电感的DCDC变换器，其可以对电感电流进行高速采样，从而避免电感电流峰值冲到过高。
[0008] 为了实现根据本发明的这些目的和其它优点，本发明提供了基于PCB平面电感的DCDC变换器，包括：
[0009] PCB平面电感，其一端与输入电压连接；
[0010] 电流采样电路，其输入端与所述PCB平面电感的另一端连接；
[0011] 驱动电路，其输入端与所述电流采样电路的输出端连接；
[0012] 第一功率管，所述驱动电路的输出端与所述第一功率管连接，所述电流采样电路的输入端与所述第一功率管连接。
[0013] 本发明可以对电感电流进行高速采样，从而保证电感电流峰值不会冲到过高；在高频工作状态下，再结合驱动电路，在减小功率管上升与下降时间的同时，保证LX电压有足够的变换时间，从而保证变换器的EMI干扰不会恶化。
[0014] 优选的是，还包括比较器，所述比较器的输入负端与所述电流采样电路的输出端连接，所述比较器的输入正端与输出电压连接，所述比较器的输出端与所述驱动电路连接。
[0015] 优选的是，还包括误差放大器、电阻R0、电阻R1、电阻R2及电容C0，所述电阻R1的一端与输出电压的一端连接，所述电阻R1的另一端分别与所述误差放大器的输入负端和所述电阻R2的一端连接，所述电阻R2的另一端与地连接，所述误差放大器的输入正端为基准电压，所述误差放大器的输出端与所述比较器的输入正端连接；所述电阻R0和所述电容C0的两端分别与输出电压的两端连接，优选的是，还包括补偿电路，所述补偿电路与所述比较器的输入正端连接，所述补偿电路包括电容C0、电容C1及电阻Rcl，所述电容C0和电容C1并联后的一端与地连接，所述电容C1并联的一路串联所述电阻Rcl后与所述比较器的输入正端连接。
[0016] 优选的是，所述电流采样电路为双环结构，所述双环结构包括快速环路和慢速环路，所述快速环路的输入端与所述第一功率管的漏极连接，所述慢速环路的输入端与电流采样管的漏极连接，所述快速环路与所述慢速环路的输出端输出电流信号；
[0017] 其中，所述第一功率管的栅极与所述电流采样管的栅极连接，所述第一功率管的源极与所述电流采样管的源极与地连接。
[0018] 优选的是，所述电流采样电路还包括第一反相器、多个N型MOS管及多个P型MOS管，多个N型MOS管定义为MN1、MN2、MN3、MN4、MN5、 MN6、MN7，多个P型MOS管定义为MP1、MP2、MP3、MP4、MP5、MP6、 MP7；
[0019] 其中，所述MN7分别与所述第一功率管、所述MN1、所述MN2以及所述MN5连接，所述MN6、所述MN3、所述MN4、所述MP7均与所述电流采样管连接，所述电流采样管与所述反相器连接后连接于所述MN5、所述 MN6；所述MN1～MN4连接在一起，所述MN1与所述MP4连接，所述MP4 与所述MP5连接，所述MP5与所述MP6、所述MN4连接；所述MN2与所述MP2、MP6连接，所述MN3与MP3、MP6、MP7、MP8连接，所述MN4 与MP6、MP5连接，所述MP1、MP2、MP3连接。
[0020] 优选的是，所述MN1、MN4、MP4、MP5及MP6连接的环路形成快速环路，所述MN2、MN3及MP7连接的环路形成慢速环路。
[0021] 优选的是，所述驱动电路包括第二反相器、上拉驱动电路和下拉驱动电路，所述第二反相器的输入端与所述下拉驱动电路的输入端连接，所述第二反相器的输出端与所述上拉驱动电路的输入端连接，所述上拉驱动电路和所述下拉驱动电路的输出端与所述第一功率管连接。
[0022] 优选的是，所述上拉驱动电路包括第一延时器、或门、两个P型MOS 管，两个P型MOS管定义为MP9和MP10，所述第一反相器的输出端分别与所述第一延时器的输入端、所述或门的输入端连接，所述第一延时器的输出端与所述或门的输入端连接，所述或门的输出端与所述MP9连接，所述 MP9与所述MP10连接；所述下拉驱动电路包括第二延时器、与门、两个N 型MOS管，两个N型MOS管定义为MN8和MN9，所述第一反相器的输入端与所述第二延时器的输入端连接，所述第一反相器的输出端与所述与门的输入端连接，所述第二延时器的输出端与所述与门的输入端连接，所述与门的输出端与所述MN8连接，所述MN8和所述MN9连接；
[0023] 其中，所述MP9、MP10、MN8与MN9的漏极与所述第一功率管连接。
[0025] 本发明至少包括以下有益效果：
[0026] 1、本发明提供的基于PCB平面电感的DCDC变换器，其使用的电感电流采样电路采用了双环结构，可以对电感电流进行高速准确采样，从而保证电感电流峰值不会冲到过高。
[0027] 2、本发明提供的基于PCB平面电感的DCDC变换器，在高频工作状态下，其采用对驱动进行分段加速，保证LX电压有足够的变换时间，从而保证变换器的EMI干扰不会恶化。
[0028] 3、本发明提供的基于PCB平面电感的DCDC变换器，其采用的驱动电路可以在不影响EMI特性的情况下极大的降低上升与下降时间。
[0030] 图1是本发明所述的基于PCB平面电感的DCDC变换器的电路原理图；
[0031] 图2是本发明所述的电流采样电路的原理图；
[0032] 图3是本发明所述驱动电路的原理图；
[0033] 图4是本发明所述逻辑处理电路的原理图；
[0034] 图5是本发明的驱动开通与关闭时间与LX的波形图；
[0035] 图6是传统的驱动开通与关闭时间与LX的波形图；
[0036] 其中，Vin：输入电压，Vo：输出电压，Ci：输入电容，L：PCB平面电感，LX：第一功率管漏极，BG：第一功率管，D：续流二极管，Co：输出电容，Ro：负载电阻，EA：误差放大器，VREF：基准电压，Vea：误差放大器的输出信号，Vfb：输出电压的分压信号，CMP2：比较器，OCP：采样后生成的过流信号，Vsense：电流采样信号，PWMON：占空比控制信号，BG_ON：第一功率管的前驱控制信号，BG_DRV：驱动信号，BG_SEN：电流采样管， LXS：电流采样管的漏极，DLY1：第一延时器，DLY2第二延时器，INV1：第一反相器，INV2：第二反相器，OR1：或门，ND1与门。
具体实施方式
[0038] 在本说明书中，当一个元件被提及为“连接至或耦接至”另一个元件或“设置在另一个元件中”时，其可以“直接”连接至或耦接至另一元件或“直接”设置在另一元件中。或以其他元件介于其间的方式连接至或耦接至另一元件或设置在另一元件中，除非其被体积为“直接耦接至或连接至”另一元件或“直接设置”在另一元件中。此外，应理解，当一个元件被提及为“在另一元件上”、“在另一元件上方”、“在另一元件下”或“在另一元件下方”时，其可与另一元件“直接”接触或以其间介入有其他元件的方式与另一元件接触，除非其被提及为与另一元件直接接触。
[0039] 本发明提供了基于PCB平面电感的DCDC变换器，如图1所示，包括：
[0040] PCB平面电感，其一端与输入电压Vin连接；
[0041] 电流采样电路，其输入端通过所述LX与所述PCB平面电感的另一端连接；
[0042] 驱动电路，其输入端与所述电流采样电路的输出端连接；
[0043] 第一功率管，所述驱动电路的输出端与所述第一功率管的栅极连接，所述电流采样电路的输入端与所述第一功率管的漏极LX连接，所述第一功率管的源级与地连接。
[0044] 本发明可以对电感电流进行高速采样，从而保证电感电流峰值不会冲到过高；在高频工作状态下，再结合驱动电路，在减小功率管上升与下降时间的同时，保证LX电压有足够的变换时间，从而保证变换器的EMI干扰不会恶化。
[0045] 具体的，还包括比较器，所述比较器的输入负端与所述电流采样电路的输出端连接，所述比较器的输入正端与输出电压连接，所述比较器的输出端与所述驱动电路连接；所述比较器的输入负端与所述电流采样电路的输出端连接，所述比较器的输入正端与输出电压连接，即将电流采样电路采集的电流采样信号Vsense与输出电压进行比较后，生成占空比控制信号PWMON，再将占空比控制信号PWMON输入到所述驱动电路，增大其驱动能力后生成驱动信号，来驱动第一功率管的开通与关闭。
[0046] 在所述占空比控制信号PWMON输入驱动电路之前还可以这样处理，将电流采样电路采样后生成的过流信号OCP与所述所述占空比控制信号 PWMON同时进行逻辑处理，其中，进行逻辑处理的为逻辑处理电路，如图4所示，所述逻辑处理电路包括反相器和与门，所述反相器的输入端与所述电流采样电路的输出端输出OCP过流信号的一路连接，所述反相器的输出端与所述与门的输入的一端连接，所述与门的输入的另一端与所述比较器的输出端连接，所述与门的输出端与所述驱动电路连接，所述比较器当电感电流过高时，OCP信号为高，经反相器与与门后会强制将BG_ON拉低，从而关断功率管BG，保护DCDC不会出现过热烧毁。
[0047] 具体的，还包括误差放大器EA、电阻R0、电阻R1、电阻R2及电容C0，其中，Co为输出电容，Ro为负载电阻，分别连接与Vo的两端；R1与R2为分压电阻串，所述误差放大器的输入负端与所述输出电压的分压连接，所述误差放大器的输入正端为基准电压VREF，所述误差放大器的输出端与所述比较器的输入正端连接；所述电阻R0和所述电容C0的两端分别与输出电压的两端连接，所述电阻R1的一端与输出电压的一端连接，所述电阻R1的另一端分别与所述误差放大器的输入负端和所述电阻R2的一端连接，所述电阻 R2的另一端与地连接，R1与R2为分压电阻串，其分压值与EA的负端相连。
[0048] 具体的，还包括补偿电路，所述补偿电路与所述比较器的输入正端连接，所述补偿电路包括电容C0、电容C1及电阻Rcl，所述电容C0和电容C1并联后的一端与地连接，所述电容C1并联的一路串联所述电阻Rcl后与所述比较器的输入正端连接，所述补偿电路是为了保证DCDC环路的稳定性。
[0049] 如图1所示，电感采用了PCB平面电感，电路采用PWM的峰值电流模控制，由于电感值低，DCDC的频率比传统的DCDC频率高，电流采样电路与驱动电路发明了新的电路架构。图1中，Ci为输入电容，连接在输入电压 Vin的两端；L为PCB平面电感，两端分别与Vin与功率管漏极LX相连； BG为功率管，漏极连接到电感，源端与地相连；D为续流二极管，正极连接 LX，负极连接输出Vo；Co为输出电容，Ro为负载电阻，分别连接与Vo的两端；R1与R2为分压电阻串，其分压值与EA的负端相连；VREF为基准电压，连接与EA的正端；EA为误差放大器，输出Vea连接由Rc1、C1与 C0构成的补偿电路，并进入到比较器CMP2的正端；电流采样电路采样第一功率管BG开通时的电流(即BG开通时的电感电流)，连接到LX进行电流采样，采样后生成的过流信号OCP进入到逻辑处理电路，当OCP为高时，进行逻辑处理的逻辑处理电路会产生信号关闭BG(如图4所示)，电流采样后生成的另一个电流采样信号Vsense连接于比较器CMP2的负端，与Vea比较生成的占空比控制信号PWMON输入到逻辑处理电路；逻辑处理电路生成第一功率管BG_ON的前驱控制信号BG_ON，进入到驱动电路，增大其驱动能力后生成驱动信号BG_DRV；BG_DRV与第一功率管BG的栅极相连，控制其开通与关断。
[0050] 本发明提供的基于PCB平面电感的DCDC变换器的工作原理如下：当输出电压偏低时，输出反馈电压与VREF比较经过误差放大器EA后输出误差信号信号Vea变高，与电感电流采样信号比较后得到的PWMON控制信号占空比变大，然后经过驱动电路处理后得到的驱动信号BG_DRV信号占空比变大，从而使电感电流变大释放更多的能量给输出，输出电压升高保持输出电压的稳定；当输出电压偏高时，输出反馈电压与VREF比较经过误差放大器 EA后输出误差信号Vea变低，与电感电流采样信号比较后得到的PWMON 控制信号占空比变小，然后经过驱动电路处理后得到的驱动信号BG_DRV信号占空比变小，从而使电感电流减小释放更少的能量给输出，输出电压下降保持输出电压的稳定。
[0051] 在上述实施例的基础上，再一个实施例，如图2所示，所述电流采样电路为双环结构，所述双环结构包括快速环路和慢速环路，所述快速环路的输入端与所述第一功率管的漏极连接，所述慢速环路的输入端与电流采样管的漏极连接，所述快速环路与所述慢速环路的输出端输出电流信号；本发明的电流采样电路采用双环控制，可以在电感电流上升迅速过程中准确采样。
[0052] 其中，所述第一功率管的栅极与所述电流采样管的栅极连接，所述第一功率管的源极与所述电流采样管的源极与地连接。BG为功率管，BG_SEN为电流采样管，栅极均连接驱动信号BG_DRV，源端与地相连，BG的漏端连接LX，BG_SEN的漏端连接LXS。
[0053] 具体的，所述电流采样电路还包括第一反相器、多个N型MOS管及多个P型MOS管，多个N型MOS管定义为MN1、MN2、MN3、MN4、MN5、 MN6、MN7，多个P型MOS管定义为MP1、MP2、MP3、MP4、MP5、MP6、MP7；
[0054] 其中，所述MN7为开关管，栅极连接BG_DRV，漏极连接LX，源级分别与所述MN1、所述MN2的源极、所述MN5的漏极连接，BG_DRV经过反相器后连接于MN5与MN6的栅极，MN5与MN6的源端均连接到地电位， MN6的漏端，MN3与MN4的源端以及MP7的漏端均连接到LXS；所述 MN1～MN4的栅极连接在一起，所述MN1的漏端与MP4的漏端相连，MN2 的漏源相连于B点，构成二极管连接方式，并且B点与MP2、MP6的漏端相连，MN3的漏端与MP3的漏端，MP6的源端以及MP7、MP8的栅端相连于A点，MN4的漏端与MP6的栅极和MP5的漏端相连于C点；MP1、MP2 与MP3的栅极相连，并且MP1的漏栅相连；MP8的漏端与电阻R2相连，生成的电流采样信号Vsense连接到比较的正极，基准电压VREF连接于比较器的负极，比较后得到过流信号OCP。
[0055] 如图2所示，MP1、MP2与MP3构成电流镜，为电路提供电流，MN2、 MN3为钳位电路，保证LX与LXS电压相等，BG为功率管，BG_SEN为采样管，当LX与LXS相等时BG_SEN会比例镜像BG的电流，MN5、MN6 与MN7为开关管，MN1、MN4、MP4～MP6连接的环路形成快速环路，MP7 与MN2、MN3连接的环路形成慢速环路，MP8与MP7为电流镜，C2与C3 为MP7的寄生电容，R2将采样电流转换成采样电压Vsense，与VREF比较后得到峰值电流过流信号OCP。
[0056] 所述电流采样电路的工作原理如下：当功率管BG关闭时，即BG_DRV 为低时，不进行电流采样，因而BG与BG_SEN都关断，MN7关断，MN5 与MN6打开，此时MP3与MP4构成的钳位电路仍然工作，以避免下个周期 BG开启时电路重新建立环路消耗时间。当BG开通时，即BG_DRV为高时，需要进行电流采样，BG与BG_SEN均开启，MN7开通，MN5与MN6关断，此时MN2与MN3由于有相同的电流，会将LX与LXS钳位于相等的电压， BG_SEN会按比例镜像BG1上的电流(此时BG1上的电流等于电感电流)，此电流经过MP7再镜像到MP8，最终转换为Vsense，与VREF比较生成过流OCP信号。由于MP7管子尺寸一般较大(由于要走mA级的采样电流)， MP7的寄生电容C2与C3也比较大，因而由MP7与MN2、MN3构成的负反馈环路速度较慢，开通BG时，由于A点电压需要降低，C1与C2放电时会导致MN3的电流很大，而MN2上的电流由于MN2与MN3的栅电容充电又会很小，因而LX与LXS不相等，当电感电流上升很快时，电路就不能正确的进行采样。此时需要由MN1、MN4、MP4～MP6构成的快速反馈环路加速采样过程，原理为：当BG开通时，由于寄存电容的存在会导致MN3的电流大于MN2，由于MN4是镜像的MN3的电流，MN1是镜像的MN2的电流，因而MP6栅端电压C点将拉低，将A点与B点导通，结果通过MN3的电流降低而通过MN2的电流增加，直到MN2与MN3的电流相等时稳定，从而使LX与LXS相等，电路正确的采样。
[0057] 在上述实施例的基础上，再一个实施例，如图3所示，所述驱动电路包括第二反相器、上拉驱动电路和下拉驱动电路，所述第二反相器的输入端与所述下拉驱动电路的输入端连接，所述第二反相器的输出端与所述上拉驱动电路的输入端连接，所述上拉驱动电路和所述下拉驱动电路的输出端与所述第一功率管连接。
[0058] 具体的，所述上拉驱动电路包括第一延时器、或门、两个P型MOS管，两个P型MOS管定义为MP9和MP10，所述第一反相器的输出端分别与所述第一延时器的输入端、所述或门的输入端连接，所述第一延时器的输出端与所述或门的输入端连接，所述或门的输出端与所述MP9连接，所述MP9 与所述MP10连接；所述下拉驱动电路包括第二延时器、与门、两个N型 MOS管，两个N型MOS管定义为MN8和MN9，所述第一反相器的输入端与所述第二延时器的输入端连接，所述第一反相器的输出端与所述与门的输入端连接，所述第二延时器的输出端与所述与门的输入端连接，所述与门的输出端与所述MN8连接，所述MN8和所述MN9连接；
[0059] 其中，所述MP9、MP10、MN8与MN9的漏极与所述第一功率管连接。
[0060] 如图3所示，前驱BG_ON连接于反相器INV与延时单元DLY2的输入端；反相器INV的输出信号A连接于延时单元DLY1的输入，或门OR1和与门ND1的输入，MP2与MN2的栅极；DLY1的输出D连接到OR1的另一输入，DLY2的输出E连接到ND1的另一输入；OR1的输出B连接于MP1 的栅极，ND1的输出C连接于MN1的栅极；MP1、MP2、MN1与MN2的漏端相连得到输出信号BG_DRV，MP1与MP2的源极接到电源电压，MN1 与MN2的源端连接到地电位。
[0061] 如图6所示，传统的驱动电路中驱动信号与LX的波形，先说明开通过程，前驱信号BG_ON为高时，驱动信号BG_DRV开始上升，上升时间为t1，此时间段内功率管BG上的电流迅速增加到电感电流，但是LX电压维持不变；在t2时间段内，驱动进入功率管米勒平台，BG_DRV保持不变，LX电压逐渐下降到0；进入t3时间段后，驱动信号BG_DRV持续上升到最高电压， LX电压保持为0。关断过程与开通过程类似：t4时间内，驱动信号BG_DRV 下降直到进入功率管米勒平台，此过程中LX电压保持为0；t5时间内，驱动进入功率管米勒平台，驱动信号BG_DRV保持不变，LX电压逐渐上升到最高电压；t6时间段内，驱动信号持续下降直到为0，此过程中LX电压保持最高不变，BG1上的电流迅速下降到0。
[0062] 由于基于PCB平面电感的DCDC最小占空比高电平时间与最大占空比低电平时间很小，因而必须加速功率管BG的开通与关断过程，即缩短t1+t2+t3 与t4+t5+t6的时间，如果整体驱动能力增加，则LX的上升与下降速度必将增加，这会影响到DCDC的EMI性能。通过上面的分析我们可以知道，LX 的上升与下降速度只与t2和t5(即米勒平台时间)相关，因此可以保持t2 与t5的时间不变，缩减t1、t3、t4、t6的时间。
[0063] 所以，本发明驱动电路的工作原理如下：当前驱BG_ON为由低变高时 (即功率管打开时)，A点电压变为低，经过与门得到的C点电压也为低，因而MN1与MN2关断，MP2打开，又由于DLY1的存在，因而延时时间内 D点电压没有跳变仍为高，因而此时B点也为高，MP1是关断的；延时结束后D点跳变为低，B点也变为低，此时MP1会打开加速上拉BG_DRV，延时时间≥t1+t2，则加速的时段为t3。当前驱BG_ON由高变为低时(即功率管关断时)，A点电压跳变为高，经过或门得到的B点电压也为高，因而MP1 与MP2关断，MN2打开，又因DLY2的存在，E点电压在延时时间内仍为高，因而此时C点电压也为高，MN1也是打开的，会加速下拉BG_DRV，延时时段≤t4，则加速的时段为t4；延时结束后E点电压跳变为低，因而C点电压也跳变为低，MN1关断，t5，t6的时间不受影响。
[0064] 如图3和图5所示，本发明提供的驱动电路主要是缩减时间相对较长的 t3与t4时间段，如图5所示的本发明的驱动开通与关闭时间与LX的波形图，由图可知，此实例中t1、t2、t5、t6时间没有改变，因而LX的上升与下降时间没有改变，电路的EMI特性较好。t3与t4时间大幅度的减小到t3′与t4 ′，因而BG_DRV的上升与下降时间都大幅的减小了，新的驱动可以应用于高频小占空比与大占空比的情况。如果频率要求更高，可以继续缩减t1与t6 的时间，在此不再累述。
[0065] 另外，本发明还包括二极管D，所述二极管D的正极连接所述第一功率管的漏极，所述二极管的负极连接输出电压。
[0066] 还包括输入电容Ci，其连接在所述输入电压Vin的两端。
[0067] 本发明提供的一种基于PCB平面电感的DCDC变换器，其设计的电感电流采样电路采用了双环结构，可以对电感电流进行高速采样，从而保证电感电流峰值不会冲到过高；在高频工作状态下，本专利采用对驱动进行分段加速，在减小功率管上升与下降时间的同时，保证LX电压有足够的变换时间，从而保证变换器的EMI干扰不会恶化。
[0068] 显而易见的是，本领域的技术人员可以从根据本发明的实施方式的各种结构中获得根据不麻烦的各个实施方式尚未直接提到的各种效果。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种简易低相噪温度补偿晶体振荡器 | 2020-05-08 | 325 |
| 基于非对称开口谐振环实现电调控法诺共振的装置及方法 | 2020-05-08 | 301 |
| 一种基于三极管的多级抖频电路 | 2020-05-08 | 222 |
| 电接触装置和包括电接触装置的旋转电机 | 2020-05-08 | 930 |
| 车灯控制设备 | 2020-05-08 | 621 |
| 一种用于消除变压器漏感对LCC谐振变换器影响的电路 | 2020-05-08 | 445 |
| 射频信号放大装置和射频前端模组 | 2020-05-08 | 766 |
| 去工频纹波的单级正激LED驱动电路 | 2020-05-08 | 149 |
| 一种具有隔离485接口的智能断路器 | 2020-05-08 | 243 |
| 高压点火控制电路和燃气热水器 | 2020-05-08 | 182 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈