技术领域
[0001] 本
发明涉及集成
电路设计领域，尤其涉及到振荡器。
背景技术
[0002] 现有的振荡器结构复杂，电路元件多，需要多个比较器和反向器实现，成本高，其调频效果差，
精度不高。如图1所示，是市场上现有振荡器的设计常用方法电路。市场上现有设计调频调占空比的振荡器往往需要两个比较器来实现，通过恒定
电流I1给电容C1充电，使得比较器的一端从
电压0V升到Vref电压所需的时间即为Ton或Toff时间；通过恒定电流I2给电容C2充电，使得比较器的一端从电压0V升到Vref电压所需的时间即为Toff或Ton时间，从而最后实现
频率可调，占空比可调。
[0003] 如图2所示，是现有另一种实现该种振荡器的设计常用方法电路。其调频调占空比的振荡器通过两个
施密特触发器来实现导通时间设定和关断时间设定。现有的振荡器元器件多，结构复杂，其调频方式不容易掌握，性能低。
发明内容
[0004] 本
专利提供的一种高性能的振荡器，采用简单的电路元件和一个施密特触发器组成，性能好工作精度高。
[0005] 本专利方案提供一种高性能的振荡器，包括：
[0006] 第一
电阻R1、第二电阻R2、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第一电容C1、第二电容C2、施密特触发器SMT、
反相器INV1及振荡器的输出OSC；
[0007] 第一电阻R1的一端接
电源电压VDD，另一端接第一NMOS管N1的漏级，第一NMOS管N1的栅级接第二NMOS管N2的栅级、施密特触发器SMT的输出端、以及反相器INV1的输入端，第一NMOS管N1的源极接第二NMOS管N2漏/源极、第三NMOS管N3的漏极、以及第一电容C1的一端，第一电容C1的另一端接地，第二电容C2的一端接电源电压，另一端接第二NMOS管N2的源/漏极、第四NMOS管N4的漏/源极、以及所述施密特触发器SMT的输入端；反相器INV1的输出端接第三NMOS管N3的栅级以及第四NMOS管N4的栅级，第四NMOS管N4的源/漏极接第二电阻R2的一端，第二电阻R2的另一端接地。
[0008] 进一步，所述振荡器根据设计需要选择调整电阻R1与R2的阻值、或者调整电容C1与C2的容值、或者施密特触发器的导通电压与关断电压
阈值来控制振荡器的频率及占空比。
[0009] 进一步，振荡器放电时，所述振荡器的压差变化是依据所述施密特触发器的电压阈值差值调整。
[0010] 进一步，所述振荡器设置在芯片中，可以做的很微小，占用体积小。
[0011] 作为一种改进电路结构，所述振荡器的NMOS管N1-N4可替换为NPN管。
[0012] 本专利电路的改进带来如下优点：
[0013] 1、本专利振荡器，只采用简单的电路元件和一个施密特触发器组成，电路结构简单成本低，性能好。通过与现有振荡器对比可发现，本专利实现同种功能的振荡器可节省两个比较器，从而可直接节省掉两个比较器的功耗。
[0014] 2、振荡器精度高。所述振荡器根据设计需要选择调整电流、电容或者施密特触发器的两个比较点电压来调整振荡器的频率及占空比，灵活控制，可运用在多种用途的芯片中，在低功耗及数字电路中有极大的优势和应用前景。
附图说明
[0015] 图1是市场现有振荡器的设计常用方法电路示意图。
[0016] 图2是市场现有另一种振荡器的设计常用方法电路示意图。
[0017] 图3是本专利
实施例中一种振荡器的电路示意图。
[0018] 图4是本专利实施例振荡器OSC输出为高电平时的电路原理图。
[0019] 图5是本专利实施例振荡器OSC输出为低电平时的电路原理图。
具体实施方式
[0020] 为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本专利作进一步地详细描述。
[0021] 如图3-5所示，本专利提供一种高性能的振荡器，包括：
[0022] 第一电阻R1、第二电阻R2、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第一电容C1、第二电容C2、施密特触发器SMT、反相器INV1及振荡器的输出OSC；
[0023] 第一电阻R1的一端接电源电压VDD，另一端接第一NMOS管N1的漏级，第一NMOS管N1的栅级接第二NMOS管N2的栅级、施密特触发器SMT的输出端、以及反相器INV1的输入端，第一NMOS管N1的源极接第二NMOS管N2漏/源极、第三NMOS管N3的漏极、以及第一电容C1的一端，第一电容C1的另一端接地，第二电容C2的一端接电源电压，另一端接第二NMOS管N2的源/漏极、第四NMOS管N4的漏/源极、以及所述施密特触发器SMT的输入端；反相器INV1的输出端接第三NMOS管N3的栅级以及第四NMOS管N4的栅级，第四NMOS管N4的源/漏极接第二电阻R2的一端，第二电阻R2的另一端接地。所述振荡器设置在芯片中，可以做的很微小，占用体积小。
[0024] 上电后，所述第二电容C2将施密特触发器SMT的输入端电压拉高，此时施密特触发器输出为低电平，从而使得第一比较器INV1输出为高电平，此时第一NMOS管N1及第二NMOS管N2的栅极电平均为低电平，而第三NMOS管N3及第四NMOS管N4的栅级电平均为高电平，此时N1、N2关断，N3、N4导通，如图4即为此时的电路原理图。施密特触发器的输入端电压逐渐下降，直到其电压低于阈值
开关关断电压后，此时施密特触发器输出电平为高电平，导致输出OSC
信号为低电平。此时N1、N2导通，N3、N4关断，如图5即为此时的电路原理图。施密特触发器的输入端电压逐渐升高，直到其电压高于阈值开关导通电压后，此时施密特触发器输出电平为低电平，导致输出OSC信号为高电平。进而实现了振荡
波形，形成振荡器。
[0025] 通过与图1的现有振荡器比较可发现，本专利振荡器实现同种功能的振荡器本发明不需要比较器，从而可直接节省掉两个比较器的功耗，比较器的功耗决定了振荡器上升沿及下降沿的速度，所需速度越快则节省的功耗越大。
[0026] 通过与图2的现有振荡器比较可发现，本专利振荡器实现同种功能的振荡器本发明可节省掉一个施密特触发器，这在振荡器工作后不断的高低电平变化时功耗得到了改善，同时在应用性能上，放电时振荡器的压差变化仅在于施密特触发器的阈值差值，仅受工艺变化影响，而市场上现有振荡器在受到工艺变化影响的同时也受电源电压VDD的变化影响。本专利振荡器应用过程中精度得到了改善，电路复杂度上边也进一步得到简化。
[0027] 如图4所示，是本发明中一种振荡器OSC输出为高电平时的电路原理图。在稳定工作后，当OSC为高后，其输入端电压经电流电容放电所得的时间即为高电平时间，令施密特导通电压为V1，施密特触发器关断电压为V2(由施密特特性可知V1>V2)，充放电公式如下：
[0028]
[0029] Vt：t时刻电容上的电压；
[0030] V0：电容充电初始电压；
[0031] V：电容充电截止电压；
[0032] V0＝V2，V＝V1，R＝R2，C＝C2，则由公式(1)可知放电计算公式如下：
[0033]
[0034] 如图5所示，是本发明中一种振荡器OSC输出为低电平时的电路原理图。在稳定工作后，当OSC为低后，其输入端电压经电流电容充电所得时间即为低电平时间，此时V＝V1，R＝R1，C＝C1， 则此时充电计算公式如下：
[0035]
[0036] 当放电结束后Vt＝V2，充电结束后Vt＝V1，结合公式(2)、(3)可分别计算出振荡器导通时间与关断时间，则振荡器的频率f＝1/(Ton+Toff)，振荡器的正占空比为Ton/(Ton+Toff)。
[0037] 通过本发明方案，在实际的设计中可根据设计需要选择调整电阻R1与R2的阻值、或者调整电容C1与C2的容值、或者施密特触发器的导通电压与关断电压阈值来控制振荡器的频率及占空比。
[0038] 其具有结构简单，灵活控制，功耗低的优点，在低功耗及数字电路中有极大的优势。放电时，所述振荡器的压差变化是仅仅依据所述施密特触发器的电压阈值差值。
[0039] 作为一种改进电路结构实施方式，所述NMOS管N1-N4可替换为NPN管，也同样能实现提高精度，减少功耗的效果。
[0040] 上述对实施例的描述是为便于该技术领域的普通技术人员能理解和应用本发明。熟悉本领域技术的人员显然可以容易地对这些实施例做出各种
修改，并把在此说明的一般原理应用到其他实施例中而不必经过创造性的劳动。因此，本发明不限于这里的实施例，本领域技术人员根据本发明的揭示，不脱离本发明范畴所做出的改进和修改都应该在本发明的保护范围之内。
