一种车载数据采集电路及装置
阅读：61发布：2024-01-09
专利汇可以提供一种车载数据采集电路及装置专利检索，专利查询，专利分析的服务。并且本实用新型公开了一种车载 数据采集 电路 及装置，属于数据采集技术领域，包括板级高速连接器、总线通信电路、 信号 采集电路和 中央处理器 ；总线通信电路和信号采集电路分别与板级高速连接器连接，板级高速连接器与中央处理器连接，信号采集电路输入端连接有振动 传感器 ；板级高速连接器上布置有与板级高速连接器连接的数据存储电路、 接口 模式切换电路、数据收发电路以及数据导出电路，采用Computer On Module集成化CPU处理模 块 ，主频高达2.6GHz，配置4GB大小的DDR4系统内存；以及采用PICMG COM.0 Rev 3.0标准的高速COM Express总线接口实现丰富的接口资源设计，配置Mini PCIE接口mSATA盘作为数据存储介质。，下面是一种车载数据采集电路及装置专利的具体信息内容。
1.一种车载数据采集电路，其特征在于，包括板级高速连接器、总线通信电路、信号采集电路、中央处理器和系统载板；总线通信电路和信号采集电路分别与板级高速连接器连接，板级高速连接器与中央处理器连接，信号采集电路输入端连接有振动传感器；
所述系统载板上布置有与所述板级高速连接器连接的数据存储电路、接口模式切换电路、数据收发电路以及数据导出电路，其中：
数据存储电路所述总线通信电路和所述信号采集电路输出的数据进行存储；
接口模式切换电路用于实现所述数据存储电路中数据进行存储和导出的功能切换；
数据收发电路用于实现通信通道进行数据转发；
数据导出电路将采集数据导出至所述中央处理器。
2.如权利要求1所述的车载数据采集电路，其特征在于，所述数据存储电路包括miniPCle连接器和第一m-SATA系统盘，m-SATA系统盘和miniPCle连接器连接，所述板级高速连接器通过SATA总线与miniPCle连接器连接。
3.如权利要求2所述的车载数据采集电路，其特征在于，所述接口模式切换电路包括多路复用开关、第一接口、第二接口和第三接口，多路复用开关的切换接口输入高/低电平，多路复用开关经第一接口与所述板级高速连接器连接，多路复用开关经第二接口接USB连接器，多路复用开关经第三接口接第二m-SATA系统盘，多路复用开关的电压输入接口接+3.3V电压源。
4.如权利要求1所述的车载数据采集电路，其特征在于，所述数据导出电路包括USB接口电路和WIFI接口电路，USB接口电路USB3.0接口电路和USB2.0接口电路；
USB3.0接口电路包括依次连接的USB3.0接口、第一ESD保护电路、第一共模电感以及第一AC耦合电容， 第一AC耦合电容经USB3.0总线与所述板级高速连接器连接；
USB2.0接口电路包括依次连接的USB2.0接口、第二ESD保护电路、第二共模电感以及第二AC耦合电容， 第二AC耦合电容经USB2.0总线与所述板级高速连接器连接；
所述WIFI接口电路包括WIFI模块，WIFI模块经USB2.0总线与所述板级高速连接器连接，WIFI模块的天线接口连接有天线。
5.如权利要求1所述的车载数据采集电路，其特征在于，所述数据收发电路包括82574芯片，82574芯片一端经PCle3.0接口与所述板级高速连接器连接。
6.如权利要求1所述的车载数据采集电路，其特征在于，所述系统载板上还布置有接口扩展电路，接口扩展电路包括通用异步收发芯片，通用异步收发芯片经USB3.0总线与所述板级高速连接器连接以向所述板级高速连接器发送差分数据信号。
7.如权利要求1所述的车载数据采集电路，其特征在于，所述系统载板上还布置有VGA接口电路，VGA接口电路包括CH7517A接口芯片，CH7517A接口芯片的经DDI总线与所述板级高速连接器连接。
8.如权利要求1所述的车载数据采集电路，其特征在于，所述总线通信电路包括FPGA芯片、CAN总线接口电路和FlexRay接口电路，FPGA芯片一端经通信接口PCIE3.0×1接口与所述板级高速连接器连接，FPGA芯片另一端分别与CAN总线接口电路和FlexRay接口电路连接；
CAN总线接口电路包括电平转换电路、驱动芯片和隔离收发器，电平转换电路一端与FPGA芯片连接进行双向通信，平转换电路的另一端经驱动芯片与隔离收发器一端连接，隔离收发器另一端连接CAN总线；
FlexRay接口电路包括FlexRay控制器、数字隔离器和接口收发器，FlexRay控制器一端与FPGA芯片连接进行双向通信，FlexRay控制器的另一端经数字隔离器与接口收发器的一端连接，接口收发器的另一端连接有FlexRay总线。
9.如权利要求1所述的车载数据采集电路，其特征在于，所述信号采集电路包括单片机，单片机芯片上布置有振动信号采集电路和激励源产生电路，单片机的一端经UATR接口与所述板级高速连接器连接，单片机另一端与振动信号采集电路连接，振动信号采集电路的输入端分别连接有激励源产生电路和振动传感器。
10.一种车载数据采集装置，其特征在于，其装置内布置有如权利要求1-9任一项所述的车载数据采集电路，该装置包括盒体和盒盖，盒体两侧底部设置有减震支脚，盒体与盒盖镶嵌连接盒体内腔以用于布置所述车载数据采集电路，所述盒盖与盒体结合处放置有导电密封条，盒体一侧壁上凸设有天线防护罩，天线防护罩内布置有天线，盒体另一侧壁上设置有插接件。
一种车载数据采集电路及装置
技术领域
[0001] 本实用新型涉及车载设备数据采集技术领域，特别涉及一种车载数据采集电路及装置。
背景技术
[0002] 在车辆行驶任务过程中会产生车辆运行数据、音视频数据、设备状态数据等信息，车载数据的采集对车辆的管理和监控有着极为重要的作用，可以为和测量或设备的故障诊断、事故鉴定或者健康管理等提供数据支撑。
[0003] 目前的车载数据采集电路存在的主要缺陷在于：数据采集的主频率低、接口资源少以及数据存储有限等，无法适用于要求采样频率高、车载数据量较大的场景，比如进行技能训练、指挥战术训练、对抗演习等作战用车。实用新型内容
[0004] 本实用新型的目的在于提供一种车载数据采集电路及装置，以适用于大数据量存储的用车场景。
[0005] 为实现以上目的，本实用新型采用一种车载数据采集电路，包括板级高速连接器、总线通信电路、信号采集电路、中央处理器和系统载板；总线通信电路和信号采集电路分别与板级高速连接器连接，板级高速连接器与中央处理器连接，信号采集电路输入端连接有振动传感器；
[0006] 所述系统载板上布置有与所述板级高速连接器连接的数据存储电路、接口模式切换电路、数据收发电路以及数据导出电路，其中：
[0007] 数据存储电路所述总线通信电路和所述信号采集电路输出的数据进行存储；
[0008] 接口模式切换电路用于实现所述数据存储电路中数据进行存储和导出的功能切换；
[0009] 数据收发电路用于实现通信通道进行数据转发；
[0010] 数据导出电路将采集数据导出至所述中央处理器。
[0011] 进一步地，所述数据存储电路包括miniPCle连接器和第一m-SATA系统盘，m-SATA系统盘和miniPCle连接器连接通信所述板级高速连接器通过SATA总线与miniPCle连接器连接。
[0012] 进一步地，所述接口模式切换电路包括多路复用开关、第一接口、第二接口和第三接口，多路复用开关的切换接口输入高/低电平，多路复用开关经第一接口与所述板级高速连接器连接，多路复用开关经第二接口接USB连接器，多路复用开关经第三接口接第二m-SATA系统盘，多路复用开关的电压输入接口接+3.3V电压源。
[0013] 进一步地，数据导出电路包括USB接口电路和WIFI接口电路，USB接口电路USB3.0接口电路和USB2.0接口电路；
[0014] USB3.0接口电路包括依次连接的USB3.0接口、第一ESD保护电路、第一共模电感以及第一AC耦合电容， 第一AC耦合电容经USB3.0总线与所述板级高速连接器连接；
[0015] USB2.0接口电路包括依次连接的USB2.0接口、第二ESD保护电路、第二共模电感以及第二AC耦合电容， 第二AC耦合电容经USB2.0总线与所述板级高速连接器连接；
[0016] 所述WIFI接口电路包括WIFI模块，WIFI模块经USB2.0总线与所述板级高速连接器连接，WIFI模块的天线接口连接有天线。
[0017] 进一步地，所述数据收发电路包括82574芯片，82574芯片一端经PCle3.0接口与所述板级高速连接器连接。
[0018] 进一步地，所述系统载板上还布置有接口扩展电路，接口扩展电路包括通用异步收发芯片，通用异步收发芯片经USB3.0总线与所述板级高速连接器连接以向所述板级高速连接器发送差分数据信号。
[0019] 进一步地，所述系统载板上还布置有VGA接口电路，VGA接口电路包括CH7517A接口芯片，CH7517A接口芯片的经DDI总线与所述板级高速连接器连接。
[0020] 进一步地，所述总线通信电路包括FPGA芯片、CAN总线接口电路和FlexRay接口电路，FPGA芯片一端经通信接口PCIE3.0×1接口与所述板级高速连接器连接，FPGA芯片另一端分别与CAN总线接口电路和FlexRay接口电路连接；
[0021] CAN总线接口电路包括电平转换电路、驱动芯片和隔离收发器，电平转换电路一端与FPGA芯片连接进行双向通信，平转换电路的另一端经驱动芯片与隔离收发器一端连接，隔离收发器另一端连接CAN总线；
[0022] FlexRay接口电路包括FlexRay控制器、数字隔离器和接口收发器，FlexRay控制器一端与FPGA芯片连接进行双向通信，FlexRay控制器的另一端经数字隔离器与接口收发器的一端连接，接口收发器的另一端连接有FlexRay总线。
[0023] 进一步地，所述信号采集电路包括单片机，单片机芯片上布置有振动信号采集电路和激励源产生电路，单片机的一端经UATR接口与所述板级高速连接器连接，单片机另一端与振动信号采集电路连接，振动信号采集电路的输入端分别连接有激励源产生电路和振动传感器。
[0024] 另一方面，采用一种车载数据采集装置，其装置内布置有如前所述的车载数据采集电路，该装置包括盒体和盒盖，盒体两侧底部设置有减震支脚，盒体与盒盖镶嵌连接盒体内腔以用于布置所述车载数据采集电路，所述盒盖与盒体结合处放置有导电密封条，盒体一侧壁上凸设有天线防护罩，天线防护罩内布置有天线，盒体另一侧壁上设置有插接件。
[0025] 与现有技术相比，本实用新型存在以下技术效果：本实用新型采用Computer On Module集成化CPU处理模块，主频高达2.6GHz，配置4GB大小的DDR4系统内存；以及采用PICMG COM.0 Rev 3.0标准的高速COM Express总线接口实现丰富的接口资源设计，并配置Mini PCIE接口mSATA盘作为数据存储介质，同时可满足DC9V～DC60V的输入电压范围。附图说明
[0026] 下面结合附图，对本实用新型的具体实施方式进行详细描述：
[0027] 图1是一种车载数据采集电路的原理框图；
[0028] 图2是板级高速连接器的设计示意图；
[0029] 图3是数据存储电路结构示意图；
[0030] 图4是接口模式切换电路结构示意图；
[0031] 图5是USB接口电路结构示意图；
[0032] 图6是WIFI接口电路结构示意图；
[0033] 图7是数据收发电路结构示意图；
[0034] 图8是接口扩展电路结构示意图；
[0035] 图9是VGA接口电路结构示意图；
[0036] 图10是总线通信电路结构示意图；
[0037] 图11是CAN总线接口电路的结构示意图；
[0038] 图12是FlexRay接口电路的结构示意图；
[0039] 图13是信号采集电路结构示意图；
[0040] 图14是激励源产生电路结构示意图；
[0041] 图15是振动信号采集电路结构示意图；
[0042] 图16车载数据采集装置结构示意图。
具体实施方式
[0043] 为了更进一步说明本实用新型的特征，请参阅以下有关本实用新型的详细说明与附图。所附图仅供参考与说明之用，并非用来对本实用新型的保护范围加以限制。
[0044] 如图1-图2所示，本实施例公开了一种车载数据采集电路，包括板级高速连接器10、总线通信电路20、信号采集电路30和中央处理器40；总线通信电路20和信号采集电路30分别与板级高速连接器10连接，板级高速连接器10与中央处理器40连接，信号采集电路30输入端连接有振动传感器60；在系统载板50上布置有与所述板级高速连接器10连接的数据存储电路51、接口模式切换电路52、数据收发电路53以及数据导出电路54，其中：数据存储电路51所述总线通信电路20和所述信号采集电路30输出的数据进行存储；接口模式切换电路52用于实现所述数据存储电路51中数据进行存储和导出的功能切换；数据收发电路53用于实现通信通道进行数据转发；数据导出电路54将采集数据导出至所述中央处理器40。
[0045] 其中，中央处理器模块用于实现对外接口的实现和控制，外部数据的采集控制以及采集数据的存储控制，以及数据输出控制。中央处理器40CPU采用Intel 6th Gen Core系列CPU i7 6600U，主频2.6GHz、双核、缓存4M。且其配置板载4GB大小的DDR4系统内存，其读写速率高达2133Mbps，可满足技术指标要求。该CPU具有丰富的接口资源，具有SATA 3.0×2、USB 3.0×2、USB 2.0×8、PCIE 3.0×1*4、DDI(Digital Display Interface)×1、GbE(Gigabit Ethernet)×1以及GPIO、I2C、LPC及Audio等接口，能够满足技术指标中高速总线接口及资源需求。CPU模块尺寸大小为84mm×55mm，并采用满足PICMG COM.0 Rev 3.0标准的高速COM Express总线接口，接口形式为COM Express Type 10，可实现与外部载板及其他电路实现高速数据传输，可满足高速数据处理要求。
[0046] 系统载板模块用于接口的硬件实现，平台采用CPU模块加载板模式，载板负责接口的硬件实现，作为外部接口至CPU模块的中间硬件模块。系统载板模块实现系统总线接口扩展、数据传输等功能，与核心处理模块之间采用COM Express Type 10接口互联。主要特性如下：配置128GB mSATA系统盘及1TB mSATA数据盘，物理接口形式为标准Mini PCIE接口，信号为SATA 3.0接口，理论速率可达6Gbps。载板模块实现系统工作电压转换，输入电压范围为DC9V DC60V，产生隔离的DC5V及DC12V工作电源。接口扩展有：Flexray×4、CAN×4实现~总线数据采集；1000M/100M以太网×2，其中一路实现数据导出，另一路预留；USB接口×2（3.0和2.0），其中一路实现数据导出，另一路接口预留；WIFI×2，实现WIFI无线通信；VGA×
1，实现图像显示；以及多路UART接口作为信号采集模块通信接口及系统调试接口。
1，实现图像显示；以及多路UART接口作为信号采集模块通信接口及系统调试接口。
[0048] 信号采集电路模块实现振动信号的采集，包括恒流源激励产生电路、处理电路、单片机电路、UART接口电路组成；采集的数据通过UART接口通过系统载板传输至CPU模块。
[0050] 本方案中的总线通信电路采用FPGA作为控制器设计，传统技术采用单片机设计，接口数量较少，处理数据效率较低；FPGA作为控制器，结合FlexRay控制器以及CAN收发器设计，可实现多个接口，实现多个接口并行工作，处理数据量大、效率高。另外，本实施例中采用2个m-SATA盘。现有技术中多采用板载FLASH贴片存储芯片设计存储，其空间小、读写速率低；而本实用新型中采用模块化的m-SATA设计，接口为标准SATA3.0接口，读写速率较高、存储空间较大，能够最大程度满足多数场合应用需求。
[0051] 进一步地，如图2-3所示，所述数据存储电路51包括miniPCle连接器和第一m-SATA系统盘，第一m-SATA系统盘和miniPCle连接器连接，所述板级高速连接器通过SATA3.0总线与miniPCle连接器连接。其中，第一m-SATA系统盘为128G，用于实现系统BOOT及其他信息数据存储功能。
[0052] 具体地，miniPCle连接器的SATA_RXD+信号输出引脚、SATA_RXD-信号输出引脚、SATA_TXD+信号输出引脚、SATA_TXD-信号输出引脚分别经SATA0_RX+、SATA0_RX-以及SATA0_TX+、SATA0_TX-接口接入所述板级高速连接器10，SATA_RXD+信号输出引脚和SATA0_RX+接口之间连接有耦合电容N1，SATA_RXD-信号输出引脚与SATA0_RX-接口之间连接有耦合电容N2，SATA_TXD-信号输出引脚与SATA0_TX-接口之间连接有耦合电容N3，SATA_TXD+信号输出引脚与SATA0_TX+接口之间连接有耦合电容N4。本实施例中SATA0_RX+、SATA0_RX-以及SATA0_TX+、SATA0_TX-接口用于收发差分信号，N1-N4为AC耦合电容，用于提高高速差分信号抗干扰能力。
[0053] 进一步地，如图2、图4所示，接口模式切换电路52包括多路复用开关521、第一接口522、第二接口523和第三接口524，多路复用开关521的切换接口输入高/低电平，多路复用开关521经第一接口522与所述板级高速连接器10连接，多路复用开关521经第二接口523接USB连接器，多路复用开关521经第三接口524接第二m-SATA系统盘，多路复用开关的电压输入接口接+3.3V电压源。
[0054] 具体地，多路复用开关采用CBTL02043ABQ芯片，CBTL02043ABQ芯片的B0_P引脚、B0_N引脚、B1_P引脚、B1_N引脚经第一接口与板级高速连接器10连接，第一接口包括SATA1_RX+接口、SATA1_RX-接口、SATA1_TX+接口和SATA1_TX-接口。CBTL02043ABQ芯片的C0_P引脚、C0_N引脚、C1_P引脚、C1_N引脚经第二接口与USB连接器连接，第二接口包括SATA3_RX+接口、SATA3_RX-接口、SATA3_TX+接口和SATA3_TX-接口。CBTL02043ABQ芯片的A0_P引脚、A0_N引脚、A1_P引脚、A1_N引脚经第三接口与第二m-SATA系统盘连接，第三接口包括MSATA1_RX+接口、MSATA1_RX-接口、MSATA1_TX+接口和MSATA1_TX-接口。
[0055] 需要说明的是，在SATA_SEL为高电平时，第一接口与第三接口物理相连，第三接口连接1TB大小的第二m-SATA数据硬盘，第一接口通过COM Express板级高速连接器10，因此实现系统数据采集并存储至m-SATA数据硬盘中。在数据需导出至外部情况下，SATA_SEL此时为低电平，第二接口与第三接口物理连接，第二接口连接SATA转USB接口芯片，实现外部通过USB接口完成与第三接口的m-SATA数据硬盘数据读取操作。本方案通过设置接口模式切换电路52，可最大发挥第二m-SATA数据硬盘读写操作。
[0056] 进一步地，如图2所示，所述数据导出电路54包括USB接口电路541和WIFI接口电路542，USB接口电路541包括USB3.0接口电路和USB2.0接口电路；
[0057] 如图5所示，USB3.0接口电路包括依次连接的USB3.0接口、第一ESD保护电路、第一共模电感以及第一AC耦合电容， 第一AC耦合电容经USB3.0总线与所述板级高速连接器10连接；USB2.0接口电路包括依次连接的USB2.0接口、第二ESD保护电路、第二共模电感以及第二AC耦合电容，第二AC耦合电容经USB2.0总线与所述板级高速连接器10连接。
[0058] 具体地，USB3.0接口电路中，包括瞬态（变）抑制二极管IP4284CZ10-TT、共模电感CK2和共模电感CK3，共模电感CK2和CK3用于实现信号滤波，提高信号质量。IP4284CZ10-TT芯片的引脚1和引脚2分别接入共模电感CK2的引脚3和引脚4，IP4284CZ10-TT芯片的引脚4和引脚5分别接入共模电感CK3的引脚4和引脚5。共模电感CK2的引脚1和引脚2分别连接有电容M26和电容M27，共模电感CK3的引脚1和引脚2分别连接有电阻R81和电阻R82。USB3.0_A_TX+、USB3.0_A_TX-、USB3.0_A_RX+、USB3.0_A_RX-为CPU的USB3.0接口，用于收发数据差分信号对，经过COM Express高速连接器与系统载板互联，经过AC耦合电容提高抗干扰。
[0059] 具体地，USB2.0接口电路包括数据线路保护芯片RCLAMP0504S，RCLAMP0504S芯片的引脚1和引脚3分别与共模电感CK1的引脚3和引脚4连接，共模电感CK1的引脚1和引脚2分别接USB0+接口和USB0-接口，USB0+接口和USB0-接口用于收发数据差分信号对。
[0060] 具体地，如图6所示，WIFI接口电路包括WIFI模块，WIFI模块经USB2.0总线与板级高速连接器10连接，WIFI模块的天线接口连接有天线。其中，WIFI模块采用BL-H8811CU2芯片，BL-H8811CU2芯片的RF_0信号输出引脚与电阻R108串联后设有天线接口IPXE，天线接口IPXE连接天线，电阻R108的两端分别经电容N15和电容N16后接地，BL-H8811CU2芯片的USB_DP信号输出引脚和USB_DM信号输出引脚分别经电阻R107和电阻R109后接入板级高速连接器10。USB1_wifi_DP+、USB1_wifi_DP-为USB2.0差分数据信号对，通过COM Express高速板级连接器实现与CPU的通信，实现数据通过WIFI接口电路导出。
[0061] 进一步地，如图2、图7所示，本实施例中的数据收发电路53为千兆以太网收发电路，其采用Intel公司的82574芯片，千兆以太网接口电路采用PCIe3.0接口的以太网控制器设计实现，图7中的引脚20、引脚21和引脚23、引脚24引脚为PCIe3.0收发差分数据信号，通过COM Express板级高速连接器10实现与CPU模块的通信，外部通过MDI总线实现数据收发。
[0062] 进一步地，如图2、图8所示，系统载板上还布置有接口扩展电路55，接口扩展电路55包括通用异步收发芯片，通用异步收发芯片经USB3.0总线与所述板级高速连接器10连接以向所述板级高速连接器10发送差分数据信号。图8中，USB3+、USB3-为USB2.0接口差分数据信号，此信号通过COM Express高速板级连接器实现与核心处理模块通信，该部分电路共扩展出4路UART接口，最大波特率为12Mbps。
[0063] 如图8所示，此部分为USB2.0扩展出4路UART接口，采用芯片为XR21V1414IM48，支持USB2.0全速标准，最大速率为12Mbps，4路UART接口，每一路最大可达到12Mbps的传输速率，能够满足高速传输数据的接口要求，且接口数量由1路USB2.0得到4路UART接口。
[0064] 进一步地，如图2所示，系统载板上还布置有VGA接口电路56，VGA接口电路56包括CH7517A接口芯片，CH7517A接口芯片的经DDI总线与所述板级高速连接器10连接。具体地，如图9所示，CH7517A接口芯片的VGA_RED输出信号引脚、VGA_GREEN输出信号引脚、VGA_BLUE输出信号引脚设置ESD保护器件，提高接口可靠性，该ESD保护器件为RCLAMP0504S芯片。
[0065] 进一步地，如图10所示，总线通信电路20具有FlexRay×4、CAN×4总线采集接口，总线通信电路20实现总线数据采集、传输功能。总线通信电路20包括Xilinx FPGA芯片、CAN总线接口电路和FlexRay接口电路，FPGA芯片一端经通信接口PCIE3.0×1接口与所述板级高速连接器10连接，FPGA芯片另一端分别与CAN总线接口电路和FlexRay接口电路连接。
[0066] 如图11所示，CAN总线接口电路包括电平转换电路、驱动芯片SJA1000和隔离收发器，电平转换电路一端与Xilinx FPGA芯片芯片连接进行双向通信，平转换电路的另一端经驱动芯片SJA1000与隔离收发器一端连接，隔离收发器另一端连接CAN总线。其中，采用Xilinx FPGA作为控制芯片，完成SJA1000控制器驱动、寄存器配置、CAN数据收发逻辑控制以及CAN总线数据通过PCIe3.0×1传输IP核逻辑控制。
[0067] 具体地，电平转换电路采用4245_3芯片，Xilinx FPGA芯片与SJA1000驱动芯片之间通信的信号电平为5V，Xilinx FPGA芯片的IO口信号电平为3.3V，因此在SJA1000驱动芯片和Xilinx FPGA芯片之间设置电平转换电路，将电平由5V转换为3.3V输入至Xilinx FPGA芯片的IO接口。
[0068] 具体地，驱动芯片SJA1000为CAN总线接口电路的控制器部分，用于完成CAN总线物理协议的转换与控制，驱动芯片SJA1000接入+5V电压，驱动芯片SJA1000的CAN1TXD0信号引脚和CAN1RXD0信号引脚分别与隔离收发器连接，即驱动芯片SJA1000的引脚13和引脚19分别与隔离收发器的引脚5和引脚4连接。
[0069] 具体地，隔离收发器采用3052芯片，其作用是隔离减少外部干扰，提高CAN总线的可靠性。其中，CAN1+、CAN1-为CAN信号通道，接口设计ESD保护及120Ω的匹配电阻，提高CAN总线通信稳定性。
[0070] 如图12所示，FlexRay接口电路用于实现FlexRay总线接口功能，采用汽车级MFR4310 FlexRay控制器实现，与收发器进行数字隔离；Xilinx FPGA作为控制芯片，实现FlexRay控制器驱动、寄存器配置、CAN数据收发逻辑控制以及CAN总线数据通过PCIe3.0×1传输IP核逻辑控制。FlexRay接口电路包括FlexRay控制器、数字隔离器和接口收发器，FlexRay控制器一端与Xilinx FPGA芯片连接进行双向通信，FlexRay控制器的另一端经数字隔离器与接口收发器的一端连接，接口收发器的另一端连接有FlexRay总线。
[0071] 具体地，FlexRay控制器采用MFR4310 FlexRay控制器，其为13位地址总线，16位数据总线。数字隔离器采用1402_0芯片，用于完成收发数据的信号隔离，提高接口抗干扰能力。接口收发器采用1083芯片，1083芯片的BP引脚和BM引脚连接有共模电感，以加强信号的滤波处理，1083芯片的TXD引脚、TXEN引脚以及RXD引脚分别与1402_0芯片的VOA引脚、VOB引脚和VIC引脚连接，1402_0芯片的VE1引脚经电阻R288后与MFR4310 FlexRay控制器的DBG2/CLK_S0引脚和DBG3/CLK_S1引脚连接。
[0072] 进一步地，如图13所示，信号采集电路30包括单片机，单片机芯片上布置有振动信号采集电路和激励源产生电路，单片机的一端经UATR接口与所述板级高速连接器10连接，单片机另一端与振动信号采集电路30连接，振动信号采集电路的输入端分别连接有激励源产生电路和振动传感器。其中，信号采集电路30实现基于IEPE振动传感器的振动信号采集，主要包括IEPE传感器恒流源激励、振动信号高通与低通滤波处理、偏置处理等组成，并通过STM32单片机进行数据采集，最后通过高速UART接口传输至核心处理模块。
[0073] 该信号采集电路用于完成振动信号的采集，应该说是对外部振动传感器X1振动产生的信号进行采集。振动传感器X1需要恒定的电流作为激励源进行工作，且为单线制。因此，通过设置激励源产生电路，以产生恒定电流至外部振动传感器X1，此电流大小根据外部使用的振动传感器X1技术指标要求设计电流大小。在振动情况下，振动传感器X1产生振动信号，振动信号采集电路对输入的振动信号进行前级处理，包括隔直流偏置处理、滤波处理、信号幅值调整电路。单片机利用AD采样接口，完成振动信号采集控制以及采集数据通过UART接口传输的控制，
[0074] 采集数据通过UART接口，通过系统载板、高速连接器传输至中央处理器，再存储至数据盘。
[0075] 具体地，如图14所示，激励源产生电路包括基准稳压源芯片、低功耗双运算放大器LM2904D、电压电流转换芯片XTR111和接口保护电路。基准稳压源芯片N1的电压输入引脚5接3.3V电源，基准稳压源芯片N1的电压输出引脚3接入运算放大器LM2904D的正向输入端，运算放大器LM2904D的输出端和反向输入端输出0.6V电压。其中利用LM2904D做跟随处理，减少电压衰减，保证电压精度的稳定，并将其输出的0.6V电压作为XTR111芯片的电压转电流的信号输入，产生恒定0.4mA的恒流源。需要说明的是，此部分电路多采用数字电路产生恒流源，较传统的模拟晶体管设计，具有高可靠性和便于实现等优点。
[0076] XTR111芯片的IS引脚和VG引脚分别接入三极管Q3的发射极和集电极连接，三极管Q3与场效应管Q1的栅极连接，三极管Q3的集电极与场效应管Q1的源极连接，场效应管Q1的漏极与二极管V6的正极连接，二极管V6的正极经电阻R13接入瞬态抑制二极管V8的负极，瞬态抑制二极管V8的正极接地。其中，通过对XTR111芯片的输出接口设计钳位保护V6和稳压保护V8，以保证IEPE传感器及电路不受影响。
[0077] 进一步地，振动信号采集电路30用于实现振动信号采集，其中信号处理部分主要包括隔直流偏置、滤波、幅值调整处理，产生满足STM32单片机AD采样要求的信号电平范围；STM32单片机自带12bit采样，对振动信号进行采样，最后通过UART接口传输采样数据至CPU模块。
[0078] 具体地，如图15所示，振动信号采集电路30包括第一运算放大器、第二运算放大器、第三运算放大器和幅值调节芯片；IEPE振动传感器的输出接入第一运算放大器的正向输入端，第一运算放大器的输出端接入第二运算放大器的正向输入端，第二运算放大器的输出端接第三运算放大器的正向输入端，第三运算放大器的输出端经电阻R34接入幅值调节芯片N9的+INA引脚。其中，第一运算放大器N3B部分完成对振动信号的隔直流偏置处理及信号跟随处理，产生干净稳定的振动信号，进入第二运算放大器N4A完成高通滤波处理，再进入第三运算放大器N6A完成低通滤波处理，最后进入幅值调节芯片N9完成幅值调整。N9部分信号输入、输出根据公式计算：input × 0.3 + 2.5 = output，得到1V 4V的输出信号，~满足STM32单片机0V 5V的AD采样范围。
~
~
[0079] 如图16所示，本实施例还公开了一种车载数据采集装置，其装置内布置有如前所述的车载数据采集电路，该装置包括盒体和盒盖，盒体两侧底部设置有减震支脚，盒体与盒盖镶嵌连接盒体内腔以用于布置所述车载数据采集电路，所述盒盖与盒体结合处放置有导电密封条，盒体一侧壁上凸设有天线防护罩，天线防护罩内布置有天线，盒体另一侧壁上设置有插接件。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 用于确定电池的操作模式的系统和方法 | 2020-05-08 | 365 |
| 使用电容耦合电压互感器中的电阻分压器的高保真度电压测量 | 2020-05-08 | 716 |
| 传感器控制设备和图像形成设备 | 2020-05-08 | 937 |
| 一种兼容两种不同直流供电的驱动电路 | 2020-05-08 | 753 |
| 一种差分并联驱动传输RGBW恒流控制电路 | 2020-05-08 | 734 |
| 用于电子电路的输出滤波器 | 2020-05-11 | 707 |
| 低电压调节器 | 2020-05-08 | 644 |
| 用于确定断连的电池的充电状态的系统和方法 | 2020-05-08 | 840 |
| 数字芯片片内电源波动的检测方法、系统和存储介质 | 2020-05-11 | 307 |
| PH传感器和用于pH传感器的校准方法 | 2020-05-08 | 609 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈