플래쉬 메모리 장치
专利汇可以提供플래쉬 메모리 장치专利检索，专利查询，专利分析的服务。并且PURPOSE: A flash memory device is provided to improve lowering phenomenon of a reading speed due to a loading operation of a word line by applying a voltage of a capacitor to a word line driver and a bit line driver at a read mode. CONSTITUTION: A flash memory device includes a logic portion(31), an oscillator(32), a pumping portion, a high voltage detector(34), a capacitor, a word line decoder, a bit line decoder, a word line driver, and a bit line driver. The logic portion performs a logical operation for an enable signal and an output signal of the high voltage detector. The oscillator is driven according to an output signal of the logic portion. The pumping portion outputs a pumping voltage higher than a supply voltage by performing a pumping operation according to the enable signal and an output signal of the oscillator. The capacitor is used for charging electric charges according to a pumping voltage. The word line decoder and the bit line decoder are used for selecting a word line and a bit line of a predetermined cell of a flash memory cell array by decoding an address signal. The word line driver and the bit line driver are used for performing reading operations by applying a predetermined voltage of the capacitor to the word line and the bit line of a selected cell.，下面是플래쉬 메모리 장치专利的具体信息内容。
플래쉬 메모리 장치{Flash memory device}
본 발명은 플래쉬 메모리 장치에 관한 것으로, 특히 스탠바이 모드, 독출 모드, 그리고 전원 전압이 셋업될 때 발생되는 인에이블 신호에 의해 펌핑 회로가 구동되도록 하고, 그 출력 전압을 이용하여 용량이 큰 캐패시터를 충전시켜 독출 모드에서 캐패시터에 충전된 전하에 따른 전압을 워드라인 드라이버 및 비트라인 드라이버에 인가함으로써 워드라인 로딩에 의한 독출 속도의 저하를 개선할 수 있는 플래쉬 메모리 장치에 관한 것이다.
플래쉬 메모리 장치의 소정 셀을 독출하기 위해서는 셀의 워드라인에 일정 전압 이상이 가해져야 한다. 현재 개발중인 1.8V의 전원 전압에서 동작되는 플래쉬 메모리 장치의 셀을 독출하기 위해서는 4V의 전압이 인가되어야 한다.
도 1은 종래의 플래쉬 메모리 셀 어레이의 소정 셀을 독출하기 위한 부스팅 회로를 이용한 플래쉬 메모리 장치의 블럭도로서, 그 구성을 설명하면 다음과 같다. 어드레스 천이 검출 신호(ATD)에 따라 구동되는 부스팅 회로(11)는 전원 전압보다 높은 부스팅 전압을 출력한다. 워드라인 디코더(12)는 어드레스 신호를 디코딩하여 플래쉬 메모리 셀 어레이(16)의 소정 셀의 워드라인을 선택한다. 워드라인 드라이버(13)는 워드라인 디코더(12)의 디코딩 신호에 따라 선택된 셀의 워드라인에 부스팅 회로(11)로부터의 부스팅 전압을 인가한다. 한편, 비트라인 드라이버(14)는 외부 전압에 따라 플래쉬 메모리 셀 어레이(16)의 소정 비트라인을 구동시킨다. 비트라인 디코더(15)는 어드레스 신호를 디코딩하여 플래쉬 메모리 셀 어레이(16)의 소정 비트라인을 선택한다.
상기와 같이 구성되는 종래의 플래쉬 메모리 장치는 도 2의 동작 파형도에 도시된 바와 같이 어드레스 신호(add)가 천이되면 어드레스 천이 검출 회로가 이를 검출하여 어드레스 천이 검출 신호(ATD)를 출력한다. 이러한 어드레스 천이 검출 신호(ATD)에 의해 부스팅 회로(11)가 구동되어 전원 전압보다 높은 부스팅 전압을 출력한다. 그리고, 이 부스팅 전압이 워드라인 드라이버(13)를 통해 선택된 셀의 워드라인에 공급된다. 이에 따라 워드라인이 활성화된다. 그런데, 부스팅 회로(11)로부터 워드라인까지의 로딩(loading)이 상당히 크기 때문에 부스팅 회로(11)의 펌핑 캐패시터의 크기가 상당히 커야 하므로 원하는 전압으로 부스팅하는데 상당한 시간이 소모된다. 따라서, 어드레스 천이 검출 신호(ATD)가 출력되고 상당한 지연 시간 후 워드라인이 활성화되기 때문에 독출 속도가 느려지게 된다.
본 발명의 목적은 시간 지연없이 워드라인을 활성화시킬 수 있어 독출 속도를 향상시킬 수 있는 플래쉬 메모리 장치를 제공하는데 있다.
본 발명의 다른 목적은 독출 모드에서 워드라인을 부스팅하지 않고 스탠바이 모드와 독출 모드에서 발생시킨 펌핑 전압에 따른 전하를 캐패시터에 충전하고, 이 전위에 따른 전압을 이용하여 독출 속도를 향상시킬 수 있는 플래쉬 메모리 장치를 제공하는데 있다.
도 1은 종래의 플래쉬 메모리 셀을 독출하기 위한 부스팅 회로를 이용한 플래쉬 메모리 장치의 블럭도.
도 2는 종래의 플래쉬 메모리 장치의 독출 동작에 따른 출력 파형도.
도 3은 본 발명에 따른 플래쉬 메모리 셀을 독출하기 위한 플래쉬 메모리 장치의 블럭도.
도 4는 본 발명에 따른 플래쉬 메모리 장치의 독출 동작에 따른 출력 파형도.
도 5는 본 발명에 플래쉬 메모리 셀을 독출하기 위한 플래쉬 메모리 장치에 사용되는 펌핑 회로도.
도 6은 본 발명에 따른 펌핑 회로에 사용되는 고전압 검출기의 회로도.
<도면의 주요 부분에 대한 부호의 설명>
21 : 펌핑 회로22 : 워드라인 디코더
23 : 워드라인 드라이버24 : 비트라인 드라이버
25 : 비트라인 디코더26 : 플래쉬 메모리 셀 어레이
31 : NAND 게이트32 : 오실레이터
33 : 포지티브 차지 펌프 회로34 : 고전압 검출기
Crev : 캐패시터
본 발명에 따른 플래쉬 메모리 장치는 인에이블 신호와 고전압 검출기의 출력 신호를 논리 조합하기 위한 논리 수단과, 상기 논리 수단의 출력 신호에 따라 구동되는 오실레이터와, 상기 인에이블 신호 및 상기 오실레이터의 출력 신호에 따라 펌핑 동작을 실시하여 전원 전압보다 높은 펌핑 전압을 출력하기 위한 펌핑 수단과, 상기 펌핑 수단의 상기 펌핑 전압을 레벨을 검출하기 위한 고전압 검출기와, 상기 펌핑 전압에 따른 전하를 충전하기 위한 캐패시터와, 어드레스 신호를 디코딩하여 그에 따른 플래쉬 메모리 셀 어레이의 소정 셀의 워드라인 및 비트라인을 선택하기 위한 워드라인 디코더 및 비트라인 디코더와, 상기 플래쉬 메모리 셀 어레이의 선택된 셀의 워드라인 및 비트라인에 상기 캐패시터에 충전된 전하에 따른 소정 전압을 인가하여 � �출 동작을 실시하도록 하기 위한 워드라인 드라이버 및 비트라인 드라이버를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 3은 본 발명에 따른 플래쉬 메모리 셀을 독출하기 위한 플래쉬 메모리 장치의 블럭도로서, 그 구성을 설명하면 다음과 같다.
스탠바이 모드, 독출 모드, 그리고 전원 전압(Vcc)이 셋업되면 발생되는 인에이블 신호(ENABLE)에 따라 펌핑 회로(21)는 소정의 전압을 출력한다. 캐패시터(Crev)는 독출 모드와 스탠바이 모드에서 펌핑 회로(21)의 펌핑 전압(POUT)에 따른 전하를 충전하여 그 전위를 유지하는 것으로, 약 500㎊ 이상의 충분히 큰 저장 능력을 갖도록 한다. 따라서, 펌핑 회로(21)는 캐패시터(Crev)의 누설 정도에 따른 전하만 주기적으로 충전하면 되기 때문에 사이즈가 크지 않아도 된다. 워드라인 디코더(22)는 어드레스 신호를 디코딩하여 플래쉬 메모리 셀 어레이(26)의 소정 셀의 워드라인을 선택한다. 워드라인 드라이버(23)는 워드라인 디코더(22)의 디코딩 신호에 따라 캐패시터(Crev)에 의해 유지되는 펌핑 전압(POUT)을 선택된 셀의 워드라인에 인가한다. 한편, 비트라인 드라이버(24) 또한 캐패시터 (Crev)에 의해 유지되는 펌핑 전압(POUT)에 따라 플래쉬 메모리 셀 어레이(26)의 소정 비트라인을 구동시킨다. 비트라인 디코더(25)는 어드레스 신호를 디코딩하여 플래쉬 메모리 셀 어레이(26)의 소정 비트라인을 선택한다.
상기와 같이 구성되는 본 발명에 따른 플래쉬 메모리 장치는 도 4의 동작 파형도에 도시된 바와 같이 스탠바이 모드 및 독출 모드에서 펌핑 회로(21)가 구동되어 캐패시터(Crev)에 전하를 충전하여 펌핑 전압(POUT)을 유지한 상태에서 어드레스 신호(add)가 천이되면 어드레스 천이 검출 회로가 이를 검출하여 어드레스 천이 검출 신호(ATD)를 출력한다. 어드레스 천이에 따라 워드라인 디코더(22)가 이 어드레스를 디코딩하여 독출할 셀을 선택하면 워드라인 드라이버(23)는 이를 이용하여 캐패시터(Crev)에 의해 유지되는 펌핑 전압(POUT)을 선택된 셀의 워드라인에 공급하게 된다. 이때, 비트라인 드라이버(24)도 캐패시터(Crev)에 의해 유지되는 펌핑 전압(POUT)에 따라 구동되고, 이에 따라 비트라인 디코더(25)에 의해 선택된 비트라인에 펌핑 전압(POUT)을 인가하게 된다. 이러한 동작에 의해 어드레스 천이 검출 신호(ATD)가 천이한 후 워드라인이 활성화되는데 소요되는 시간을 줄일 수 있고, 이에 따라 독출 속도를 향상시킬 수 있다.
도 5는 본 발명에 따른 펌핑 회로도로서, 그 구성을 설명하면 다음과 같다.
NAND 게이트(31)는 스탠바이 모드, 독출 모드, 그리고 전원 전압(Vcc)이 셋업될 때 발생하는 인에이블 신호(ENABLE)와 고전압 검출기(34)의 출력 신호(DETOUTb)를 입력하고 논리 조합한다. NAND 게이트(31)의 출력 신호는 인버터(I31)를 통해 반전되어 오실레이터(32)와 포지티브 차지 펌프 회로(33)을 구동시킨다. 포지티브 차지 펌프 회로(33)는 인버터(I31)의 출력 신호와 오실레이터 (32)의 출력 신호에 따라 펌핑 동작을 실시하여 전원 전압(Vcc)보다 높은 펌핑 전압(POUT)을 출력한다. 펌핑 전압(POUT)에 의한 전하가 캐패시터(Crev)에 충전된다. 고전압 검출기(34)는 포지티브 차지 펌프 회로(33)의 펌핑 전압(POUT)를 검출하여 그에 따른 신호(DETOUTb)를 출력하고, 이 신호는 NAND 게이트(31)에 입력된다. 따라서, 펌핑 전압(POUT)는 일정한 전위를 유지하게 되고, 이에 따른 전하가 캐패시터(Crev)에 충전되어 일정 전위를 유지하는 펌핑 전압(POUT)을 유지하게 된다.
상기와 같이 구성되는 본 발명에 따른 펌핑 회로의 구동 방법을 설명하면 다음과 같다.
스탠바이 모드, 독출 모드, 그리고 전원 전압(Vcc)이 셋업될 때 발생되는 인에이블 신호(ENABLE)와 초기 하이 상태를 유지하는 고전압 검출기(34)의 출력 신호(DETOUTb)가 NAND 게이트(31)에 입력되어 로우 상태의 신호를 출력한다. 로우 상태로 출력되는 NAND 게이트(31)의 출력 신호는 인버터(I31)를 통해 하이 상태로 반전되어 오실레이터(32)와 포지티브 차지 펌프 회로(33)를 구동시킨다. 포지티브 차지 펌프 회로(33)는 인버터(I31)의 출력 신호와 오실레이터(32)의 출력 신호에 따라 펌핑 동작을 실시하여 전원 전압(Vcc)보다 높은 펌핑 전압(POUT)을 출력한다. 펌핑 전압(POUT)은 그에 따른 전하가 캐패시터(Crev)에 충전되는 동시에 고전압 검출기(34)에 입력된다. 고전압 검출기(34)는 포지티브 차지 펌프 회로(33)의 펌핑 전압(POUT)을 입력하는데, 펌핑 전압(POUT)이 설정된 전압 이하이면 하이 상태의 출력 신호(DETOUT)를 출력하고, 설정된 전압 이상이면 로우 상태의 출력 신호(DETOUT)를 출력한다. 펌핑 전압(POUT)이 고전압 검출기(34)의 설정된 전압보다 클 경우 로우 상태의 출력 신호(DETOUTb)가 출력되고, 이 신호가 하이 상태의 인에이블 신호(ENABLE)와 함께 NAND 게이트(31)에 의해 논리 조합되어 하이 상태의 신호가 출력된다. 하이 상태의 NAND 게이트(31)의 출력 신호는 인버터(I31)에 의해로우 상태로 출력되어 오실레이터(32) 및 포지티브 차지 펌프 회로(33)에 입력되어 이들의 동작을 중지시킨다. 따라서, 캐패시터(Crev)는 일정 전위를 유지하게 된다.
도 6은 본 발명에 따른 펌핑 회로에 사용되는 고전압 검출 회로도로서, 그 구성을 설명하면 다음과 같다.
전원 단자(Vcc)와 제 1 노드(Q41) 사이에 전원 전압(Vcc)에 따라 구동되며, 제 1 PMOS 트랜지스터(P41)의 웰 바이어스를 공급하기 위한 제 1 NMOS 트랜지스터 (N41)가 접속된다. 펌핑 전압(POUT) 출력 단자와 제 1 노드(Q41) 사이에 펌핑 전압(POUT)에 의해 구동되는 제 2 NMOS 트랜지스터(N42)가 접속된다. 제 1 노드(Q41)와 제 2 노드(Q42) 사이에 전원 전압(Vcc)에 의해 구동되며, 제 1 NMOS 트랜지스터(N41)에 의한 바이어스가 웰에 인가되는 제 1 PMOS 트랜지스터(P41)가 접속된다. 제 2 노드(Q42)와 접지 단자(Vss) 사이에 전원 전압(Vcc)에 의해 구동되는 제 3 내지 제 6 NMOS 트랜지스터(N43 내지 N46)가 직렬 접속된다. 제 2 노드(Q42)의 전위는 인버터(I41)에 의해 반전되어 고전압 검출기의 출력 신호(DETOUTb)로서 출력된다.
상기와 같이 구성되는 본 발명에 따른 펌핑 회로에 사용되는 고전압 검출기의 구동 방법을 설명하면 다음과 같다.
제 1 내지 제 6 NMOS 트랜지스터(N41 내지 N46)의 문턱 전압과 제 1 PMOS 트랜지스터(P41)의 문턱 전압이 모두 1V라고 가정하면 전원 전압(Vcc)이 인가되면 제1 NMOS 트랜지스터(N41)가 턴온된다. 이 상태에서 펌핑 전압(POUT)이 제 2 NMOS 트랜지스터(N42)를 통해 공급되는데, 제 2 NMOS 트랜지스터(N42)를 통해 공급된 전압이 인가되는 전원 전압(Vcc)보다 높을 경우 제 1 PMOS 트랜지스터(P41)가 턴온되어 이를 통해 제 2 노드(Q42)로 펌핑 전압(POUT)이 공급된다. 제 2 노드(Q42)로 공급된 펌핑 전압(POUT)이 제 3 내지 제 6 NMOS 트랜지스터(N43 내지 N46)의 문턱 전압의 합, 즉 4V 보다 작으면 제 2 노드(Q42)는 로우 상태를 유지하게 되고, 크면 제 2 노드(Q42)는 하이 상태를 유지하게 된다. 로우 상태를 유지하는 제 2 노드(Q42)의 전위는 인버터(I41)를 통해 하이 상태로 반전되고, 이 신호에 의해 오실레이터 및 포지티브 차지 펌프 회로가 구동된다. 그러나, 하이 상태를 유지하는 제 2 노드(Q42)의 전위는 인버터(I41)를 통해 로우 상태로 반전되고, 이 신호에 의해 오실레이터 및 포지티브 차지 펌프 회로의 동작이 중지된다.
상술한 바와 같이 본 발명에 의하면 스탠바이 모드, 독출 모드, 그리고 전원 전압이 셋업될 때 발생되는 인에이블 신호에 의해 펌핑 회로가 구동되도록 하고, 그 출력 전압을 이용하여 용량이 큰 캐패시터를 충전시켜 독출 모드에서 캐패시터에 충전된 전하에 따른 전압을 워드라인 드라이버 및 비트라인 드라이버에 인가함으로써 워드라인 로딩에 의한 독출 속도의 저하를 상당히 개선할 수 있으며, 큰 면적을 차지하는 부스팅 펌프 회로가 필요없으므로 면적을 상당히 줄일 수 있다.
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 用于存储器装置的动态电力控制系统和存储器装置 | 2020-05-08 | 322 |
| PLL电路 | 2020-05-08 | 142 |
| 高边NMOS驱动电路 | 2020-05-08 | 535 |
| 锁相环及其压控振荡器的校准方法 | 2020-05-08 | 420 |
| 肽段同位素稀释质谱法定量重组肌钙蛋白I含量的方法 | 2020-05-08 | 672 |
| 负载驱动电路 | 2020-05-08 | 169 |
| 通过TFF进行多层涂覆芯的自动化逐层构造 | 2020-05-08 | 690 |
| 一种适应不同输入电压的四管脚负载开关 | 2020-05-11 | 781 |
| 一种温湿调控细颗粒物高效脱除的装置及方法 | 2020-05-08 | 869 |
| 应用于锁相环系统的锁相加速电路及锁相环系统 | 2020-05-08 | 777 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
