技术领域
[0001] 本
发明涉及
电路设计领域，特别涉及一种两级
运算放大器。
背景技术
[0002] 运算放大器是许多模拟系统和混合
信号系统中的一个重要部分，高的直流增益无疑是运算放大器重要的设计指标。由于运算放大器一般用来实现一个反馈系统，其开环直流增益的大小决定了使用运算放大器的反馈系统的
精度。
[0003] 目前，基于折叠式共源共栅结构的两级运算放大器，其可以提供较高的增益的同时，还可以提供较大的
输出电压摆幅。具体地，第一级放大器用于实现高增益和提供适当摆幅，第二级放大器用来增大输出摆幅。然而，现有的两级运算放大器随虽能提供高增益，但是其自身噪声(闪烁噪声和热噪声)较大，使得放大器的整体性能提升受到限制。
[0004] 由上述内容可见，提供一种高增益、低噪声的两级运算放大器，是本领域中亟需解决的技术问题。
发明内容
[0005] 本发明提供一种两级运算放大器，旨在至少解决
现有技术中存在技术问题之一。
[0006] 为实现上述目的，本发明提供了一种两级运算放大器，包括：偏置电压生成单元、第一级运算放大单元和第二级运算放大单元；
[0007] 所述偏置电压生成单元,与所述第一级运算放大单元和所述第二级运算放大单元均连接，用于向所述第一级运算放大单元和所述第二级运算放大单元提供对应的偏置电压；
[0008] 所述第一级运算放大单元，与所述第二级运算放大单元连接，用于提供大增益，包括：折叠式共源共栅放大电路和交叉耦合负载，所述交叉耦合负载与所述折叠式共源共栅放大电路中的负载差分对连接，所述交叉耦合负载包括两个晶体管，所述交叉耦合负载中的两个晶体管分别与对应的所述负载差分对中的两个晶体管一一对应，且构成两个
电流镜结构，两个所述
电流镜结构交叉耦合；
[0009] 第二级运算放大单元，用于增大所述第一级运算放大单元所
输出信号的输出摆幅。
[0010] 可选地，所述折叠式共源共栅放大电路包括：
[0011] 第一晶体管，其栅极与所述的偏置电压生成单元的第四偏置电压输出端连接，源极与第一电源端连接；
[0012] 第二晶体管，其栅极与第一信号输入端连接，源极与所述第一晶体管的漏极连接；
[0013] 第三晶体管，其栅极与第二信号输入端连接，源极与所述第一晶体管的漏极连接；
[0014] 第四晶体管，其栅极与所述第四偏置电压输出端连接，源极与第二电源端连接，漏极与所述第二晶体管的漏极连接；
[0015] 第五晶体管，其栅极与所述第四偏置电压输出端连接，源极与所述第二电源端连接，漏极与所述第三晶体管的漏极连接；
[0016] 第六晶体管，其栅极与所述偏置电压生成单元的第三偏置电压输出端连接，源极与所述第四晶体管的漏极连接；
[0017] 第七晶体管，其栅极与所述第三偏置电压输出端连接，源极与所述第五晶体管的漏极连接，漏极与所述第二级运算放大单元连接；
[0018] 第八晶体管，其栅极与所述偏置电压生成单元的第二偏置电压输出端连接，漏极与所述第六晶体管的漏极连接；
[0019] 第九晶体管，其栅极与所述第二偏置电压输出端连接，漏极与所述第七晶体管的漏极连接；
[0020] 第十晶体管，其栅极与所述第八晶体管的源极连接，漏极与所述第八晶体管的源极连接，源极与所述第一电源端连接；
[0021] 第十一晶体管，其栅极与所述第九晶体管的源极连接，漏极与所述第九晶体管的源极连接，源极所述第一电源端连接；
[0022] 所述第十晶体管和第十一晶体管构成所述负载差分对。
[0023] 可选地，所述交叉耦合负载包括：
[0024] 第十二晶体管，其栅极与所述第八晶体管的源极连接，漏极与所述第九晶体管的源极连接，源极与所述第一电源端连接；
[0025] 第十三晶体管，其栅极与所述第九晶体管的源极连接，漏极与所述第八晶体管的源极连接，源极与所述第一电源端连接；
[0026] 所述第十二晶体管与所述第十晶体管构成电流镜结构，所述第十三晶体管与所述第十一晶体管构成电流镜结构。
[0027] 可选地，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第八晶体管、所述第九晶体管、所述第十晶体管、所述第十一晶体管、所述第十二晶体管和所述第十三晶体管均为N型mos管；
[0028] 所述第四晶体管、所述第五晶体管、所述第六晶体管和所述第七晶体管均为P型mos管。
[0029] 可选地，所述第一晶体管的
沟道的宽度为1um，长度为600nm；
[0030] 所述第二晶体管和所述第三晶体管的沟道的宽度均为1.2um，长度均为600nm；
[0031] 所述第四晶体管和所述第五晶体管的沟道的宽度均为1um，长度均为5um；
[0032] 所述第六晶体管和所述第七晶体管的沟道的宽度均为1um，长度均为2.5um；
[0033] 所述第八晶体管和所述第九晶体管的沟道的宽度均为1um，长度均为8um；
[0034] 所述第十晶体管和所述第十一晶体管的沟道的宽度均为600nm，长度均为600nm；
[0035] 所述第十二晶体管和所述第十三晶体管的沟道的宽度均为600nm，长度均为600nm。
[0036] 可选地，所述偏置电压生成单元包括：
[0037] 第十四晶体管，其栅极与第一偏置电流输入端和第二偏置电压输出端连接，漏极与所述第一偏置电流输入端连接；
[0038] 第十五晶体管，其栅极与所述第二偏置电压输出端连接，漏极与所述第二偏置电流输入端连接；
[0039] 第十六晶体管，其栅极与所述第二偏置电压输出端连接，漏极与所述第十四晶体管的源极连接，源极与第一电源端连接；
[0040] 第十七晶体管，其栅极与所述第十五晶体管的源极和第三偏置电压输出端连接，源极与所述第一电源端连接；
[0041] 第十八晶体管，其栅极与第一偏置电压输出端连接，源极与第二电源端连接；
[0042] 第十九晶体管，其栅极与第四偏置电压输出端连接，源极与所述第二电源端连接，漏极与所述第四偏置电压输出端连接；
[0043] 第二十晶体管，其栅极与所述第一偏置电压输出端连接，源极与所述第十八晶体管的漏极连接，漏极与所述第一偏置电压输出端连接；
[0044] 第二十一晶体管，其栅极与所述第一偏置电压输出端连接，源极与所述第十九晶体管的漏极连接；
[0045] 第二十二晶体管，其栅极与所述第二偏置电压输出端连接，漏极与所述第二十晶体管的漏极连接；
[0046] 第二十三晶体管，其栅极与所述第二偏置电压输出端连接，漏极与所述第二十一晶体管漏极连接；
[0047] 第二十四晶体管，其栅极与所述第三偏置电压输出端连接，漏极与所述第二十二晶体管的源极连接，源极与所述第一电源端连接；
[0048] 第二十五晶体管，其栅极与所述第三偏置电压输出端连接，漏极与所述第二十三晶体管的源极连接，源极与所述第一电源端连接。
[0049] 可选地，所述第十四晶体管、所述第十五晶体管、所述第十六晶体管、所述第十七晶体管、所述第二十二晶体管、所述第二十三晶体管、所述第二十四晶体管和所述第二十五晶体管均为N型mos管；
[0050] 所述第十八晶体管、所述第十九晶体管、所述第二十晶体管和所述第二十一晶体管均为P型mos管。
[0051] 可选地，所述第十四晶体管的沟道的宽度为910nm，长度为10um；
[0052] 所述第十五晶体管的沟道的宽度为1um，长度为7.5um；
[0053] 所述第十六晶体管和所述第十七晶体管的沟道的宽度均为600nm，长度均为10um；
[0054] 所述第十八晶体管的沟道的宽度为750nm，长度为10um；
[0055] 所述第十九晶体管的沟道的宽度为600nm，长度为10um；
[0056] 所述第二十晶体管的沟道的宽度为1.65um，长度为10um；
[0057] 所述第二十一晶体管的沟道的宽度为10um，长度为500nm；
[0058] 所述第二十二晶体管的沟道的宽度为3.2um，长度为1um；
[0059] 所述第二十三晶体管的沟道的宽度为1um，长度为10um；
[0060] 所述第二十四晶体管的沟道的宽度为5um，长度为4um；
[0061] 所述第二十五晶体管的沟道的宽度为600nm，长度为10um。
[0062] 可选地，第二级运算放大单元包括：
[0063] 第二十六晶体管，其栅极与所述第一级运算放大单元连接，源极与第二电源端连接，漏极与信号输出端；
[0064] 第二十七晶体管，其栅极与所述偏置电压生成单元的第一偏置电压输出端连接，漏极与所述信号输出端连接，源极与所述第一电源端连接。
[0065] 可选地，所述第二十六晶体管为P型mos管，所述第二十七晶体管为N型mos管。
[0066] 可选地，所述第二十六晶体管的沟道的宽度为9um，长度为1um；
[0067] 所述第二十七晶体管的沟道的宽度为8um，长度为800nm。
[0068] 可选地，还包括：密勒补偿单元，所述密勒补偿单元包括：
电阻和电容；
[0069] 所述电容的第一端与所述第一级运算放大单元的输出端连接，所述电容的第二端与所述电阻的第一端连接；
[0070] 所述电阻的第二端与所述两级运算放大器的信号输出端连接。
[0071] 本发明具有以下有益效果：
[0072] 本发明提供了一种两级运算放大器，通过在折叠式共源共栅放大电路中的负载差分对上增加交叉耦合负载，以实现采取正反馈负电导增益增强技术来增加两级运算放大器的增益；与此同时，通过对折叠式共源共栅放大电路中的mos管的参数进行合理设置，以降低两级运算放大器的噪声，从而使得高增益与低噪声性能同时满足；此外，通过对电路进行密勒补偿，可有效保证电路的
稳定性。
附图说明
[0073] 图1为本发明
实施例提供的一种两级运算放大器的结构示意图；
[0074] 图2为现有技术中的两级运算放大器的噪声特性曲线的示意图；
[0075] 图3为现有技术中的两级运算放大器的交流响应曲线的示意图；
[0076] 图4为本发明实施例提供的两级运算放大器的噪声特性曲线的示意图；
[0077] 图5为本发明实施例提供的两级运算放大器的交流响应曲线的示意图。
具体实施方式
[0078] 为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的一种两级运算放大器进行详细描述。
[0079] 图1为本发明实施例提供的一种两级运算放大器的结构示意图，如图1所示，该两级运算放大器包括：偏置电压生成单元1、第一级运算放大单元和第二级运算放大单元。
[0080] 其中，偏置电压生成单元1与第一级运算放大单元2和第二级运算放大单元4均连接，用于向第一级运算放大单元2和第二级运算放大单元4提供对应的偏置电压。
[0081] 第一级运算放大单元2与第二级运算放大单元4连接，用于提供大增益，包括：折叠式共源共栅放大电路和交叉耦合负载3，交叉耦合负载3与折叠式共源共栅放大电路中的负载差分对连接，交叉耦合负载3包括两个晶体管，交叉耦合负载3中的两个晶体管分别与对应的负载差分对中的两个晶体管构成两个电流镜结构，且两个电流镜结构交叉耦合。
[0082] 第二级运算放大单元4用于增大第一级运算放大单元1所输出信号的输出摆幅。
[0083] 在本发明中，通过在折叠式共源共栅放大电路中的负载差分对上增加交叉耦合负载3(又称为-gm补偿)，以构成两个交叉耦合的电流镜结构，此时两个电流镜结构(共四个晶体管)的等效输出阻抗等于两个电流镜结构的跨导之差的倒数。本实施例中，优选地，可将交叉耦合负载3中的两个晶体管的性能参数(例如，沟道的宽长比)设置的与负载差分对中的两个晶体管完全相同，此时可构成两个完全相同的电流镜结构，两个电流镜结构的跨导之差等于0(在实际应用中，两个电流镜结构的跨导之差趋近于0)，两个电流镜结构的等效输出阻抗可以无限大，此时第一级运算放大单元的总输出阻抗相应变大，第一级运算放大单元的增益相应提升，即本实施例提供的两级运算放大器可以实现高增益。
[0084] 作为本实施例中一种具体方案，可选地，折叠式共源共栅放大电路包括：
[0085] 第一晶体管M1，其栅极与的偏置电压生成单元1的第四偏置电压输出端Vbias4连接，源极与第一电源端6连接。
[0086] 第二晶体管M2，其栅极与第一信号输入端Vin1连接，源极与第一晶体管M1的漏极连接。
[0087] 第三晶体管M3，其栅极与第二信号输入端Vin2连接，源极与第一晶体管M1的漏极连接。
[0088] 第四晶体管M4，其栅极与第四偏置电压输出端Vbias4连接，源极与第二电源端7连接，漏极与第二晶体管M2的源极连接。
[0089] 第五晶体管M5，其栅极与第四偏置电压输出端Vbias4连接，源极与第二电源端7连接，漏极与第三晶体管M3的源极连接。
[0090] 第六晶体管M6，其栅极与偏置电压生成单元1的第三偏置电压输出端Vbias3连接，源极第四晶体管M4的漏极连接。
[0091] 第七晶体管M7，其栅极与第三偏置电压输出端Vbias3连接，源极与第五晶体管M5的漏极连接，漏极与第二级运算放大单元4连接。
[0092] 第八晶体管M8，其栅极与偏置电压生成单元1的第二偏置电压输出端Vbias2连接，漏极与第六晶体管M6的漏极连接。
[0093] 第九晶体管M9，其栅极与第二偏置电压输出端Vbias2连接，漏极与第七晶体管M7的漏极连接。
[0094] 第十晶体管M10，其栅极与第八晶体管M8的源极连接，漏极与第八晶体管M8的源极连接，源极与第一电源端6连接。
[0095] 第十一晶体管M11，其栅极与第九晶体管M9的漏极连接，漏极与第九晶体管M9的源极连接，源极第一电源端6连接。
[0096] 其中，第十晶体管M10和第十二晶体管M11构成负载差分对。
[0097] 可选地，交叉耦合负载3包括：
[0098] 第十二晶体管M12，其栅极与第八晶体管M8的源极连接，漏极与第九晶体管M9的源极连接，源极与第一电源端6连接；
[0099] 第十三晶体管M13，其栅极与第九晶体管M9的源极连接，漏极与第八晶体管M8的源极连接，源极与第一电源端6连接；
[0100] 第十二晶体管M12与第十晶体管M10构成电流镜结构，第十三晶体管M13与第十一晶体管M11构成电流镜结构。
[0101] 其中，第二晶体管M2与第三晶体管M3相同，第四晶体管M4与第五晶体管M5相同，第六晶体管M6与第七晶体管M7相同，第八晶体管M8与第九晶体管M9相同，第十晶体管M10与第十一晶体管M11相同，第十二晶体管M12与第十三晶体管M13相同。
[0102] 此时，第一级运算放大单元2的总电阻Rout：
[0103] Rout＝[(gm6+gmb6)*ro6*(ro4||ro2)]||[(gm8+gmb8)*ro8*ro(10,11,12,13)]…(1)[0104] 其中，gm6和gmb6分别表示第六晶体管M6的跨导和考虑体效应时的衬底跨导(其值一般较小)，gm8和gmb8分别表示第八晶体管M8的跨导和考虑体效应时的衬底跨导(其值一般较小)，ro2、ro4、ro6和ro8分别表示第二晶体管M2、第四晶体管M4、第六晶体管M6、第八晶体管M8的输出阻抗，ro(10，11，12，13)表示第十晶体管M10、第十一晶体管M11、第十二晶体管M12、第十三晶体管M13共四个晶体管的等效输出阻抗。
[0105] 第一级运算放大单元2的增益|A1|：
[0106]
[0107] 其中，gm2表示第二晶体管M2的跨导。
[0108] 基于上式(1)和(2)，当第十晶体管M10、第十一晶体管M11、第十二晶体管M12、第十三晶体管M13共四个晶体管的等效输出阻抗增大时，第一级运算放大单元的增益也可相应增大。
[0109] 在本实施例中，可选地，偏置电压生成单元1包括：
[0110] 第十四晶体管M14，其栅极与第一偏置电流输入端Ibias1和第二偏置电压输出端Vbias2连接，漏极与第一偏置电流输入端Ibias1连接。
[0111] 第十五晶体管M15，其栅极与第二偏置电压输出端Vbias2连接，漏极与第二偏置电流输入端Ibias2连接。
[0112] 第十六晶体管M16，其栅极与第二偏置电压输出端Vbias2连接，漏极与第十四晶体管M14的源极连接，源极与第一电源端6连接。
[0113] 第十七晶体管M17，其栅极与第十五晶体管M15的源极和第三偏置电压输出端Vbias3连接，源极与第一电源端6连接。
[0114] 第十八晶体管M18，其栅极与第一偏置电压输出端Vbias1连接，源极与第二电源端7连接。
[0115] 第十九晶体管M19，其栅极与第四偏置电压输出端Vbias4连接，源极与第二电源端7连接，漏极与第四偏置电压输出端Vbias4连接。
[0116] 第二十晶体管M20，其栅极与第一偏置电压输出端Vbias1连接，源极与第十八晶体管M18的漏极连接，漏极与第一偏置电压输出端Vbias1连接。
[0117] 第二十一晶体管M21，其栅极与第一偏置电压输出端Vbias1连接，源极与第十九晶体管M19的漏极连接。
[0118] 第二十二晶体管M22，其栅极与第二偏置电压输出端Vbias2连接，漏极与第二十晶体管M20的漏极连接。
[0119] 第二十三晶体管M23，其栅极与第二偏置电压输出端Vbias2连接，漏极与第二十一晶体管M21漏极连接。
[0120] 第二十四晶体管M24，其栅极与第三偏置电压输出端Vbias3连接，漏极与第二十二晶体管M22的源极连接，源极与第一电源端6连接。
[0121] 第二十五晶体管M25，其栅极与第三偏置电压输出端Vbias3连接，漏极与第二十三晶体管M23的源极连接，源极与第一电源端6连接。
[0122] 第二级运算放大单元4包括：
[0123] 第二十六晶体管M26，其栅极与第一级运算放大单元2连接，源极与第二电源端7连接，漏极与信号输出端Out。
[0124] 第二十七晶体管M27，其栅极与偏置电压生成单元1的第一偏置电压输出端Vbias1连接，漏极与信号输出端Out连接，源极与第一电源端6连接。
[0125] 与第一级的折叠式共源共栅结构相比，第二级运算放大单元2的噪声可忽略不计。在
频率相对较低时，第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第十晶体管M10、第十一晶体管M11、第十二晶体管M12和第十三晶体管M13作为主要的噪声源。此时该两级运算放大器的闪烁噪声Vflicker和热噪声Vthermal分别为：
[0126]
[0127]
[0128] 其中，Km2和Km4分别表示第二晶体管M2和第四晶体管M4的闪烁噪声系数，(WL)2和(WL)4分别表示第二晶体管M2和第四晶体管M4的沟道面积(沟道长度和宽度的乘积)，Cox表示单位面积的栅
氧化层电容，f为待处理信号的频率，γ为常数(对长沟道晶体管而言，γ的值一般为2/3，在亚微米MOSFET中，γ取值会更大，另外γ的大小在某种程度上也会随着漏源电压的变化而发生改变)，k为玻尔兹曼常数，T为绝对
温度。
[0129] 基于上式(3)和(4)，通过增大第二晶体管M2(第三晶体管M3)的跨导和/或降低第四晶体管M4(第五晶体管M5)的跨导，可使得闪烁噪声Vflicker和热噪声Vthermal均降低。
[0130] 由于，第二晶体管M2的跨导gm2为：
[0131]
[0132] 第四晶体管M4的跨导gm4为：
[0133]
[0134] 其中，μm2和μm4分别为第二晶体管M2和第四晶体管M4的载流子迁移率，(W/L)2和(W/L)4分别为第二晶体管M2和第四晶体管M4的沟道的宽长比，ID2和ID4分别为分配给第二晶体管M2和第四晶体管M4的
漏电流。
[0135] 基于上式(5)和(6)，考虑到N型mos管中的载流子迁移率比P型mos管中的载流子迁移率大，本实施例中第二晶体管M2(第三晶体管M3)优选为N型mos管，从而可有效提升第二晶体管M2的跨导；第四晶体管M4(第五晶体管M5)优选为P型mos管，从而可有效降低第四晶体管M4的跨导。与此同时，参见上式(3)，由于N型mos管的闪烁噪声系数小于P型mos管的闪烁噪声系数，因而当第二晶体管M2为N型mos管时更有利于减小闪烁噪声Vflicker。
[0136] 此外，基于上式(3)可见，提升第二晶体管M2和第四晶体管M4的沟道面积也有利于减小闪烁噪声Vflicker。与此同时，基于上式(5)和(6)可见，在提升第二晶体管M2和第四晶体管M4的沟道面积的同时，还需要使得第二晶体管M2的沟道的宽长比尽量大(提高第二晶体管M2的跨导)，而第四晶体管M4的沟道的宽长比尽量小(降低第四晶体管M4的跨导)。因此，在保证沟道面积一定的前提下，应使得第二晶体管M2的沟道的宽度尽量较大，且使得第四晶体管M4的沟道的长度尽量较大。
[0137] 基于上述考虑，本实施例中优选地，第二晶体管M2和第三晶体管M3的沟道的宽度均为1.2um，长度均为600nm；第四晶体管M4和第五晶体管M5的沟道的宽度均为1um，长度均为5um。此时，可在保证两级运算放大器实现了高增益的同时，也实现了低噪声。
[0138] 可选地，第一晶体管M1的沟道的宽度为1um，长度为600nm，此时第一晶体管M1的具备较大的沟道面积和较大的宽长比，从而使得流向第二晶体管M2的漏电流尽可
能量的大，从而能有效提升第二晶体管M2的跨导，进而有利于减小噪声。
[0139] 本实施例中，进一步可选地，第一晶体管M1、第八晶体管M8、第九晶体管M9、第十晶体管M10、第十一晶体管M11、第十二晶体管M12、第十三晶体管M13、第十四晶体管M14、第十五晶体管M15、第十六晶体管M16、第十七晶体管M17、第二十二晶体管M22、第二十三晶体管M23、第二十四晶体管M24、第二十五晶体管M25和第二十七晶体管M27均为N型mos管；第六晶体管M6、第七晶体管M7、第十八晶体管M18、第十九晶体管M19、第二十晶体管M20、第二十一晶体和第二十六晶体管M26均为P型mos管。
[0140] 更进一步地，第六晶体管M6和第七晶体管M7的沟道的宽度均为1um，长度均为2.5um；第八晶体管M8和第九晶体管M9的沟道的宽度均为1um，长度均为8um；第十晶体管M10和第十一晶体管M11的沟道的宽度均为600nm，长度均为600nm；第十二晶体管M12和第十三晶体管M13的沟道的宽度均为600nm，长度均为600nm；第十四晶体管M14的沟道的宽度为
910nm，长度为10um；第十五晶体管M15的沟道的宽度为1um，长度为7.5um；第十六晶体管M16和第十七晶体管M17的沟道的宽度均为600nm，长度均为10um；第十八晶体管M18的沟道的宽度为750nm，长度为10um；第十九晶体管M19的沟道的宽度为600nm，长度为10um；第二十晶体管M20的沟道的宽度为1.65um，长度为10um；第二十一晶体管M21的沟道的宽度为10um，长度为500nm；第二十二晶体管M22的沟道的宽度为3.2um，长度为1um；第二十三晶体管M23的沟道的宽度为1um，长度为10um；第二十四晶体管M24的沟道的宽度为5um，长度为4um；第二十五晶体管M25的沟道的宽度为600nm，长度为10um；第二十六晶体管M26的沟道的宽度为9um，长度为1um；第二十七晶体管M27的沟道的宽度为8um，长度为800nm。
[0141] 需要说明的是，本实施例中的第一电源端6为低电平端Vss，第二电源端7为高电平端Vdd，各N型mos管的衬底均连接低电平端Vss，各P型mos管的衬底均连接高电平端Vdd。
[0142] 可选地，该两级运算放大器还包括：密勒补偿单元5，以用于进行米勒补偿。具体地，密勒补偿单元5包括：一电阻R和一电容C，该电容C的第一端与第一级运算放大单元2的输出端A连接，该电容C的第二端与电阻R的第一端连接，该电阻R的第二端与两级运算放大器的信号输出端Out连接。本实施例中，通过设置密勒补偿单元5，可使得主极点和非主极点分别向低频和高频移动实现极点分离，电阻将右半平面的零点移向高频，可减小甚至抵消零点对系统稳定性的影响。
[0143] 图2为现有技术中的两级运算放大器的噪声特性曲线的示意图，图3为现有技术中的两级运算放大器的交流响应曲线的示意图，如图2和图3所示，通过仿真工具Spectre对现有技术中的两级运算放大器进行仿真分析，其仿真结果显示，现有技术中的两级运算放大器的单位增益带宽约为10MHz，直流增益为125.7dB，
相位裕度为59.2o，在1MHz频率处的输入参考噪声大约为66.7(nv/ )。由此可见，现有技术中的两级运算放大器的增益与噪声都很大，高增益与低噪声性能不可同时满足。
[0144] 图4为本发明实施例提供的两级运算放大器的噪声特性曲线的示意图，图5为本发明实施例提供的两级运算放大器的交流响应曲线的示意图，如图4和图5所示，通过仿真工具Spectre对现有技术中的两级运算放大器进行仿真分析，其仿真结果显示，本发明实施例提供的两级运算放大器的直流增益为114.3dB，即放大能
力依然很强，在1MHz频率处的输入参考噪声约为26.5(nv/ )，相比现有技术而言，本发明实施例提供的两级运算放大器其噪声下降约2/3。由此可见，本发明实施例提供的两级运算放大器的增益大与噪声小，高增益与低噪声性能同时满足。
[0145] 可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
