电路
阅读：323发布：2020-05-16
专利汇可以提供电路专利检索，专利查询，专利分析的服务。并且本公开涉及 电路 。本实用新型公开了一种用于电源保护的电路，电路包括第一n 沟道 金属 氧 化物 半导体 场效应晶体管 (nMOSFET)和第一p沟道金属氧化物半导体场效应晶体管(pMOSFET)；第二nMOSFET和第二pMOSFET，第二nMOSFET和第二pMOSFET具有耦接到 输出 电压 的漏极 端子 以及源极；以及控制电路。控制电路在输入电压具有大于零且小于预定正极限的电压值时关断nMOSFET并且接通pMOSFET，以饱和模式操作nMOSFET并且在输入电压具有大于预定正极限的电压值时关断pMOSFET，并且在输入电压具有小于零的电压值时关断nMOSFET和pMOSFET。，下面是电路专利的具体信息内容。
1.一种电路，其特征在于，包括：
接地信号；
第一n沟道金属氧化物半导体场效应晶体管nMOSFET，具有耦接到输入电压的漏极端子；
第二n沟道金属氧化物半导体场效应晶体管，具有耦接到输出电压的漏极端子以及耦接到所述第一n沟道金属氧化物半导体场效应晶体管的源极的源极；
第一p沟道金属氧化物半导体场效应晶体管pMOSFET，具有耦接到所述输入电压的漏极端子；
第二p沟道金属氧化物半导体场效应晶体管，具有耦接到所述输出电压的漏极端子以及耦接到所述第一p沟道金属氧化物半导体场效应晶体管的源极的源极；和控制电路，所述控制电路耦接到所述第一n沟道金属氧化物半导体场效应晶体管、所述第二n沟道金属氧化物半导体场效应晶体管、所述第一p沟道金属氧化物半导体场效应晶体管和所述第二p沟道金属氧化物半导体场效应晶体管的相应栅极，所述控制电路用以基于如相对于所述接地信号测量的所述输入电压来操作所述第一n沟道金属氧化物半导体场效应晶体管、所述第二n沟道金属氧化物半导体场效应晶体管、所述第一p沟道金属氧化物半导体场效应晶体管和所述第二p沟道金属氧化物半导体场效应晶体管。
2.根据权利要求1所述的电路，其特征在于，其中：
当所述输入电压大于零且小于预定正极限电压时，所述第一n沟道金属氧化物半导体场效应晶体管和所述第二n沟道金属氧化物半导体场效应晶体管关断并且所述第一p沟道金属氧化物半导体场效应晶体管和所述第二p沟道金属氧化物半导体场效应晶体管接通，当所述输入电压大于预定正极限电压时，所述第一n沟道金属氧化物半导体场效应晶体管和所述第二n沟道金属氧化物半导体场效应晶体管在饱和模式操作，并且所述第一p沟道金属氧化物半导体场效应晶体管和所述第二p沟道金属氧化物半导体场效应晶体管关断，以及
当所述输入电压小于零时，所述第一n沟道金属氧化物半导体场效应晶体管和所述第二n沟道金属氧化物半导体场效应晶体管关断并且所述第一p沟道金属氧化物半导体场效应晶体管和所述第二p沟道金属氧化物半导体场效应晶体管关断。
3.根据权利要求1所述的电路，其特征在于，还包括：
n沟道金属氧化物半导体场效应晶体管控制信号，由所述控制电路生成并且耦接到所述第一n沟道金属氧化物半导体场效应晶体管的栅极而且耦接到所述第二n沟道金属氧化物半导体场效应晶体管的栅极；和
p沟道金属氧化物半导体场效应晶体管控制信号，由所述控制电路生成并且耦接到所述第一p沟道金属氧化物半导体场效应晶体管的栅极而且耦接到所述第二p沟道金属氧化物半导体场效应晶体管的栅极。
4.根据权利要求3所述的电路，其特征在于，其中：
当相对于所述接地信号测量的所述输入电压大于零且小于预定正极限电压时，所述p沟道金属氧化物半导体场效应晶体管控制信号具有基本上等于所述接地信号的电压值；
当相对于所述接地信号测量的所述输入电压的电压值大于所述预定正极限电压和所述p沟道金属氧化物半导体场效应晶体管的阈值电压的总和时，所述p沟道金属氧化物半导体场效应晶体管控制信号具有基本上等于所述输入电压的电压值；以及
当相对于所述接地信号测量的所述输入电压的电压值小于零时，所述p沟道金属氧化物半导体场效应晶体管控制信号具有基本上等于所述接地信号的电压值。
5.根据权利要求3所述的电路，其特征在于，其中所述控制电路进一步用以：
当相对于所述接地信号测量的所述输入电压大于零且小于预定正极限电压时，所述n沟道金属氧化物半导体场效应晶体管控制信号具有基本上等于所述输入电压的电压值；
当相对于所述接地信号测量的所述输入电压大于所述预定正极限电压时，所述n沟道金属氧化物半导体场效应晶体管控制信号具有基本上等于所述预定正电压极限的电压值；
以及
当相对于所述接地信号测量的所述输入电压小于零时，所述n沟道金属氧化物半导体场效应晶体管控制信号具有基本上等于所述输入电压的电压值。
6.根据权利要求3所述的电路，其特征在于，还包括：
正和负轨道发生器电路，所述正和负轨道发生器电路用以生成正轨道信号和负轨道信号，所述正和负轨道发生器电路用以：
当输入电压的电压值相对于所述接地信号为正电压时，生成具有对应于所述输入电压的电压值的正轨道信号，并且生成具有对应于所述接地信号的电压值的负轨道信号，以及当输入电压的所述电压值相对于所述接地信号为负电压时，生成具有对应于所述接地信号的电压值的正轨道信号，并且生成具有对应于所述输入电压的电压值的负轨道信号，其中所述控制电路进一步用以：
使用所述负轨道信号生成所述n沟道金属氧化物半导体场效应晶体管控制信号，以及使用所述正轨道信号生成所述p沟道金属氧化物半导体场效应晶体管控制信号。
7.根据权利要求6所述的电路，其特征在于，还包括：
齐纳二极管，所述齐纳二极管具有连接到所述负轨道信号的阳极以及连接到所述n沟道金属氧化物半导体场效应晶体管控制信号的阴极，所述齐纳二极管具有基本上等于预定正极限电压的击穿电压；和
电阻器，所述电阻器耦接在所述输入电压和所述n沟道金属氧化物半导体场效应晶体管控制信号之间。
8.根据权利要求6所述的电路，其特征在于，还包括：
第一电阻器，所述第一电阻器耦接在所述正轨道信号和齐纳电压节点之间；
齐纳二极管，所述齐纳二极管具有耦接到所述接地信号的阳极以及耦接到所述齐纳电压节点的阴极，所述齐纳二极管具有基本上等于预定正极限电压的击穿电压；
电流镜电路，所述电流镜电路具有耦接在所述正轨道信号和所述齐纳电压节点之间的输入晶体管以及耦接在所述正轨道信号和所述p沟道金属氧化物半导体场效应晶体管控制信号之间的输出晶体管；和
第二电阻器，所述第二电阻器耦接在所述p沟道金属氧化物半导体场效应晶体管控制信号和所述接地信号之间，
其中所述控制电路进一步用以：
当基本上没有电流流过所述齐纳二极管时，生成具有基本上等于所述接地信号的所述电压值的电压值的所述p沟道金属氧化物半导体场效应晶体管控制信号，以及当电流流过所述齐纳二极管时，生成具有基本上等于所述正轨道信号的所述电压值的电压值的所述p沟道金属氧化物半导体场效应晶体管控制信号。
9.根据权利要求8所述的电路，其特征在于，还包括：
第三电阻器，所述第三电阻器耦接在所述电流镜的所述输入晶体管与所述齐纳电压节点之间；和
电容器，所述电容器耦接在所述齐纳电压节点和所述接地信号之间。
10.根据权利要求6所述的电路，其特征在于，其中所述正和负轨道发生器电路包括：
第三p沟道金属氧化物半导体场效应晶体管，所述第三p沟道金属氧化物半导体场效应晶体管耦接在所述输入电压和所述正轨道信号之间；
第四p沟道金属氧化物半导体场效应晶体管，所述第四p沟道金属氧化物半导体场效应晶体管耦接在所述输入电压和所述负轨道信号之间；
第三n沟道金属氧化物半导体场效应晶体管，所述第三n沟道金属氧化物半导体场效应晶体管耦接在所述接地信号和所述正轨道信号之间；和
第四n沟道金属氧化物半导体场效应晶体管，所述第四n沟道金属氧化物半导体场效应晶体管耦接在所述接地信号和所述负轨道信号之间，
其中所述正和负轨道发生器电路用以：
当输入电压的所述电压值相对于所述接地信号为正电压时，接通所述第三p沟道金属氧化物半导体场效应晶体管，关断所述第四p沟道金属氧化物半导体场效应晶体管，关断所述第三n沟道金属氧化物半导体场效应晶体管，并且接通所述第四n沟道金属氧化物半导体场效应晶体管，以及
当输入电压的所述电压值相对于所述接地信号为负电压时，关断所述第三p沟道金属氧化物半导体场效应晶体管，接通所述第四p沟道金属氧化物半导体场效应晶体管，接通所述第三n沟道金属氧化物半导体场效应晶体管，并且关断所述第四n沟道金属氧化物半导体场效应晶体管。
电路
技术领域
背景技术
[0002] 如果供应的电压高于设计极限或具有不正确的极性，则电子设备可被损坏。此类不合适的电压的供应可能会有多种原因。
[0004] USB标准也已被更新为包括具有更精细触点间距的连接器。因此，可能会发生短路或不对准。这可能导致电源电压被递送到USB设备的接地端子，反之亦然，从而从USB设备接收电源电压的角度来反转该电源电压的极性。
[0005] 如果在供应电力的USB设备和接收电力的USB设备之间的连接中电压协商过程出现故障或存在缺陷，则一个或两个USB设备可被损坏。例如，被设计成以5伏操作的USB设备在其电源输入端上接收20伏、-5伏或-20 伏时可被损坏。
[0006] 因此，期望具有用于保护设备免受高于设计值的电压和具有不适当极性的电压影响的电路和方法。实用新型内容
[0007] 本公开涉及用于提供对不适当的正电压和负电压的防护的电子电路。
[0008] 在实施方案中，电路包括接地信号，具有耦接到输入电压的漏极端子的第一n沟道金属氧化物半导体场效应晶体管(nMOSFET)，具有耦接到输出电压的漏极端子以及耦接到第一nMOSFET的源极的源极的第二nMOSFET，具有耦接到输入电压的漏极端子的第一p沟道金属氧化物半导体场效应晶体管(pMOSFET)，具有耦接到输出电压的漏极端子以及耦接到第一pMOSFET的源极的源极的第二pMOSFET，以及耦接到第一nMOSFET、第二nMOSFET、第一pMOSFET和第二pMOSFET的相应栅极的控制电路。控制电路基于如相对于接地信号测量的输入电压来操作第一nMOSFET、第二nMOSFET、第一pMOSFET和第二pMOSFET。
[0009] 在实施方案中，控制电路响应于输入电压大于零且小于预定正极限电压来关断第一nMOSFET和第二nMOSFET并且接通第一pMOSFET和第二pMOSFET，以饱和模式操作第一nMOSFET和第二nMOSFET并且响应于输入电压大于预定正极限电压来关断第一pMOSFET和第二pMOSFET，并且响应于输入电压小于零来关断第一nMOSFET和第二nMOSFET并且关断第一pMOSFET和第二pMOSFET。
[0010] 在实施方案中，nMOSFET控制信号由控制电路生成并且耦接到第一 nMOSFET的栅极而且耦接到第二nMOSFET的栅极，并且pMOSFET控制信号由控制电路生成并耦接到第一pMOSFET的栅极而且耦接到第二 pMOSFET的栅极。
[0011] 在实施方案中，当相对于接地信号测量的输入电压大于零且小于预定正极限电压时，控制电路生成具有基本上等于接地信号的电压值的pMOSFET 控制信号。当输入电压具有相对于接地信号测量的大于pMOSFET的预定正极限电压和阈值电压的总和的电压值时，控制电路生成具有基本上类似于输入电压的电压值的pMOSFET控制信号。当输入电压具有相对于接地信号测量的小于零的电压值时，控制电路生成具有基本上类似于接地信号的电压值的pMOSFET控制信号。
[0012] 在实施方案中，当相对于接地信号测量的输入电压大于零且小于预定正极限电压时，控制电路生成具有基本上类似于输入电压的电压值的 nMOSFET控制信号。当相对于接地信号测量的输入电压大于预定正极限电压时，控制电路生成具有基本上类似于预定正电压极限的电压值的 nMOSFET控制信号。当相对于接地信号测量的输入电压小于零时，控制电路生成具有基本上类似于输入电压的电压值的nMOSFET控制信号。
[0013] 在实施方案中，电路还包括正和负轨道发生器电路以生成正轨道信号和负轨道信号。当输入电压的电压值相对于接地信号为正电压时，正和负轨道发生器电路生成具有对应于输入电压的电压值的正轨道信号，并且生成具有对应于接地信号的电压值的负轨道信号。当输入电压的电压值相对于接地信号为负电压时，正和负轨道发生器电路生成具有对应于接地信号的电压值的正轨道信号，并且生成具有对应于输入电压的电压值的负轨道信号。控制电路使用负轨道信号生成nMOSFET控制信号，并且使用正轨道信号生成 pMOSFET控制信号。
[0014] 在实施方案中，电路还包括具有连接到负轨道信号的阳极以及连接到 nMOSFET控制信号的阴极的齐纳二极管，该齐纳二极管具有基本上等于预定正极限电压的击穿电压；以及耦接在输入电压和nMOSFET控制信号之间的电阻器。
[0015] 在实施方案中，电路还包括耦接在正轨道信号和齐纳电压节点之间的第一电阻器；具有耦接到接地信号的阳极以及耦接到齐纳电压节点的阴极的齐纳二极管，该齐纳二极管具有基本上等于预定正极限电压的击穿电压；具有耦接在正轨道信号和齐纳电压节点之间的输入晶体管以及耦接在正轨道信号和pMOSFET控制信号之间的输出晶体管的电流镜电路；以及耦接在 pMOSFET控制信号和接地信号之间的第二电阻器。当基本上没有电流流过齐纳二极管时，控制电路生成具有基本上等于接地信号的电压值的电压值的 pMOSFET控制信号。当电流流过齐纳二极管时，控制电路生成具有基本上等于正轨道信号的电压值的电压值的pMOSFET控制信号。
[0016] 在实施方案中，电路还包括耦接在电流镜的输入晶体管与齐纳电压节点之间的第三电阻器，以及耦接在齐纳电压节点和接地信号之间的电容器。
[0017] 在实施方案中，正和负轨道发生器电路包括耦接在输入电压和正轨道信号之间的第三pMOSFET，耦接在输入电压和负轨道信号之间的第四 pMOSFET，耦接在接地信号和正轨道信号之间的第三nMOSFET，以及耦接在接地信号和负轨道信号之间的第四nMOSFET。当输入电压的电压值相对于接地信号为正电压时，正和负轨道发生器电路接通第三pMOSFET，关断第四pMOSFET，关断第三nMOSFET，并且接通第四nMOSFET。当输入电压的电压值相对于接地信号为负电压时，正和负轨道发生器电路关断第三 pMOSFET，接通第四pMOSFET，接通第三nMOSFET，并且关断第四 nMOSFET。
[0018] 根据本公开的一个方面，提供有一种电路，包括：接地信号；第一n沟道金属氧化物半导体场效应晶体管nMOSFET，具有耦接到输入电压的漏极端子；第二n沟道金属氧化物半导体场效应晶体管，具有耦接到输出电压的漏极端子以及耦接到所述第一n沟道金属氧化物半导体场效应晶体管的源极的源极；第一p沟道金属氧化物半导体场效应晶体管pMOSFET，具有耦接到所述输入电压的漏极端子；第二p沟道金属氧化物半导体场效应晶体管，具有耦接到所述输出电压的漏极端子以及耦接到所述第一p沟道金属氧化物半导体场效应晶体管的源极的源极；和控制电路，所述控制电路耦接到所述第一n沟道金属氧化物半导体场效应晶体管、所述第二n沟道金属氧化物半导体场效应晶体管、所述第一p沟道金属氧化物半导体场效应晶体管和所述第二p沟道金属氧化物半导体场效应晶体管的相应栅极，所述控制电路用以基于如相对于所述接地信号测量的所述输入电压来操作所述第一n沟道金属氧化物半导体场效应晶体管、所述第二n沟道金属氧化物半导体场效应晶体管、所述第一p沟道金属氧化物半导体场效应晶体管和所述第二p沟道金属氧化物半导体场效应晶体管。
[0019] 优选地，其中：当所述输入电压大于零且小于预定正极限电压时，所述第一n沟道金属氧化物半导体场效应晶体管和所述第二n沟道金属氧化物半导体场效应晶体管关断并且所述第一p沟道金属氧化物半导体场效应晶体管和所述第二p沟道金属氧化物半导体场效应晶体管接通，当所述输入电压大于预定正极限电压时，所述第一n沟道金属氧化物半导体场效应晶体管和所述第二n沟道金属氧化物半导体场效应晶体管在饱和模式操作，并且所述第一p沟道金属氧化物半导体场效应晶体管和所述第二p沟道金属氧化物半导体场效应晶体管关断，以及当所述输入电压小于零时，所述第一n沟道金属氧化物半导体场效应晶体管和所述第二n沟道金属氧化物半导体场效应晶体管关断并且所述第一p沟道金属氧化物半导体场效应晶体管和所述第二p沟道金属氧化物半导体场效应晶体管关断。
[0020] 优选地，所述电路还包括：n沟道金属氧化物半导体场效应晶体管控制信号，由所述控制电路生成并且耦接到所述第一n沟道金属氧化物半导体场效应晶体管的栅极而且耦接到所述第二n沟道金属氧化物半导体场效应晶体管的栅极；和p沟道金属氧化物半导体场效应晶体管控制信号，由所述控制电路生成并且耦接到所述第一p沟道金属氧化物半导体场效应晶体管的栅极而且耦接到所述第二p沟道金属氧化物半导体场效应晶体管的栅极。
[0021] 优选地，其中：当相对于所述接地信号测量的所述输入电压大于零且小于预定正极限电压时，所述p沟道金属氧化物半导体场效应晶体管控制信号具有基本上等于所述接地信号的电压值；当相对于所述接地信号测量的所述输入电压的电压值大于所述预定正极限电压和所述p沟道金属氧化物半导体场效应晶体管的阈值电压的总和时，所述p沟道金属氧化物半导体场效应晶体管控制信号具有基本上等于所述输入电压的电压值；以及当相对于所述接地信号测量的所述输入电压的电压值小于零时，所述p沟道金属氧化物半导体场效应晶体管控制信号具有基本上等于所述接地信号的电压值。
[0022] 优选地，其中所述控制电路进一步用以：当相对于所述接地信号测量的所述输入电压大于零且小于预定正极限电压时，所述n沟道金属氧化物半导体场效应晶体管控制信号具有基本上等于所述输入电压的电压值；当相对于所述接地信号测量的所述输入电压大于所述预定正极限电压时，所述n沟道金属氧化物半导体场效应晶体管控制信号具有基本上等于所述预定正电压极限的电压值；以及当相对于所述接地信号测量的所述输入电压小于零时，所述n沟道金属氧化物半导体场效应晶体管控制信号具有基本上等于所述输入电压的电压值。
[0023] 优选地，所述电路还包括：正和负轨道发生器电路，所述正和负轨道发生器电路用以生成正轨道信号和负轨道信号，所述正和负轨道发生器电路用以：当输入电压的电压值相对于所述接地信号为正电压时，生成具有对应于所述输入电压的电压值的正轨道信号，并且生成具有对应于所述接地信号的电压值的负轨道信号，以及当输入电压的所述电压值相对于所述接地信号为负电压时，生成具有对应于所述接地信号的电压值的正轨道信号，并且生成具有对应于所述输入电压的电压值的负轨道信号，其中所述控制电路进一步用以：使用所述负轨道信号生成所述n沟道金属氧化物半导体场效应晶体管控制信号，以及使用所述正轨道信号生成所述p沟道金属氧化物半导体场效应晶体管控制信号。
[0024] 优选地，所述电路还包括：齐纳二极管，所述齐纳二极管具有连接到所述负轨道信号的阳极以及连接到所述n沟道金属氧化物半导体场效应晶体管控制信号的阴极，所述齐纳二极管具有基本上等于预定正极限电压的击穿电压；和电阻器，所述电阻器耦接在所述输入电压和所述n沟道金属氧化物半导体场效应晶体管控制信号之间。
[0025] 优选地，所述电路还包括：第一电阻器，所述第一电阻器耦接在所述正轨道信号和齐纳电压节点之间；齐纳二极管，所述齐纳二极管具有耦接到所述接地信号的阳极以及耦接到所述齐纳电压节点的阴极，所述齐纳二极管具有基本上等于预定正极限电压的击穿电压；电流镜电路，所述电流镜电路具有耦接在所述正轨道信号和所述齐纳电压节点之间的输入晶体管以及耦接在所述正轨道信号和所述p沟道金属氧化物半导体场效应晶体管控制信号之间的输出晶体管；和第二电阻器，所述第二电阻器耦接在所述p沟道金属氧化物半导体场效应晶体管控制信号和所述接地信号之间，其中所述控制电路进一步用以：当基本上没有电流流过所述齐纳二极管时，生成具有基本上等于所述接地信号的所述电压值的电压值的所述p沟道金属氧化物半导体场效应晶体管控制信号，以及当电流流过所述齐纳二极管时，生成具有基本上等于所述正轨道信号的所述电压值的电压值的所述p沟道金属氧化物半导体场效应晶体管控制信号。
[0026] 优选地，所述电路还包括：第三电阻器，所述第三电阻器耦接在所述电流镜的所述输入晶体管与所述齐纳电压节点之间；和电容器，所述电容器耦接在所述齐纳电压节点和所述接地信号之间。
[0027] 优选地，其中所述正和负轨道发生器电路包括：第三p沟道金属氧化物半导体场效应晶体管，所述第三p沟道金属氧化物半导体场效应晶体管耦接在所述输入电压和所述正轨道信号之间；第四p沟道金属氧化物半导体场效应晶体管，所述第四p沟道金属氧化物半导体场效应晶体管耦接在所述输入电压和所述负轨道信号之间；第三n沟道金属氧化物半导体场效应晶体管，所述第三n沟道金属氧化物半导体场效应晶体管耦接在所述接地信号和所述正轨道信号之间；和第四n沟道金属氧化物半导体场效应晶体管，所述第四 n沟道金属氧化物半导体场效应晶体管耦接在所述接地信号和所述负轨道信号之间，其中所述正和负轨道发生器电路用以：当输入电压的所述电压值相对于所述接地信号为正电压时，接通所述第三p沟道金属氧化物半导体场效应晶体管，关断所述第四p沟道金属氧化物半导体场效应晶体管，关断所述第三n沟道金属氧化物半导体场效应晶体管，并且接通所述第四n沟道金属氧化物半导体场效应晶体管，以及当输入电压的所述电压值相对于所述接地信号为负电压时，关断所述第三p沟道金属氧化物半导体场效应晶体管，接通所述第四p沟道金属氧化物半导体场效应晶体管，接通所述第三n沟道金属氧化物半导体场效应晶体管，并且关断所述第四n沟道金属氧化物半导体场效应晶体管。附图说明
[0028] 在附图中，所有独立视图以及以下详细描述中类似的附图标号表示相同或功能相似的元件，并且这些附图标号结合到说明书中并形成说明书的一部分，用于进一步说明包括受权利要求书保护的实用新型的概念的实施方案并且解释这些实施方案的各种原理和优点。
[0029] 图1A示出根据实施方案的用于保护电子设备免受不适当输入电压影响的保护电路。
[0030] 图1B是根据实施方案的包括示出图1A的保护电路的操作的电压波形的示意图。
[0031] 图2示出适用于实施方案中的正和负轨道发生器电路。
[0032] 本公开领域的技术人员将会知道，附图中的元件为了简明起见而示出，而未必按比例绘制。例如，附图中一些元件的尺寸可以相对于其他元件放大，以有助于理解本实用新型的实施方案。
[0033] 在附图中，在适当的地方用常规符号表示装置和方法部件，仅仅示出那些与理解实施方案有关的特殊细节。这避免了由于对于受益于本文公开内容的本领域的普通技术人员而言显而易见的细节而使本公开不清楚。除非另外指明，否则可能并不示出对于实践实施方案所必需的且本领域技术人员熟知的众所周知的元件、结构或过程的细节并且应假设它们存在。
具体实施方式
[0034] 相关申请的交叉引用
[0036] 本公开整体涉及电子器件，并且更具体地讲，涉及用于保护电子设备免受过高或具有不正确极性的输入电压或电源电压影响的电子电路。
[0037] 除了其他优点之外，实施方案还提供对高于设计极限的电压和极性与设计要求相反的电压的稳健防护。
[0038] 在一个实施方案中，具有相同沟道类型的金属氧化物半导体场效应晶体管(MOSFET)源极对源极地耦接在一起，并且用于生成受保护以免受输入电压影响的内部电源电压。MOSFET包括源极对源极耦接的两个n沟道 MOSFET(nMOSFET)，并且与源极对源极耦接的两个p沟道MOSFET (pMOSFET)并联连接。当输入电压大于接地电压不超过极限电压时，两个 pMOSFET被接通并且两个nMOSFET被关断，使得通过两个p沟道MOSFET 将输入电压提供给受保护的内部电源电压。当输入电压大于接地电压超过极限电压时，两个pMOSFET被关断并且两个nMOSFET以饱和模式操作，使得输入电压通过两个nMOSFET被提供给受保护的内部电源电压并且钳位到极限电压。当输入电压小于接地电压时，nMOSFET和pMOSFET被关断，并且将受保护的内部电源电压钳位到接地电压。极限电压可对应于齐纳二极管的击穿电压，例如5伏。
[0039] 在以下详细描述中，举例说明和描述了某些例示性实施方案。本领域的技术人员将认识到，这些实施方案可以各种不同的方式进行修改，而不脱离本公开的范围。例如，可通过例如将p沟道器件改变为n沟道器件，将二极管的极性反转，以及其他此类变化来将被设计成提供相对于地具有正幅值的受保护的内部电源电压的电路修改以提供相对于地具有负幅值的受保护的内部电源电压。因此，附图和说明书在本质上应被认为是示例性的，而不是限制性的。类似的附图标号在说明书中表示类似的元件。
[0040] 图1A示出根据实施方案的用于保护电子设备免受不适当输入电压影响的保护电路100。电路接收输入电压VIN并且向电子设备提供受保护的内部电源电压PWRP_INT。
[0041] 保护电路100包括正和负(PN)轨道发生器电路102、第一电阻器104、第二电阻器106、第三电阻器108和第四电阻器110、第一齐纳二极管112、第二齐纳二极管114、第三齐纳二极管116和第四齐纳二极管118、第一p 沟道金属氧化物半导体场效应晶体管(pMOSFET)
122、第二p沟道金属氧化物半导体场效应晶体管124、第三p沟道金属氧化物半导体场效应晶体管126 和第四p沟道金属氧化物半导体场效应晶体管128、第一n沟道MOSFET (nMOSFET)132和第二n沟道MOSFET 134，以及电容器138。PN轨道发生器电路102、第一电阻器104、第二电阻器106、第三电阻器108和第四电阻器110、第一齐纳二极管112和第二齐纳二极管114、第一pMOSFET 122 和第二pMOSFET 124以及电容器138包括控制电路以用于操作第三 pMOSFET 126和第四pMOSFET 128以及第一nMOSFET 132和第二 nMOSFET 134。
122、第二p沟道金属氧化物半导体场效应晶体管124、第三p沟道金属氧化物半导体场效应晶体管126 和第四p沟道金属氧化物半导体场效应晶体管128、第一n沟道MOSFET (nMOSFET)132和第二n沟道MOSFET 134，以及电容器138。PN轨道发生器电路102、第一电阻器104、第二电阻器106、第三电阻器108和第四电阻器110、第一齐纳二极管112和第二齐纳二极管114、第一pMOSFET 122 和第二pMOSFET 124以及电容器138包括控制电路以用于操作第三 pMOSFET 126和第四pMOSFET 128以及第一nMOSFET 132和第二 nMOSFET 134。
[0042] 在示例性实施方案中，第一电阻器104、第二电阻器106、第三电阻器 108和第四电阻器110各自具有约1兆欧姆的电阻，并且电容器138具有约 2皮法的电容。
[0043] 输入电压VIN通过第一nMOSFET 132和第二nMOSFET 134并且通过第三pMOSFET 126和第四pMOSFET 128耦接到受保护的内部电源电压 PWRP_INT。第一nMOSFET 132和第三pMOSFET 126的相应漏极耦接到输入电压VIN。第二nMOSFET 134和第四pMOSFET 128的相应漏极耦接到受保护的内部电源电压PWRP_INT。第一nMOSFET 132的源极耦接到第二 nMOSFET 134的源极。第三pMOSFET 126的源极耦接到第四nMOSFET 128 的源极。
[0044] 第一nMOSFET 132和第二nMOSFET 134的栅极彼此耦接并且耦接到 nMOSFET栅极(即，控制)信号Vgn。第三pMOSFET 126和第四pMOSFET 128的栅极彼此耦接并且耦接到pMOSFET栅极(即，控制)信号Vgp。
[0045] 因为第一nMOSFET 132和第二nMOSFET 134背对背(例如，源极对源极)地串联连接，所以无论输入电压VIN的极性如何，当第一nMOSFET 132和第二nMOSFET 134被关断时，第一nMOSFET 132和第二nMOSFET 134的体二极管中的一个总是反向偏置。类似地，因为第三pMOSFET 126 和第四pMOSFET 128背对背地串联连接，所以无论输入电压VIN的极性如何，当第三pMOSFET 126和第四pMOSFET 128被关断时，第三pMOSFET 126和第四pMOSFET 128的体二极管中的一个总是反向偏置。因此，第一 nMOSFET 132和第二nMOSFET 134的背对背串联连接以及第三pMOSFET 126和第四pMOSFET 128的背对背串联连接各自操作以在输入电压VIN相对于地GND具有负电压值时阻止泄漏电流流过MOSFET的体二极管。
[0046] 在实施方案中，第三齐纳二极管116具有耦接到第三pMOSFET 126和第四pMOSFET 128的栅极的阳极以及耦接到第三pMOSFET 126和第四 pMOSFET 128的源极的阴极，并且将相应栅极限制为第三pMOSFET 126和第四pMOSFET 128的源极电压以例如在快速加电期间保护第三pMOSFET 126和第四pMOSFET 128。在实施方案中，第三齐纳二极管116的击穿电压小于六(6)伏。
[0047] 第四齐纳二极管118具有耦接到地GND的阳极以及耦接到受保护的内部电源电压PWRP_INT的阴极。第四齐纳二极管118操作以在输入电压VIN 相对于地GND具有大于极限电压的正电压值时将受保护的内部电源电压 PWRP_INT钳位到极限电压(即，第四齐纳二极管118的击穿(或齐纳)电压)，并且在输入电压VIN相对于地GND具有负电压值时将受保护的内部电源电压PWRP_INT钳位到地GND。在实施方案中，第四齐纳二极管118 的击穿电压小于六(6)伏。
[0048] PN轨道发生器电路102使用地GND和输入电压VIN生成正轨道信号 PRAIL和负轨道信号NRAIL。正轨道信号PRAIL具有对应于地GND和输入电压VIN中的任一个相对于地GND具有最大(即，最大正)电压值的电压值；也就是说，当输入电压VIN相对于地GND为正时，正轨道信号PRAIL 具有对应于输入电压VIN的电压值，并且当输入电压VIN相对于地GND为负时，正轨道信号PRAIL具有对应于地GND的电压值。负轨道信号NRAIL 具有对应于地GND和输入电压VIN中的任一个相对于地GND具有最小 (即，最大负)电压值的电压值；也就是说，当输入电压VIN相对于地GND 为负时，负轨道信号NRAIL具有对应于输入电压VIN的电压值，并且当输入电压VIN相对于地GND为正时，负轨道信号NRAIL具有对应于地GND 的电压值。
[0049] 例如，在实施方案中，当地GND被认为是0V并且所有电压相对于地 GND测量时：
[0050] -当输入电压VIN具有+5V的电压值时，正轨道信号PRAIL具有+5V 的电压值并且负轨道信号NRAIL具有0V的值，
[0051] -当输入电压VIN具有+20V的电压值时，正轨道信号PRAIL具有 +20V的值并且负轨道信号NRAIL具有0V的值，
[0052] -当输入电压VIN具有-5V的电压值时，正轨道信号PRAIL具有0V 的值并且负轨道信号NRAIL具有-5V的值，并且
[0053] -当输入电压VIN具有-20V的电压值时，正轨道信号PRAIL具有0V 的值并且负轨道信号NRAIL具有-20V的值。
[0054] nMOSFET栅极信号Vgn使用第一电阻器104和第一齐纳二极管112来生成。第一电阻器104具有耦接到输入电压VIN的第一端子以及耦接到 nMOSFET栅极信号Vgn的第二端子。第一齐纳二极管112具有耦接到负轨道信号NRAIL的阳极以及耦接到nMOSFET栅极信号Vgn的阴极。在实施方案中，第一电阻器的电阻值为一兆欧姆或多兆欧姆，并且第一齐纳二极管
112的击穿电压等于第四齐纳二极管118的击穿电压(例如，小于6V)。
112的击穿电压等于第四齐纳二极管118的击穿电压(例如，小于6V)。
[0055] 当输入电压VIN相对于地GND具有正电压值时，负轨道信号NRAIL 具有基本上等于地GND的值。在这种情况下，当输入电压VIN相对于地 GND具有小于第一齐纳二极管112的击穿电压的幅值时，第一齐纳二极管 112不传导电流并且nMOSFET栅极信号Vgn具有基本上等于输入电压VIN 的电压值的电压值，这导致第一nMOSFET 132和第二nMOSFET 134被关断。当输入电压VIN相对于地GND具有大于或等于第一齐纳二极管112的击穿电压的幅值时，第一齐纳二极管112传导电流并且nMOSFET栅极信号 Vgn具有正电压值，该正电压值具有根据第一齐纳二极管112的击穿电压的幅值，这导致第一nMOSFET 132和第二nMOSFET 134以饱和模式操作。
[0056] 当输入电压VIN相对于地GND具有负电压值时，负轨道信号NRAIL 具有基本上等于输入电压VIN的值。在这种情况下，nMOSFET栅极信号 Vgn具有基本上等于输入电压VIN的电压值。
[0057] 因此，nMOSFET栅极信号Vgn操作以在输入电压VIN相对于地GND 具有小于第四齐纳二极管118的击穿电压的电压值时(包括当输入电压VIN 具有相对于地GND为负的电压值时)关断第一nMOSFET 132和第二 nMOSFET 134。nMOSFET栅极信号Vgn操作以在输入电压VIN相对于地 GND具有大于第一齐纳二极管112的击穿电压的正电压值时将第一 nMOSFET 132和第二nMOSFET 134置于饱和模式，从而导致受保护的内部电源电压PWRP_INT的电压值被钳位到与第一齐纳二极管112的击穿电压减去第一nMOSFET 132和第二nMOSFET 134的阈值电压VTH相对应的值。
[0058] 第一pMOSFET 122和第二pMOSFET 124作为电流镜操作以生成 pMOSFET栅极信号Vgp。第一pMOSFET 122和第二pMOSFET 124的相应源极耦接到正轨道信号PRAIL。第一pMOSFET 122和第二pMOSFET 124 的相应栅极耦接到第一pMOSFET 122的漏极。
[0059] 第二pMOSFET 124的漏极耦接到pMOSFET栅极信号Vgp并且耦接到第四电阻器110的第一端子。第四电阻器110的第二端子耦接到地GND。
[0060] 第一pMOSFET 122的漏极通过第三电阻器108耦接到齐纳电压节点 Vz。第二电阻器106耦接在正轨道信号PRAIL和齐纳电压节点Vz之间。电容器138耦接在齐纳电压节点Vz和地GND之间，并且操作以减少齐纳电压节点Vz的噪声和平滑变化。
[0061] 第二齐纳二极管114具有耦接到地GND的阳极以及耦接到齐纳电压节点Vz的阴极。在实施方案中，第二齐纳二极管114的击穿电压等于第四齐纳二极管118的击穿电压。在实施方案中，第二齐纳二极管114的击穿电压小于六(6)伏。
[0062] 当正轨道信号PRAIL的电压值小于第二齐纳二极管114的击穿电压时，没有电流流过第一pMOSFET 122，因为第二齐纳二极管114在其击穿电压以下以反向偏置操作。因此，没有电流流过第二pMOSFET 124，并且 pMOSFET栅极信号Vgp的电压值等于地GND的电压值。
[0063] 当正轨道信号PRAIL的电压值大于第二齐纳二极管114的击穿电压时，电流流过第一pMOSFET 122，因为第二齐纳二极管在其击穿电压以上操作。因此，电流流过第二pMOSFET 124，并且pMOSFET栅极信号Vgp的电压值等于正轨道信号PRAIL的电压值。
[0064] 因此，当输入电压VIN相对于地GND具有负值时，正轨道信号PRAIL 具有等于地GND的电压值的电压值，pMOSFET栅极信号Vgp具有等于地 GND的值的电压值，并且第三pMOSFET 126和第四pMOSFET 128被关断，并且没有电流被提供给受保护的内部电源电压PWRP_INT。
因此，当输入电压VIN相对于地GND具有负值时，受保护的内部电源电压PWRP_INT具有等于地GND的电压值。
因此，当输入电压VIN相对于地GND具有负值时，受保护的内部电源电压PWRP_INT具有等于地GND的电压值。
[0065] 此外，当输入电压VIN相对于地GND具有正电压值并且输入电压VIN 的电压值小于第二齐纳二极管114的击穿电压时，pMOSFET栅极信号Vgp 被下拉到地GND，但是因为输入电压VIN具有正电压值，所以第三 pMOSFET 126和第四pMOSFET 128被接通并且受保护的内部电源电压 PWRP_INT相对于地GND具有等于输入电压VIN的电压值的电压值。
[0066] 最终，当输入电压VIN相对于地GND具有正电压值并且输入电压VIN 的电压值大于或等于第二齐纳二极管114的击穿电压时，正轨道信号PRAIL 具有等于输入电压VIN的电压值的电压值，pMOSFET栅极信号Vgp具有等于正轨道信号PRAIL的电压值的电压值，并且因此第三pMOSFET 126和第四pMOSFET 128被关断，而且没有电流通过第三pMOSFET 126和第四 pMOSFET 128流动到受保护的内部电源电压PWRP_INT，使得受保护的内部电源电压PWRP_INT的值受第一nMOSFET 132和第二nMOSFET 134控制。
[0067] 图1B是根据实施方案的包括示出图1A的保护电路100的操作的电压波形的示意图。所示的电压波形包括输入电压VIN、正轨道信号PRAIL、负轨道信号NRAIL、pMOSFET栅极信号Vgp、nMOSFET栅极信号Vgn和受保护的内部电源电压PWRP_INT。所有电压都相对于地GND指示，该地GND 被认为具有0V的电压值。
[0068] 另外在图1B中示出的是第三pMOSFET 126和第四pMOSFET 128(标记为“pMOSFET”)的状态以及第一nMOSFET 132和第二nMOSFET 134 (标记为“nMOSFET”)的状态。
[0069] 在图1B中所示的实施方案中，图1A的第一齐纳二极管112至第四齐纳二极管118全部具有相同击穿电压VZD。在实施方案中，击穿电压VZD小于6V。
[0070] 在第一时间t1处，输入电压VIN相对于地具有0V的值。因此，所有其他信号都具有0V的值。
[0071] 在第一时间t1和第二时间t2之间的间隔中，输入电压VIN具有大于0V 且小于击穿电压VZD的值。正轨道信号PRAIL和nMOSFET栅极信号Vgn 具有基本上等于输入电压VIN的相应值，并且负轨道信号NRAIL和 pMOSFET栅极信号Vgp具有基本上等于地GND的相应值。
[0072] 因此，第三pMOSFET 126和第四pMOSFET 128被完全接通并且电流从输入电压VIN通过第三pMOSFET 126和第四pMOSFET 128流动到受保护的内部电源电压PWRP_INT，使得受保护的内部电源电压PWRP_INT的值基本上等于输入电压VIN。在这些条件下，第一nMOSFET 132和第二 nMOSFET 134被关断。
[0073] 在第二时间t2和第三时间t3之间的间隔中，输入电压VIN具有大于0V 并且大于击穿电压VZD加上第一nMOSFET 132和第二nMOSFET 134的阈值电压VTH的值。正轨道信号PRAIL和pMOSFET栅极信号Vgp具有基本上等于输入电压VIN的相应值，负轨道信号NRAIL具有基本上等于地GND 的值，并且nMOSFET栅极信号Vgn具有基本上等于击穿电压VZD加上阈值电压VTH的电压。
[0074] 因此，第三pMOSFET 126和第四pMOSFET 128被完全关断。第一 nMOSFET 132和第二nMOSFET 134以饱和模式操作并且电流从输入电压 VIN通过第一nMOSFET 132和第二nMOSFET 134流动到受保护的内部电源电压PWRP_INT，使得受保护的内部电源电压PWRP_INT的值基本上等于击穿电压VZD减去第一nMOSFET 132和第二nMOSFET 124的阈值电压 VTH。
[0075] 在第三时间t3和第四时间t4之间的间隔中，输入电压VIN具有大于0V 且小于击穿电压VZD的值。正轨道信号PRAIL和nMOSFET栅极信号Vgn 具有基本上等于输入电压VIN的相应值，并且负轨道信号NRAIL和 pMOSFET栅极信号Vgp具有基本上等于地GND的相应值。
[0076] 因此，第三pMOSFET 126和第四pMOSFET 128被完全接通并且电流从输入电压VIN通过第三pMOSFET 126和第四pMOSFET 128流动到受保护的内部电源电压PWRP_INT，使得受保护的内部电源电压PWRP_INT的值基本上等于输入电压VIN。另外由于这些条件，第一nMOSFET 132和第二nMOSFET 134被关断。
[0077] 在第四时间t4和第五时间t5之间的间隔中，当输入电压VIN等于地 GND时，第三pMOSFET 126和第四pMOSFET 128被接通还是关断是不相关的，在图1B中由“N.R.”指示。
[0078] 在第五时间t5之后的间隔中，输入电压VIN具有小于0V的值。正轨道信号PRAIL和pMOSFET栅极信号Vgp具有基本上等于地GND的相应值，并且负轨道信号NRAIL和nMOSFET栅极信号Vgn具有基本上等于输入电压VIN的相应值。
[0079] 因此，第三pMOSFET 126和第四pMOSFET 128以及第一nMOSFET 132和第二nMOSFET 134被关断，并且没有电流从输入电压VIN流动到受保护的内部电源电压PWRP_INT。受保护的内部电源电压PWRP_INT因此具有基本上等于地GND的值。
[0080] 图2示出适用于图1A的保护电路100的实施方案中的正和负(PN)轨道发生器电路202。PN轨道发生器电路202包括第一pMOSFET 204和第二pMOSFET 206、第一nMOSFET 214和第二nMOSFET 216、第一电阻器222、第二电阻器224、第三电阻器226、第四电阻器228和第五电阻器230、第一齐纳二极管232、第二齐纳二极管234、第三齐纳二极管236和第四齐纳二极管238以及第一二极管240。
[0081] PN轨道发生器电路202接收输入电压VIN和地GND。PN轨道发生器电路202使用输入电压VIN和地GND生成正轨道信号PRAIL和负轨道信号NRAIL。正轨道信号PRAIL被生成为具有与输入电压VIN和地GND的最大正值相对应的电压值。负轨道信号NRAIL被生成为具有与输入电压VIN 和地GND的最大负值相对应的电压值。
[0082] 当输入电压VIN具有大于地GND的电压值的电压值时，第一pMOSFET 204和第二nMOSFET 216被接通，并且第二pMOSFET 206和第一nMOSFET 214被关断。这将输入电压VIN耦接到正轨道信号PRAIL，并且将地GND 耦接到负轨道信号NRAIL。
[0083] 当输入电压VIN具有小于地GND的电压值的电压值时，第二pMOSFET 206和第一nMOSFET 214被接通，并且第一pMOSFET 204和第二nMOSFET 216被关断。这将输入电压VIN耦接到负轨道信号NRAIL，并且将地GND 耦接到正轨道信号PRAIL。
[0084] 第一齐纳二极管232至第四齐纳二极管238以及第一电阻器222至第四电阻器228操作以限制第一pMOSFET 204和第二pMOSFET 206以及第一 nMOSFET 214和第二nMOSFET 216的栅极电压。二极管240和第五电阻器 230操作以在地GND具有小于输入电压VIN的电压值时辅助负轨道信号 NRAIL遵循地GND。
[0085] 实施方案为电子电路提供针对过高或反极性输入电压的防护。当输入电压大于零但小于实施方案的输出电压的极限电压(诸如用于钳位输出电压的齐纳二极管的击穿电压)时，实施方案提供降低的电压降。当输入电压高于极限电压时，实施方案提供钳位到极限电压的输出电压。相比于本领域中先前已知的解决方案，实施方案提供降低的功耗。
[0086] 本公开的实施方案包括被配置成执行本文所述操作中的一个或多个的电子设备。然而，实施方案并不限于此。
[0087] M10.本公开的实施方案包括从输入电压生成输出电压的方法，该方法包括：响应于输入电压相对于接地信号具有介于零和预定极限电压之间的电压值，通过以下方式来产生输出电压：接通耦接在输入电压和输出电压之间的第一电路，并且关断耦接在输入电压和输出电压之间的第二电路；响应于输入电压相对于接地信号具有一定电压值，该电压值具有与预定极限电压相同的极性以及大于预定极限电压的幅值，通过以下方式来产生输出电压：关断第一电路，并且以饱和模式操作第二电路；以及响应于输入电压相对于接地信号具有与预定极限电压的极性相反的极性，通过以下方式来产生基本上等于接地信号的输出电压：关断第一电路，并且关断第二电路，其中第一电路包括具有第一沟道掺杂类型的串联连接在输入电压和输出电压之间的第一晶体管和第二晶体管，其中第二电路包括具有第二沟道掺杂类型的串联连接在输入电压和输出电压之间的第一晶体管和第二晶体管，并且其中第一沟道掺杂类型和第二沟道掺杂类型是p型或n型中的各一个，并且第一沟道掺杂类型不同于第二沟道掺杂类型。
[0088] M11.M10的方法，其中极限电压是正电压，其中具有第一沟道掺杂类型的第一晶体管和第二晶体管是第一p沟道金属氧化物半导体场效应晶体管和第二p沟道金属氧化物半导体场效应晶体管(pMOSFET)，并且第一 pMOSFET的源极耦接到第二pMOSFET的源极，并且其中具有第二沟道掺杂类型的第一晶体管和第二晶体管是第一n沟道金属氧化物半导体场效应晶体管和第二n沟道金属氧化物半导体场效应晶体管(nMOSFET)，并且第一 nMOSFET的源极耦接到第二nMOSFET的源极。
[0089] M12.M11的方法，还包括：生成与具有最大正电压值的输入电压和接地信号中的一个对应的正轨道信号；生成与具有最大负电压值的输入电压和接地信号中的一个对应的负轨道信号；使用正轨道信号和负轨道信号中的一个控制第一电路；以及使用正轨道信号和负轨道信号中的另一个控制第二电路。
[0090] M13.M12的方法，还包括：在节点处生成控制信号，该节点使用电阻器耦接到输入电压，并且使用齐纳二极管耦接到正轨道信号和负轨道信号中的一个；以及根据控制信号来控制第二电路。
[0091] M14.M10的方法，还包括根据齐纳二极管两端的电压以及通过齐纳二极管的电流来控制第一电路，包括：当齐纳二极管被反向偏置并且通过齐纳二极管的电流基本上为零时接通第一电路；当齐纳二极管被反向偏置并且基本上非零的电流流过齐纳二极管时关断第一电路。
[0092] M15.M14的方法，还包括通过以下方式控制第一电路：通过电流镜接收通过齐纳二极管的电流；根据通过齐纳二极管的电流通过电流镜生成输出电流；使用输出电流生成控制信号；以及根据控制信号的电压值来控制第一电路。
[0093] M16.M15的方法，还包括通过电流镜接收通过低通滤波器电路通过齐纳二极管的电流。
[0094] A17.本公开的实施方案包括电路，该电路包括：
[0095] 包括多个第一沟道掺杂类型的晶体管的第一电路；
[0096] 包括多个第二沟道掺杂类型的晶体管的第二电路，第二沟道掺杂类型不同于第一沟道掺杂类型；和
[0097] 控制电路，该控制电路用以：
[0098] 接收输入端子处的第一电压，
[0099] 响应于第一电压具有等于预定极限电压的极性的极性以及小于预定极限电压的幅值的幅值来接通第一电路，
[0100] 响应于第一电压具有等于预定极限电压的极性的极性以及小于预定极限电压的幅值的幅值来关断第二电路，
[0101] 响应于第一电压具有等同于预定极限电压的极性的极性以及大于预定极限电压的幅值的幅值来关断第一电路，
[0102] 响应于第一电压具有等同于预定极限电压的极性的极性以及大于预定极限电压的幅值的幅值来以饱和模式操作第二电路，
[0103] 响应于第一电压具有不等于预定极限电压的极性的极性来关断第一电路，以及[0104] 响应于第一电压具有不等于预定极限电压的极性的极性来关断第二电路。
[0105] A18.A17的电路，还包括：
[0106] 第一电路，该第一电路包括第一金属氧化物半导体晶体管(MOSFET)和第二MOSFET，其中第一MOSFET和第二MOSFET具有第一沟道掺杂类型，第一MOSFET的漏极端子耦接到输入端子，并且第一MOSFET的源极端子耦接到第二MOSFET的源极端子；和第二电路，该第二电路包括第三 MOSFET和第二MOSFET，其中第三MOSFET和第四MOSFET具有第二沟道掺杂类型，第三MOSFET的漏极端子耦接到输入端子，并且第三MOSFET 的源极端子耦接到第三MOSFET的源极端子。
[0107] A19.A17的电路，其中控制电路包括：
[0108] 轨道发生器电路，该轨道发生器电路用以生成：
[0109] 具有对应于第一电压和地电压中较大一者的电压的正轨道信号，以及[0110] 具有对应于第一电压和地电压中较小一者的电压的负轨道信号。
[0111] A20.A17的电路，其中控制电路使用第一信号来控制第一电路，并且使用不同于第一信号的第二信号来控制第二电路。
[0112] 虽然已经公开了例示性实施方案来帮助理解本公开，但实施方案并不限于此，而是仅由所附权利要求书的范围限制。实施方案可以包括包含在所附权利要求书的范围内的各种修改和等效布置。实施方案中描述的操作的顺序是例示性的，并且可以被重新排序，除非另有约束。此外，两个或更多个实施方案的特征可以组合形成新的实施方案。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 显示装置 | 2020-05-12 | 561 |
| 利用压电器件的可再利用残存电荷的能量收集装置 | 2020-05-13 | 801 |
| 具有浅位线的薄膜晶体管嵌入式动态随机存取存储器 | 2020-05-15 | 899 |
| 固态继电器、电力系统和控制电力系统中的电流的方法 | 2020-05-11 | 148 |
| 利用电压管理器的能够在利用残存电荷的能量收集装置 | 2020-05-13 | 92 |
| 供电装置及其控制电路、受电装置及其控制电路、使用它的电子设备及充电适配器、异常检测方法 | 2020-05-08 | 752 |
| 应变技术增强负电容器件的结构及制作方法和电子设备 | 2020-05-14 | 374 |
| 半导体装置以及其制造方法 | 2020-05-16 | 489 |
| 包括不同类型的存储单元的半导体器件 | 2020-05-18 | 283 |
| 静电放电保护电路 | 2020-05-16 | 301 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈