一种基于FPGA+MCU的高速模拟量采集板卡
专利汇可以提供一种基于FPGA+MCU的高速模拟量采集板卡专利检索，专利查询，专利分析的服务。并且本 发明 公开了一种基于FPGA+MCU的高速模拟量采集板卡，包括 信号 调理 电路 、ADC 采样 电路、FPGA芯片、MCU处理器和通讯模 块 ；所述FPGA芯片包括ADC 控制器 、前端FIFO 存储器 、DDR3控制器、后端FIFO存储器和DDR3 SDRAM存储器；其中，信号调理电路差分电路、8位拨码 开关 、 仪表 放大器 、低通滤波电路、 电压 跟随器电路，信号调理电路接收发信设备发出的 模拟信号 ，滤除模拟信号的噪声并将模拟信号调理为±10V模拟信号后输出。本发明利用信号调理电路进行差分输入，可以补偿地线上的压降，通过拨动其8位拨码开关的相应开关，可以配置±50V、±25V和±12.5V这三种信号输入范围，以及20Hz、300Hz和10kHz三种低通滤波截止 频率 ，实现不同范围信号的检测及不同频段噪声的滤波。，下面是一种基于FPGA+MCU的高速模拟量采集板卡专利的具体信息内容。
1.一种基于FPGA+MCU的高速模拟量采集板卡，其特征在于，包括信号调理电路、ADC采样电路、FPGA芯片、MCU处理器和通讯模块；所述FPGA芯片包括ADC控制器、前端FIFO存储器、DDR3控制器、后端FIFO存储器和DDR3 SDRAM存储器；其中，
信号调理电路接收发信设备发出的模拟信号，滤除模拟信号的噪声并将模拟信号调理为±10V模拟信号后输出；
MCU处理器通过通讯模块接收上位机发送的指令，并根据该指令向FPGA芯片输出控制信号，FPGA芯片通过ADC控制器向ADC采样电路输出采样开始信号和终止信号，ADC采样电路对调理后的模拟信号进行模数转换后发送至前端FIFO存储器，并向ADC控制器反馈结束信号，前端FIFO存储器向DDR3控制器输出写请求信号，DDR3控制器读取前端FIFO存储器中的数字信号并高速写入DDR3 SDRAM存储器中；
MCU处理器向后端FIFO存储器发送控制信号，后端FIFO存储器向DDR3控制器输出请求信号，DDR3控制器读取DDR3 SDRAM存储器中的数据给后端FIFO存储器，后端FIFO存储器将数据输出到MCU处理器，MCU处理器通过通讯模块将数据发送到上位机。
2.如权利要求1所述的一种基于FPGA+MCU的高速模拟量采集板卡，其特征在于，所述信号调理电路具有八个通道，每个通道均包括第一信号输入端、第二信号输入端、差分电路、8位拨码开关、仪表放大器、低通滤波电路、电压跟随器电路和信号输出端；其中，所述差分电路包括与第一信号输入端串联的第一电阻、第二电阻、第三电阻、第四电阻和第五电阻，第五电阻末端接地，以及与第二信号输入端串联的第六电阻、第七电阻、第八电阻、第九电阻和第十电阻，第十电阻末端接地；第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻和第十电阻均为215kΩ；
所述8位拨码开关的第一开关的输入引脚连接至第一电阻的末端，第二开关的输入引脚连接至第六电阻的末端，第三开关的输入引脚连接至第三电阻的末端，第四开关的输入引脚连接至第八电阻的末端，第五开关的输入引脚连接至第四电阻的末端，第六开关的输入引脚连接至第九电阻的末端；
所述仪表放大器的正向输入端与所述第二开关、第四开关、第六开关的输出引脚连接，仪表放大器的反向输入端与所述第一开关、第三开关、第五开关的输出引脚连接，仪表放大器的输出端连接所述低通滤波电路的输入端，低通滤波电路的输出端连接所述电压跟随器电路的正向输入端，电压跟随器电路的输出端与所述信号输出端连接。
3.如权利要求2所述的一种基于FPGA+MCU的高速模拟量采集板卡，其特征在于，所述仪表放大器选用INA128低功耗、高精度通用仪表放大器。
4.如权利要求2所述的一种基于FPGA+MCU的高速模拟量采集板卡，其特征在于，所述低通滤波电路包括第十一电阻、第一电容、第二电容和第三电容；
第十一电阻的输入端与所述仪表放大器的输出端连接，第十一电阻的输出端与所述电压跟随器电路的正向输入端连接；
第一电容与所述8位拨码开关的第七开关的输入引脚连接，第七开关的输出引脚与第十一电阻的输出端连接；
第二电容与所述8位拨码开关的第八开关的输入引脚连接，第八开关的输出引脚与第十一电阻的输出端连接；
第三电容的输入端与第十一电阻的输出端连接，第三电容末端接地。
5.如权利要求2所述的一种基于FPGA+MCU的高速模拟量采集板卡，其特征在于，所述电压跟随器电路选用AD712运放芯片。
6.如权利要求1所述的一种基于FPGA+MCU的高速模拟量采集板卡，其特征在于，所述ADC采样电路设有高速I/O接口，并通过高速I/O接口与所述FPGA芯片连接。
7.如权利要求1所述的一种基于FPGA+MCU的高速模拟量采集板卡，其特征在于，所述MCU处理器设有DMA接口，并通过DMA接口与FPGA芯片连接。
8.如权利要求7所述的一种基于FPGA+MCU的高速模拟量采集板卡，其特征在于，所述MCU处理器还设有FSMC接口，并通过FSMC接口与通讯模块连接。
9.如权利要求1所述的一种基于FPGA+MCU的高速模拟量采集板卡，其特征在于，所述通讯模块通过EtherCAT环网通讯网络与上位机通讯。
一种基于FPGA+MCU的高速模拟量采集板卡
技术领域
背景技术
发明内容
MCU处理器向后端FIFO存储器发送控制信号，后端FIFO存储器向DDR3控制器输出请求信号，DDR3控制器读取DDR3 SDRAM存储器中的数据给后端FIFO存储器，后端FIFO存储器将数据输出到MCU处理器，MCU处理器通过通讯模块将数据发送到上位机。
所述8位拨码开关的第一开关的输入引脚连接至第一电阻的末端，第二开关的输入引脚连接至第六电阻的末端，第三开关的输入引脚连接至第三电阻的末端，第四开关的输入引脚连接至第八电阻的末端，第五开关的输入引脚连接至第四电阻的末端，第六开关的输入引脚连接至第九电阻的末端；
所述仪表放大器的正向输入端与所述第二开关、第四开关、第六开关的输出引脚连接，仪表放大器的反向输入端与所述第一开关、第三开关、第五开关的输出引脚连接，仪表放大器的输出端连接所述低通滤波电路的输入端，低通滤波电路的输出端连接所述电压跟随器电路的正向输入端，电压跟随器电路的输出端与所述信号输出端连接。
第一电容与所述8位拨码开关的第七开关的输入引脚连接，第七开关的输出引脚与第十一电阻的输出端连接；
第二电容与所述8位拨码开关的第八开关的输入引脚连接，第八开关的输出引脚与第十一电阻的输出端连接；
第三电容的输入端与第十一电阻的输出端连接，第三电容末端接地。
图3为本发明数据采样电路的电路框图；
图4为本发明FPGA芯片控制信号采集及数据传输实现原理框图。
具体实施方式
所述8位拨码开关A-2的第一开关的输入引脚连接至第一电阻R107的末端，第二开关的输入引脚连接至第六电阻R100的末端，第三开关的输入引脚连接至第三电阻R109的末端，第四开关的输入引脚连接至第八电阻R102的末端，第五开关的输入引脚连接至第四电阻R110的末端，第六开关的输入引脚连接至第九电阻R103的末端；
所述仪表放大器A-3的正向输入端与所述第二开关、第四开关、第六开关的输出引脚连接，仪表放大器A-3的反向输入端与所述第一开关、第三开关、第五开关的输出引脚连接，仪表放大器A-3的输出端连接所述低通滤波电路A-4的输入端，低通滤波电路A-4的输出端连接所述电压跟随器电路A-5的正向输入端，电压跟随器电路A-5的输出端与所述信号输出端OUT0连接。
MCU处理器向后端FIFO存储器发送控制信号，后端FIFO存储器向DDR3控制器输出请求信号，DDR3控制器读取DDR3 SDRAM存储器中的数据给后端FIFO存储器，后端FIFO存储器将数据输出到MCU处理器，MCU处理器通过通讯模块将数据发送到上位机。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种高质量人体体表信号采集设备 | 2020-05-08 | 158 |
| 电压生成电路及过电流检测电路 | 2020-05-11 | 857 |
| 一种通信仪表自动检测装置 | 2020-05-12 | 638 |
| 一种基于物联网技术的电子汽车衡称重系统及防雷击方法 | 2020-05-13 | 880 |
| 一种全无线分布式人体生理信号采集有源电极系统 | 2020-05-13 | 172 |
| 可编程增益放大器和包含PGA的ΔΣ模数转换器 | 2020-05-08 | 126 |
| 高压母线感应取电装置及方法 | 2020-05-08 | 435 |
| 飞机发动机转速检测电路及系统 | 2020-05-12 | 276 |
| 一种改进的低成本压阻变送器系统 | 2020-05-12 | 599 |
| 一种带恒温控制功能的高灵敏多气体检测系统 | 2020-05-13 | 361 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
