Speicherzelle und Verfahren zum Speichern von Daten

Die Erfindung bezieht sich auf eine Speicherzelle zum Speichern mindestens einer Bitinformation, wobei die Speicherzelle eine Halbleiterstruktur mit einem zumindest einen Potentialtopf aufweisenden Bandverlauf und zumindest zwei elektrische Anschlüsse umfasst, wobei sich durch Anlegen einer e- lektrischen Einspeisespannung an die zwei Anschlüsse der Beladungszustand des Potentialtopfes mit Ladungsträgern vergrößern, durch Anlegen einer Entladespannung verkleinern und durch Anlegen einer Beibehaltespannung beibehalten lässt und wobei der jeweilige Beladungszustand des Potentialtopfes die Bitinformation der Speicherzelle festlegt.

Die beiden heutzutage wichtigsten kommerziell erhältlichen Halbleiter-Speicherzellen sind DRAM- und Flash- Speicherzellen.

DRAM-Speicherzellen, die beispielsweise als Arbeitsspeicher in PCs zur Anwendung kommen, speichern die Information als Ladung in einem Kondensator (R. Waser, Microelectronics and Information Technology, Wiley-VCH, Berlin, 2003) . Die Vorteile der DRAM-Speicherzellen liegen in einer schnellen Zugriffszeit im Bereich von unter 20 Nanosekunden und einer hohen Haltbarkeit von > 10 ¹⁵ Schreib- und Löschzyjclen. Ein Nachteil der DRAM-Speicherzellen ist eine relativ kurze Speicherzeit von nur einigen zehn Millisekunden.

Bei Flash-Speicherzellen, die z. B. in Memory-Sticks, Digitalkameras oder Handys eingesetzt werden und gattungsgemäße Speicherzellen bilden, kommt eine MOSFET-Struktur mit einem zusätzlichen Floating-Gate als Speicherelement zum Einsatz (L. Geppert, The new indelible memories, IEEE Spectrum, 49-54 (2003); SM Sze, Evolution of Nonvolatile Semiconductor Memory: From Floating-Gate Concept to Single-Electron Memory Cell, in Future Trends in Microelectronics, edited by S. Lu- ryi, J. Xu, and A. Zaslavsky, page 291, John Wiley & Sons, Inc., 1999) .

Den Bandverlauf einer vorbekannten Flash-Speicherzelle zeigt beispielhaft die Figur 15. Man erkennt Siθ ₂ ~Barrieren, die ein sogenanntes Floating-Gate einschließen, in dem Ladung gespeichert werden kann. Die SiO ₂ -Barrieren der Flash- Speicherzelle ermöglichen Speicherzeiten von >10 Jahren. Die Siθ2~Barrieren führen aber auch zu Nachteilen, nämlich zu einer langsamen Schreibzeit in der Größenordnung von Mikrose- kunden und zu einer nur geringen Haltbarkeit von nur rund einer Million Lösch- und Schreibzyklen. Der Schreibprozess erfolgt in einer CHE-Flash-Zelle (CHE=channel hot electron) mittels einer Injektion heißer Ladungsträger (hot electron injection) , bei der die Ladungsträger durch Anlegen einer Spannung so stark beschleunigt werden, dass sie über eine der beiden Siθ ₂ ~Barrieren in das Floating-Gate gebracht werden können. Die heißen Ladungsträger zerstören wegen ihrer hohen kinetischen Energie die Barriere, wodurch die Haltbarkeit begrenzt wird, und gelangen nur mit geringer Wahrscheinlichkeit in das Floating-Gate, wodurch der Schreibprozess sehr langsam ist.

Der Erfindung liegt demgemäß die Aufgabe zugrunde, eine Speicherzelle anzugeben, die sich relativ schnell beschreiben _^ lässt und dennoch eine lange Speicherzeit aufweist.

Diese Aufgabe wird erfindungsgemäß durch eine Speicherzelle mit den Merkmalen des Anspruchs 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind in Unteransprüchen angegeben.

Danach ist erfindungsgemäß vorgesehen, dass die Speicherzelle eine Halbleiterstruktur mit einer Raumladungszone aufweist und der Potentialtopf durch eine Halbleiterheterostruktur gebildet ist, wobei die Halbleiterheterostruktur und die Raumladungszone relativ zueinander räumlich derart angeordnet sind, dass sich die Halbleiterheterostruktur bei Anliegen der Beibehaltespannung innerhalb der Raumladungszone, bei Anliegen der Einspeisespannung am Rand oder außerhalb der Raumladungszone und bei Anliegen der Entladespannung innerhalb der Raumladungszone befindet.

Ein wesentlicher Vorteil der erfindungsgemäßen Speicherzelle ist darin zu sehen, dass diese aufgrund der erfindungsgemäß vorgesehenen relativen Anordnung zwischen einer Raumladungs- zone und einer Halbleiterheterostruktur und damit aufgrund des Zusammenspiels zwischen Raumladungszone und Halbleiterheterostruktur sowohl schnell beschrieben werden kann als auch eine sehr lange Speicherzeit aufweist. Die Zugriffszeiten, also die Schreib- oder die Lesezeiten, liegen im Nanosekun- denbereich, und gleichzeitig sind Speicherzeiten von mehreren Jahren möglich.

Die erfindungsgemäße Idee besteht darin, dass sich eine Halbleiterheterostruktur sehr schnell mit Ladungsträgern füllen und auch sehr schnell wieder von diesen befreien lässt, so dass die erwähnte hohe Zugriffsgeschwindigkeit erreicht wird.

Die lange Speicherzeit wird erfindungsgemäß dadurch erreicht, dass' für den Speicherbetrieb, also für den Zustand des Beibe- haltens der Speicherladung, die Raumladungszone auf die Halbleiterheterostruktur ausgeweitet wird, so dass die__iri_ der

HalbieTterheterostruktur gefangenen Ladungsträger aus dieser nicht entweichen können; gleichzeitig können - und zwar aufgrund der Verarmung an Ladungsträgern innerhalb der Raumla- dungszone - auch keine anderen Ladungsträger in den Potentialtopf der Halbleiterheterostruktur hineinfallen, so dass der Beladungszustand des Potentialtopfes konserviert wird. Dadurch wird beispielsweise sowohl ein sicheres Speichern einer logischen Eins (zum Beispiel definiert durch einen gefüllten Potentialtopf) als auch ein sicheres Speichern einer logischen Null (zum Beispiel definiert durch einen leeren Potentialtopf) gewährleistet. Mit anderen Worten besteht der erfinderische Gedanke also darin, eine Raumladungszone mit einer Halbleiterheterostruktur zu verknüpfen, um Bitinformationen zu speichern.

Vorzugsweise weist die Halbleiterheterostruktur mindestens eine Nanostruktur auf. Unter Nanostrukturen werden hier beispielsweise niederdimensionale Halbleiterstrukturen verstanden, deren Ausdehnung in eine oder mehrere Raumrichtungen so eingeschränkt ist, dass die Ausdehnung in dieser Raumrichtung in der Größenordnung der „de-Broglie ^Xλ -Wellenlänge des betrachteten Ladungsträgers (Elektron oder Loch) liegt. Derartige Nanostrukturen können durch Quantenfilme, Quantendrähte oder Quantenpunkte gebildet sein, wie sie beispielsweise aus der Druckschrift „Quantum Dot Heterostructures" (D. Bimberg, M. Grundmann, and NN Ledentsov, John Wiley & Sons, Chi- chester, 1998) bekannt sind.

Die erlaubten Zustände der Nanostrukturen liegen vorzugsweise energetisch tiefer als die des sie umgebenden Materials (z.

B. Matrixmaterial) . Für die in einer solchen Nanostruktur gebundenen bzw. gespeicherten Ladungsträger liegt in diesem Falle eine Potentialbarriere vor, die die Ladungsträger nur durch eine Energieaufnahme überwinden können, um in das Lei- tungs- bzw. Valenzband des umgebenden Materials zu gelangen. Ein wesentlicher Vorteil der Nanostrukturen besteht darin, ^" dass zur Darstellung eines Informationsbits nur relativ wenige Ladungsträger erforderlich sind, weil die Anzahl an verfügbaren Besetzungszuständen innerhalb des Potentialtopfes bei Nanostrukturen sehr klein ist: Im Idealfall kann ein Informationsbit mit nur einem oder zwei Ladungsträgern dargestellt werden. Speicherzellen mit Nanostrukturen unterscheiden sich damit erheblich von den eingangs beschriebenen vorbekannten Speicherzellentypen, bei denen zur Speicherung ei- nes Informationsbits eine große Anzahl von Ladungsträgern benötigt wird und sich ein relativ hoher Energieverbrauch beim Schreib- und Löschprozess ergibt: Flash-Speicherzellen benö- tigen beispielsweise ca. eintausend Elektronen, während DRAM- Speicherzellen für ein Informationsbit sogar mehrere zehntausend Ladungsträger brauchen.

Wie die Raumladungszone erzeugt wird, ist im Übrigen prinzipiell beliebig: Besonders einfach und damit vorteilhaft lässt sich die Raumladungszone jedoch durch einen pn-Übergang hervorrufen. Alternativ kann die Raumladungszone beispielsweise auch auf einem Schottky-Kontakt beruhen.

Vorzugsweise ist die Speicherzelle derart ausgestaltet, dass sich der Beladungszustand der Halbleiterheterostruktur durch Anlegen einer Durchlassspannung an die Anschlüsse vergrößern lässt. Bevorzugt erfolgt eine Vergrößerung des Beladungszu- Standes durch Relaxation der Ladungsträger von einer an die Halbleiterheterostruktur mittelbar oder unmittelbar angrenzenden Leitungs- oder Valenzbandkante eines dotierten Halbleitermaterials, weil nämlich ein Relaxationsvorgang physikalisch sehr schnell abläuft.

Der Bandverlauf ist im Bereich der Halbleiterheterostruktur beispielsweise derart ausgebildet, dass der Beladungszustand der Halbleiterheterostruktur durch Anlegen einer Sperrspannung verringerbar ist. Die Verringerung des Beladungszustan- des kann beispielsweise auf einem Tunneleffekt beruhen.

Die Halbleiterstruktür kann beispielsweise äus ^"' einer ^" TT1 ^" /V-- ^"" Materialkombination, einer II/VI-Materialkombination oder aus einer IV/IV-Materialkombination bestehen.

Zum Auslesen der Speicherzelle kann beispielsweise eine ein 2-dimensionales Elektronengas enthaltende Ausleseschicht vorhanden sein. Vorzugsweise ist eine solche Ausleseschicht von der Halbleiterheterostruktur durch eine Halbleiterzwischen- Schicht getrennt. Die Dicke der Halbleiterzwischenschicht ist beispielsweise derart bemessen, dass die Ausleseschicht im Speicherzustand am Rand oder außerhalb der Raumladungszone liegt. Die Dicke der Halbleiterzwischenschicht beträgt bevorzugt mindestens 5 nm.

Besonders bevorzugt ist die Halbleiterheterostruktur durch eine Trägerschicht gebildet, in der eine Mehrzahl an Na- nostrukturen beabstandet voneinander angeordnet ist. Das Schichtmaterial der Trägerschicht weist vorzugsweise einen höheren elektrischen Widerstand auf als die Ausleseschicht. Dadurch, dass die Nanostrukturen beabstandet voneinander an- geordnet sind, ist es möglich, Anschlusskontakte zum elektrischen Kontaktieren der Ausleseschicht ohne weitere Isolationsschichten durch die Halbleiterheterostruktur hindurchzuführen, ohne dass es zu einem unmittelbaren Kurzschluss zwischen den Nanostrukturen kommen kann.

Im Hinblick auf eine besonders große Informationsdichte wird es als vorteilhaft angesehen, wenn die Halbleiterheterostruktur eine Mehrzahl an Besetzungszuständen aufweist, die jeweils eine Bitinformation repräsentieren und von Ladungsträ- gern besetzt werden können, und dass die Anzahl der besetzten Besetzungszustände auslesbar ist. In dieser Weise lassen sich Ladungsträgermultiplexing und damit Multi-Level-Zellen realisieren.

Mit der Speicherzelle kann beispielsweise eine Auswerteeinrichtung in Verbindung stehen, die den Beladungs_zust _^ an_d_des zumindest einen Potehtialtopfes misst und mit dem Messwert eine die Bitinformation angebende Zahl ermittelt.

Beispielsweise kann die Auswerteeinrichtung als Bitinformation eine binäre Zahl ausgeben.

Bevorzugt sind die Halbleiterheterostruktur und die Raumladungszone relativ zueinander räumlich derart angeordnet, dass eine Spannung von Null Volt zwischen den elektrischen Anschlüssen der Speicherzelle eine Beibehaltespannung darstellt bzw. bewirkt. Die Erfindung bezieht sich außerdem auf ein Verfahren zum Betreiben einer Speicherzelle, bei dem eine Bitinformation der Speicherzelle durch den Beladungszustand mindestens eines Potentialtopfes der Speicherzelle festgelegt wird, wobei durch Anlegen einer elektrischen Einspeisespannung an die Speicherzelle der Beladungszustand des Potentialtopfes mit Ladungsträgern vergrößert und durch Anlegen einer Entladespannung verkleinert wird und wobei bei Anlegen einer Beibe- haltespannung die Ladungsträger innerhalb des Potentialtopfes gefangen bleiben. Ein solches Verfahren ist von den eingangs erwähnten Flash-Speicherzellen her bekannt.

Im Hinblick auf eine schnelle Zugriffszeit und eine lange Speicherzeit wird erfindungsgemäß vorgeschlagen, dass zum Vergrößern des Beladungszustandes eine derartige Einspeisespannung an die Speicherzelle angelegt wird, dass sich eine den ^" Potentialtopf bildende Halbleiterheterostruktur am Rand oder außerhalb einer Raumladunsgzone der Speicherzelle befin- det, dass zum Beibehalten des Beladungszustandes eine derartige Beibehaltespannung an die Speicherzelle angelegt wird, dass sich die Halbleiterheterostruktur innerhalb dieser Raumladungszone befindet und die Ladungsträger innerhalb der Halbleiterheterostruktur gefangen sind, und dass zum Verklei- nern des Beladungszustandes eine derartige Entladespannung an die Speicherzelle angelegt wird, dass sich die Halbleiterheterostruktur innerKaIB ^"~ ä ^" ie§e ^" r ^r~ Rcrαin'-ta"dun-gs:z-one-be-fi-nde-t, -3-e.-_. doch die Ladungsträger die Heterostruktur verlassen können.

Bezüglich der Vorteile des erfindungsgemäßen Verfahrens sei auf die obigen Ausführungen im Zusammenhang mit der erfindungsgemäßen Speicherzelle verwiesen, weil die Vorteile der erfindungsgemäßen Speicherzelle denen des erfindungsgemäßen Verfahrens im Wesentlichen entsprechen. Entsprechendes gilt für vorteilhafte Weiterbildungen des erfindungsgemäßen Verfahrens. Vorzugsweise wird während des Auslesens der Speicherzelle die Beibehaltespannung an die Speicherzelle angelegt. Das Auslesen kann beispielsweise durchgeführt werden, indem ein vom Beladungszustand des Potentialtopfes abhängiger elektrischer Widerstand einer ein 2-dimensionales Elektronengas enthaltenden Ausleseschicht ausgewertet wird. Alternativ kann das Auslesen durchgeführt werden, indem die vom Beladungszustand des Potentialtopfes abhängige Kapazität der Raumladungszone der Speicherzelle ausgewertet wird. Auch kann das Auslesen durch- geführt werden, indem der vom Beladungszustand des Potentialtopfes abhängige elektrische Widerstand der Speicherzelle ausgewertet wird. Ebenfalls möglich ist es, das Auslesen durchzuführen, indem der vom Beladungszustand des Potentialtopfes abhängige Ladungstransfer von oder zu der Speicherzel- Ie ausgewertet wird.

Alternativ kann während des Auslesens der Speicherzelle die Entladespannung an die Speicherzelle angelegt werden. Auch in diesem Falle kann das Auslesen durchgeführt werden, indem der vom Beladungszustand des Potentialtopfes abhängige Ladungstransfer von oder zu der Speicherzelle ausgewertet wird.

Zum Vergrößern des Beladungszustandes des Potentialtopfes wird bevorzugt eine derartige Einspeisespannung an die Spei- cherzelle angelegt, dass die Ladungsträger von einer an den Potentialtopf mittelbar oder unmittelbar angrenzenden LejL_-_ -tu-ngs—-Oxäex ^{^} Va ^' lerTzbähä ^' k ^' änte eines dotierten Halbleitermaterials in den Potentialtopf relaxieren.

Zum Verringern des Beladungszustandes des Potentialtopfes wird bevorzugt eine derartige Entladespannung an die Speicherzelle angelegt, dass die Ladungsträger aus dem Potentialtopf heraustunneln.

Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen näher erläutert; dabei zeigen beispielhaft Figuren 1-2 ein erstes Ausführungsbeispiel für eine erfindungsgemäße Speicherzelle mit einer Na- nostruktur (beispielsweise einem Quanten- film) , die einen Potentialtopf bildet, oder mehrere Nanostrukturen (beispielsweise Quantenpunkte) die mehrere Potentialtöpfe bilden, sowie mit einer Ausleseschicht,

Figuren 3-5 den Bandverlauf innerhalb der Speicherzelle gemäß der Figur 1 beim Beibehalten des Be- füllungszustandes des Potentialtopfes, beim Befüllen des Potentialtopfes und beim Entleeren des Potentialtopfes,

Figur 6 den Einfluss der Ausleseschicht auf den Bandverlauf,

Figur 7 ein zweites Ausführungsbeispiel für eine erfindungsgemäße Speicherzelle mit Nanostrukturen, jedoch ohne Ausleseschicht,

Figuren 8-9 ein drittes Ausführungsbeispiel für eine erfindungsgemäße Speicherzelle ohne Ausle- seschicht, jedoch mit einer zusätzlichen Hilfsschicht für ein verbessertes Tunnelverhalten beim Entleeren des Potentialtopfes, ^~~

Figuren 10-11 ein viertes Ausführungsbeispiel für eine erfindungsgemäße Speicherzelle mit einer zusätzlichen Quantenfilmschicht für ein verbessertes Tunnelverhalten beim Entleeren des Potentialtopfes,

Figuren 12-13 ein fünftes Ausführungsbeispiel für eine Speicherzelle 10 mit einer zusätzlichen deltaförmig dotierten Schicht, Figur 14 ein sechstes Ausführungsbeispiel mit einem gegenüber den Ausführungsbeispielen 1-5 in- versen Dotierungsprofil und

Figur 15 zur allgemeinen Erläuterung eine Flash- Speicherzelle nach dem Stand der Technik.

In den Figuren 1-14 werden für identische oder vergleichbare Komponenten der Übersicht halber dieselben Bezugszeichen verwendet.

In der Figur 1 ist ein erstes Ausführungsbeispiel für eine Speicherzelle 10 in einer dreidimensionalen Sicht von schräg oben dargestellt. Die Figur 2 zeigt die entsprechende Speicherzelle 10 im Querschnitt.

Die Speicherzelle 10 enthält, wie weiter unten im Detail erläutert werden wird, eine Halbleiterstruktur 11 mit einem pn- Übergang 12, der eine Raumladungszone bereitstellt. Bei dem nachfolgend beschriebenen Ausführungsbeispiel wird davon ausgegangen, dass die den pn-Übergang 12 bildenden Schichten so angeordnet sind, dass n-dotiertes Speicherzellenmaterial 13 unterhalb des p-dotierten Speicherzellenmaterials 14 liegt; selbstverständlich ist diese Anordnung nur beispielhaft zu verstehen: So kann das n-dotierte Speicherzellenmaterial_ _13__ ^" stTä ^' ttdessen auch oberhalb des p-dotierten Speicherzellenmaterials 14 angeordnet werden.

Man erkennt in den beiden Figuren 1 und 2 ein Substrat 20, auf dem eine hoch n-dotierte Anschlussschicht 30 aufgebracht ist. Auf der Anschlussschicht 30 befindet sich ein unterer elektrischer Anschluss 40 der Speicherzelle 10. Das Substrat 20 besteht beispielsweise aus undotiertem GaAs und die hoch n-dotierte Anschlussschicht 30 aus Al _x Gai_ _x As. Auf der Anschlussschicht 30 liegt eine n-dotierte Zuleitungsschicht 50 auf, oberhalb derer eine Ausleseschicht 60 angeordnet ist; die Ausleseschicht 60 besteht beispielsweise aus In _x Gai_ _x As und stellt ein 2-dimensionales Elektronengas zur Verfügung, das in der Figur 2 durch das Bezugszeichen 2DEG gekennzeichnet ist. Die n-dotierte Zuleitungsschicht 50 besteht beispielsweise aus Al _x Gai_ _x As .

Durch eine Halbleiterzwischenschicht 70 beispielsweise aus demselben Material wie die Zuleitungsschicht 50 von der Ausleseschicht 60 getrennt ist eine Halbleiterheterostruktur 80 vorgesehen, die durch eine Trägerschicht 90 mit darin eingebetteten Nanostrukturen 100, beispielsweise in Form von Quantenpunkten, gebildet ist. Der Bandabstand der Halbleiterhete- rostruktur 80 ist kleiner als der in der darunter liegenden Schicht 70 sowie ebenfalls kleiner als in einer darüber befindlichen n-dotierten Abstandsschicht 110, so dass die Halbleiterheterostruktur 80 mindestens einen Potentialtopf bereitstellt, in dem Ladungsträger gefangen werden können.

Die Trägerschicht 90 besteht beispielsweise aus dotiertem o- der undotiertem Al _x Gai- _x As, und die Nanostrukturen werden vorzugsweise aus In _x Gai_ _x Sb oder In _x Gai- _x As gebildet. Die n- dotierte Abstandsschicht 110 kann beispielsweise aus demsel- ben Material wie die n-dotierte Zuleitungsschicht 50 bestehen.

Auf der n-dotierten Abstandsschicht 110 befindet sich eine hoch p-dotierte Anschlussschicht 120 beispielsweise aus dem- selben Material wie die Abstandsschicht 110, auf der ein oberer elektrischer Anschluss 130 der Speicherzelle 10 aufliegt.

Durch die Übergangsstelle zwischen der hoch p-dotierten Anschlussschicht 120 und der n-dotierten Abstandsschicht 110 wird der pn-Übergang 12 gebildet. Durch den pn-Übergang 12 wird in der Speicherzelle 10 eine Raumladungszone hervorgerufen, deren Raumladungszonenweite von der an die beiden elekt- rischen Anschlüsse 40 und 130 angelegten Steuerspannung Us und der Dotierkonzentration in der Schicht 110 und 50 abhängt .

Die Figur 3 zeigt den Bandverlauf in der Speicherzelle 10 für den Fall, dass als Steuerspannung Us keine Spannung oder eine Beibehaltespannung angelegt wird, bei der der Beladungszustand der Speicherzelle 10 beibehalten bzw. konstant gehalten wird. Aus Gründen der Übersicht sind in der Figur 3 nur das Leitungsband E _L und Elektronen als Ladungsträger dargestellt; die nachstehenden Erläuterungen gelten aber für das Valenzband und für Löcher als Ladungsträger je nach der Ausführung der Halbleiterstruktur 11 entsprechend.

Es lässt sich in der Figur 3 erkennen, dass die Dotierung der Schichten der Speicherzelle 10 sowie die Dicke der Abstandsschicht 110 so gewählt sind, dass sich die Raumladungszone bei Anliegen der Beibehaltespannung (also beispielsweise bei Us = übei = OV) bis in die Halbleiterheterostruktur 80 er- streckt und diese einschließt; die Raumladungszonenweite Wn innerhalb des n-dotiertes Speicherzellenmaterials 13 ist also größer, zumindest genauso groß, wie die Dicke des Schichtpakets, das sich aus der Abstandsschicht 110 und der Dicke der Halbleiterheteroschicht 80 zusammensetzt.

In der Figur 3 ist darüber hinaus erkennbar, dass die La- dung-stxäger-,---d-Le"Sich" ^"~ ±πnerh ^" ärrb ^"" des durch ^" die Halbleiterheterostruktur 80 gebildeten Potentialtopfes 200 befinden, diesen nicht verlassen können, weil sie die Emissionsbarriere nicht überwinden können. In diesem Zusammenhang sei erwähnt, dass die Höhe der Emissionsbarriere maßgeblich die Speicherzeit der Speicherzelle 10 bestimmt und daher möglichst groß sein sollte; vorzugsweise beträgt sie mindestens 1,0 eV um eine Speicherzeit von mehreren Tagen zu realisieren.

Aufgrund der räumlichen Lage des Potentialtopfes 200 innerhalb der Raumladungszone Wn wird außerdem sichergestellt, dass keine zusätzlichen Ladungsträger unerwünscht in den Potentialtopf 200 hineinfallen können und den Speicherzustand in dieser Weise verändern bzw. überschreiben können; denn die Raumladungszone ist sehr arm an freien Ladungsträgern, so dass schlicht keine Ladungsträger für eine Verfälschung des Speicherinhalts zur Verfügung stehen. Von außerhalb der Raumladungszone Wn können ebenfalls keine Ladungsträger in den Potentialtopf 200 eindringen, weil sie die Einfangbarriere, die durch den Bandverlauf innerhalb der Raumladungszone ge- bildet wird, nicht überwinden können.

In der Figur 4 ist dargestellt, wie der Potentialtopf 200 mit Ladungsträgern gefüllt werden kann, um beispielsweise eine logische „Eins" in die Speicherzelle 10 einzuschreiben. Nach- folgend wird beispielhaft davon ausgegangen, dass eine logische Eins durch einen gefüllten Potentialtopf 200 und eine logische „Null" durch einen leeren Potentialtopf charakterisiert wird; selbstverständlich ist diese Festlegung beliebig und könnte auch umgekehrt sein.

Zum „Schreiben" einer logischen Eins wird an die beiden Anschlüsse 40 und 130 und damit an den pn-Übergang 12 als Steuerspannung Us eine Einspeisespannung Uspeis, und zwar eine Durchlassspannung Uspeis > Umin (Umin beträgt beispielsweise 0,7 V), angelegt, so dass die Raumladungszone Wn verkleinert wird. Man erkennt in der Figur 4, dass die Raumladungszone_n-_ j^eii,e_-Wn-ni-Ght-mehr—in-'d ^" ire ^~ HäTbTeit¥rheterostruktur 80 hineinragt und die Einfangbarriere vollständig abgebaut ist. Somit können die Ladungsträger, im vorliegenden Fall Elektro- nen, von der Leitungsbandkante E _L in den Potentialtopf 200 im Rahmen eines Relaxationsprozesses unmittelbar „hineinfallen". Das Füllen des Potentialtopfes 200 erfolgt sehr schnell, so dass Schreibzeiten für das Schreiben des Zustands „mit Ladungsträgern gefüllt" (bzw. Bitinformation „Eins") in Pikose- künden möglich sind. In der Figur 5 ist dargestellt, wie der Potentialtopf von den Ladungsträgern geleert werden kann, um beispielsweise eine logische „Null" in die Speicherzelle 10 einzuschreiben. Zum „Entleeren" (Schreiben einer logischen Null) wird an die bei- den Anschlüsse 40 und 130 und damit an den pn-Übergang 12 als Entladespannung eine Sperrspannung Us = Usperr (Usperr beträgt beispielsweise —15 V) angelegt, so dass die Raumladungszone Wn vergrößert wird. Gleichzeitig wird der Bandverlauf verändert bzw. verzerrt, so dass eine Tunnelemission der in dem Potentialtopf 200 gefangenen Elektronen möglich wird. Die Elektronen können somit den Potentialtopf 200 verlassen, wodurch dieser geleert und die Speicherzelle mit einer logischen Null beschrieben wird.

Der Tunnelvorgang ist zwar etwas langsamer als der Relaxationsvorgang beim Befüllen des Potentialtopfes 200, jedoch sind dennoch Entleerungszeiten bzw. Schreibzeiten für eine logische Null im Nanosekundenbereich möglich.

Im Zusammenhang mit den Figuren 1, 2 und 6 soll nun erläutert werden, wie die Speicherzelle 10 ausgelesen werden kann, ohne den Speicherzelleninhalt zu verändern. Hierzu wird die Ausleseschicht 60 herangezogen, deren Bandverlauf in der Figur 6 dargestellt ist. Man kann erkennen, dass der Bandabstand in der Ausleseschicht 60 geringer ist als in den benachbarten Schichten, also der Halbleiterzwischenschicht 70 und der n-

^do^i ^" e ^~ rten ^" ZüTei ^" tü ^" hcfsSchicht-5-0 ₇ - -so—da-s--sich- da-s-berei-ts_er- wähnte 2-dimensionale Elektronengas in dem weiteren Potentialtopf 210 ausbilden kann.

Die Ausleseschicht 60 ist durch zwei seitliche Anschlusskontakte 250 und 260 (Fig. 1 und 2) kontaktiert, so dass die e- lektrischen Eigenschaften der Ausleseschicht 60 mit einem Messgerät 270 gemessen werden können. Aufgrund der Nähe der Ausleseschicht 60 zu der Halbleiterheterostruktur 80 sind die elektrischen Eigenschaften der Ausleseschicht 60 abhängig von dem Füllzustand bzw. der Beladung des Potentialtopfs 200 in der Halbleiterheterostruktur 80, so dass durch ein Messen der elektrischen Eigenschaften der Ausleseschicht 60 der Befül- lungszustand des Potentialtopfs 200 gemessen und der Speicherzustand der Speicherzelle 10 bestimmt werden kann, ohne dass die Gefahr besteht, dadurch den Speicherzustand der Speicherzelle 10 zu verändern.

Beispielsweise kann der Beladungszustand des Potentialtopfs 200 bestimmt werden, indem der von diesem abhängige elektri- sehe Widerstand der Ausleseschicht 60 gemessen und ausgewertet wird.

Die Figur 7 zeigt ein zweites Ausführungsbeispiel für eine Speicherzelle 10. Im Unterschied zu dem Ausführungsbeispiel gemäß den Figuren 1 bis 6 fehlen die Halbleiterzwischenschicht 70 und die Ausleseschicht 60, so dass die Halbleiterheterostruktur 80 unmittelbar an die n-dotierte Zuleitungsschicht 50 angrenzt.

Während das Schreiben von logischen Einsen und Nullen genauso ablaufen kann, wie dies im Zusammenhang mit den Figuren 1 bis 6 erläutert wurde, muss jedoch der Ausleseprozess anders durchgeführt werden, weil die Ausleseschicht 60 fehlt.

Beispielsweise wird das Auslesen durchgeführt, indem die vom Beladungszustand des Potentialtopfes abhängige Kapazität der

-Raτimradungszoήe ^" Wn- ^" der ^' Speicherzelle 10 ^" ausgewertet wird. Alternativ kann das Auslesen durchgeführt werden, indem der vom Beladungszustand des Potentialtopfes abhängige elektrische Widerstand der Speicherzelle 10 ausgewertet wird.

Auch kann das Auslesen durchgeführt werden, indem der vom Beladungszustand des Potentialtopfes 200 abhängige Ladungstransfer von oder zu der Speicherzelle 10 ausgewertet wird. Das letztgenannte Verfahren kann sowohl durchgeführt werden, wenn die zum Schreiben einer Null bzw. zum Entladen vorgese- hene Entladespannung anliegt, als auch dann, wenn die Beibehaltespannung an der Speicherzelle anliegt.

Die Figuren 8 und 9 zeigen ein drittes Ausführungsbeispiel für eine Speicherzelle 10. Bei diesem Ausführungsbeispiel ist

- verglichen mit dem zweiten Ausführungsbeispiel gemäß der Figur 7 - zusätzlich eine Hilfsschicht 50a vorhanden, die die n-dotierte Zuleitungsschicht 50 von der Halbleiterheterostruktur 80 trennt. Die n-dotierte Zuleitungsschicht 50 weist einen kleineren Bandabstand als die Hilfsschicht 50a auf, so dass ein „Heraustunneln" der Ladungsträger aus dem Potentialtopf 200 beim Entleeren der Halbleiterheterostruktur 80 vereinfacht und damit beschleunigt wird. Das Schreiben einer „Null" ist aufgrund der Hilfsschicht 50a also schneller mög- lieh als ohne diese Schicht. Die zugehörige Bandstruktur zeigt die Figur 9.

Die Schichten 50a und 110 können beispielsweise aus demselben Material bestehen, beispielsweise aus AlAs; die Schicht 50 besteht beispielsweise aus 50-prozentigem Alo. ₅ Gao. ₅ As . Die resultierende energetische Höhe der Emissionsbarriere zwischen der Halbleiterheterostruktur 80 (zB aus GaSb oder InSb) und der AlAs-Barriere 50a würde in diesem Fall beispielsweise bei ungefähr 1 eV oder 1,2 eV liegen, wodurch sich eine Speicher- zeit von Tagen bzw. Jahren bei Raumtemperatur ergibt. Aufgrund dieser Schichtanordnung ergibt sich zusätzlich auch ei- ne--Ein-fa-ng-—Bar-riere -beim-Sehreibpxσzre ^' s ^" s7 d-ie ^{: ~} ener ^" getϊscϊf ^" äbe ^~ r ^' bei weitem nicht so hoch wie einem Flash-Speicher nach dem Stand der Technik ist.

Die Figuren 10 und 11 zeigen ein viertes Ausführungsbeispiel für eine Speicherzelle 10. Bei diesem Ausführungsbeispiel ist

- verglichen mit dem zweiten Ausführungsbeispiel gemäß der Figur 7 - zusätzlich eine Quantenfilmschicht 50b vorhanden, die innerhalb der n-dotierten Zuleitungsschicht 50 eingebettet ist. Die Quantenfilmschicht 50b weist einen kleineren Bandabstand als die n-dotierte Zuleitungsschicht 50 auf. Bei der Quantenfilmschicht 50b kann es sich beispielsweise um In _x Gai_ _x As handeln, das in einer Zuleitungsschicht 50 aus Al _x Gai_ _x As-Matrixmaterial eingebettet ist. Die Schichtdicke beträgt beispielsweise ca. 1 - 5nm; sie ermöglicht eine Erhö- hung der Löschgeschwindigkeit, da sich innerhalb der Quantenfilmschicht 50b diskrete Energieniveaus ausbilden, die bei entsprechender Entladespannung ein resonantes Tunneln aus der Halbleiterheterostruktur 80 ermöglichen. Dies bedeutet, dass die Ladungsträger über die Zustände in der Quantenfilmschicht 50b einfacher ins Leitungs- oder Valenzband der Zuleitungsschicht 50 tunneln können als ohne diese Schicht.

Die Figuren 12 und 13 zeigen ein fünftes Ausführungsbeispiel für eine Speicherzelle 10. Im Unterschied zu dem Ausführungs- beispiel gemäß den Figuren 1 bis 11 ist eine zusätzliche del- taförmig dotierte Schicht 300 vorhanden, die innerhalb der n- dotierten Zuleitungsschicht 50 angeordnet ist und eine höhere Dotierung wie die Zuleitungsschicht 50 aufweist. Die Dicke der deltaförmig dotierten Schicht 300 ist vorzugsweise eine Monolage. Die Funktion der deltaförmig dotierten Schicht 300 besteht darin, zusätzlich zur Zuleitungsschicht 50 Ladungsträger für die Ausbildung des zweidimensionalen Elektronengases 2DEG in der Ausleseschicht 60 zur Verfügung zu stellen.

Die Figur 14 zeigt ein sechstes Ausführungsbeispiel für eine Speicherzelle 10. Im Unterschied zu den Ausführungsbeispielen_ jg_emäß-den--Fi-guren—1—b ^" ± ^' s ^"~ 13 ^~" ¥ifid ^" bel diesem ^" fünften Ausführungsbeispiel die Schichten so angeordnet, dass n-dotiertes Speicherzellenmaterial 13 oberhalb des p-dotierten Speicher- zellenmaterials 14 liegt.

Zusammenfassend sei erwähnt, dass grundsätzlich alle Arten von Halbleitermaterialien bzw. Halbleiterstrukturen eingesetzt werden können, mit denen sich Halbleiterheterostruktu- ren mit Potentialtöpfen bilden lassen. Besonders geeignet sind jedoch folgende Materialkombinationen: Für eine Al ₀ , ₄₃ Ga ₀ ^ ₇ As Trägerschicht 90, eine n-dotierte Zuleitungsschicht 50, eine n-dotierte Abstandsschicht 110 und InAs als Material für die Nanostrukturen 100 ergeben sich eine Emissionsbarrierenhöhe von circa mindestens 0,7 eV und da- mit Speicherzeiten bei Raumtemperatur von mehreren Millisekunden .

Für eine AlAs Trägerschichtschicht 90, eine p-dotierte Zuleitungsschicht 50, eine p-dotierte Abstandsschicht 110 und InAs als Material für die Nanostrukturen 100 ergeben sich eine E- missionsbarrierenhöhe von mindestens 0,75 eV und damit Speicherzeiten von mehreren Millisekunden bei Raumtemperatur.

Für eine AlAs Trägerschicht 90, eine p-dotierte Zuleitungs- schicht 50, eine p-dotierte Abstandsschicht 110 und GaSb als Material für die Nanostrukturen 100 ergeben sich eine Emissionsbarrierenhöhe von mindestens 1 eV und damit Speicherzeiten von mehreren Tagen bei Raumtemperatur.

Für eine AlAs Trägerschicht 90, eine p-dotierte Zuleitungsschicht 50, eine p-dotierte Abstandsschicht 110 und InSb als Material für die Nanostrukturen 100 ergeben sich eine Emissionsbarrierenhöhe von mindestens 1,2 eV und damit Speicherzei- ten von mehreren Jahren bei Raumtemperatur.

Auch ist zu erwähnen, dass die Halbleiterheterostruktur 80 - eine--Me-hr-za-hl- -an- -Besetz-ungs-zus-feä-nden—aufweisen—kann--,- -w-ie-dies- in der Figur 3 durch parallele Linien innerhalb des Potentialtopfes 80 angedeutet ist. Jeder Besetzungszustand kann je- weils eine Bitinformation repräsentieren, indem er von Ladungsträgern besetzt wird oder davon frei bleibt. Dadurch ist es möglich, mit einer mit der Speicherzelle in Verbindung stehenden Auswerteeinrichtung den Beladungszustand des Potentialtopfes zu messen und mit dem jeweiligen Messwert die durch den Beladungszustand definierte Bitinformation beispielsweise in Form einer Zahl zu ermitteln. Bezugszeichenliste

10 Speicherzelle

11 Halbleiterstruktur 12 pn-Übergang

13 n-dotiertes Speicherzellenmaterial

14 p-dotiertes Speicherzellenmaterial 20 Substrat

30 hoch n-dotierte Anschlussschicht 40 unterer elektrischer Anschluss

50 n-dotierte Zuleitungsschicht

50a Hilfsschicht

50b Quantenfilmschicht

60 Ausleseschicht 70 Halbleiterzwischenschicht

80 Halbleiterheterostruktur

90 Trägerschicht

100 Nanostrukturen

110 n-dotierte Abstandsschicht 120 hoch p-dotierte Anschlussschicht

130 oberer elektrischer Anschluss

200 Potentialtopf

210 weiterer Potentialtopf

250, 260 seitliche Anschlusskontakte 300 deltaförmig dotierte Schicht

Ub ^""" Steuerspanrrαrrg ^"

Wn Raumladungszonenweite