一种3D动态随机存取存储器及数据保存方法
专利汇可以提供一种3D动态随机存取存储器及数据保存方法专利检索，专利查询，专利分析的服务。并且本 发明 公开了一种3D动态随机存取 存储器 ，包括多个易失性数据存储装置、主控逻辑芯片及电 力 存储装置，主控逻辑芯片的输入端与易失性数据存储装置电连接在一立体堆栈体中，主控逻辑芯片的输出端用于与 非易失性存储器 电连接，在电力存储装置的电供应下，主控逻辑芯片用于驱动将从易失性数据存储装置下载的数据转发复制至非易失性存储器。当易失性数据存储装置断电时，主控逻辑芯片已经将提前下载到的数据非易失性存储器进行存储，实现数据保存的目的。本发明还公开了一种3D动态 随机存取存储器 的数据保存方法，具有上述技术效果。，下面是一种3D动态随机存取存储器及数据保存方法专利的具体信息内容。
1.一种3D动态随机存取存储器，其特征在于，包括多个易失性数据存储装置、主控逻辑芯片及电力存储装置，所述主控逻辑芯片的输入端与所述易失性数据存储装置电连接在一立体堆栈体中，所述主控逻辑芯片的输出端用于与非易失性存储器电连接，在所述电力存储装置的电供应下，所述主控逻辑芯片用于驱动将从所述易失性数据存储装置下载的数据转发复制至所述非易失性存储器。
2.如权利要求1所述的3D动态随机存取存储器，其特征在于，所述主控逻辑芯片包括：
数据下载单元，与所述易失性数据存储装置电连接，用于从所述易失性数据存储装置中下载数据；及
数据传输单元，与所述数据下载单元以及所述非易失性存储器连接，用于将下载的所述数据发送至所述非易失性存储器。
3.如权利要求1所述的3D动态随机存取存储器，其特征在于，所述电力存储装置至少与所述主控逻辑芯片连接，所述电力存储装置包括电容式供电电源或充电电池。
4.如权利要求1所述的3D动态随机存取存储器，其特征在于，还包括一内存模块板，所述立体堆栈体设置于所述内存模块板上。
5.如权利要求4所述的3D动态随机存取存储器，其特征在于，所述内存模块板设置有卡槽，用以接合所述非易失性存储器，所述非易失性存储器包括记忆卡存储器(SD card)或闪存存储器(FLASH memory device)。
6.如权利要求5所述的动态随机存取存储器，其特征在于，所述非易失性存储器设置于所述内存模块板上。
7.如权利要求1所述的3D动态随机存取存储器，其特征在于，所述主控逻辑芯片包括片上系统专用集成电路(SOC ASIC)。
8.如权利要求1至7中任一项所述的3D动态随机存取存储器，其特征在于，所述易失性数据存储装置包括多个层叠堆栈的DRAM内存芯片，所述DRAM内存芯片的数量范围为2至16个。
9.如权利要求8所述的3D动态随机存取存储器，其特征在于，所述DRAM内存芯片之间通过硅穿孔相互连接。
10.一种3D动态随机存取存储器的数据保存方法，其特征在于，包括：
提供如权利要求1所述的3D动态随机存取存储器；
给所述3D动态随机存取存储器供电，所述3D动态随机存取存储器中的所述主控逻辑芯片载入数据至所述易失性数据存储装置中；
当所述存储器断电时，所述电力存储装置给所述主控逻辑芯片供电并接入所述非易失性存储器至所述主控逻辑芯片；及
所述主控逻辑芯片驱动将所述载入数据转发复制至所述非易失性存储器。
一种3D动态随机存取存储器及数据保存方法
技术领域
背景技术
为了保持数据，DRAM使用电容存储的方式进行存储数据，这种方式必须隔一段时间刷新
(refresh)一次，每刷新一次就保存一次数据，如果DRAM没有被刷新，存储的信息就会丢失，
当DRAM断电时，DRAM无法进行刷新，将会导致DRAM中的数据丢失。导致数据容易丢失的另一
个原因是，目前的DRAM的容量较小，导致数据容易丢失。
发明内容
主控逻辑芯片的输入端与所述易失性数据存储装置电连接在一立体堆栈体中，所述主控逻
辑芯片的输出端用于与非易失性存储器电连接，在所述电力存储装置的电供应下，所述主
控逻辑芯片用于驱动将从所述易失性数据存储装置下载的数据转发复制至所述非易失性
存储器。
(FLASH memory device)。
体的基础上增加了主控逻辑芯片，主控逻辑芯片的输出端用于与非易失性存储器电连接，
在电力存储装置的电供应下，主控逻辑芯片用于驱动将从易失性数据存储装置下载的数据
转发复制至非易失性存储器。当易失性数据存储装置断电时，主控逻辑芯片已经将提前下
载到的数据非易失性存储器进行存储，实现数据保存的目的。
方面、实施方式和特征将会是容易明白的。
附图说明
公开的一些实施方式，而不应将其视为是对本发明范围的限制。
具体实施方式
因此，附图和描述被认为本质上是示例性的而非限制性的。
须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，
除非另有明确具体的限定。
接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以
是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可
以根据具体情况理解上述术语在本发明中的具体含义。
们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“方”和“上面”包括第一特征
在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第
二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第
一特征水平高度小于第二特征。
且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，
这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的
关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以
意识到其他工艺的应用和/或其他材料的使用。
与易失性数据存储装置30电连接在一立体堆栈体中，主控逻辑芯片21的输出端用于与非易
失性存储器10电连接，在电力存储装置40的电供应下，主控逻辑芯片21用于驱动将从易失
性数据存储装置30下载的数据转发复制至非易失性存储器10。
random access memory)即易失性数据存储装置30，为了便于连接，主控逻辑芯片21安装在
易失性数据存储装置30底部；为了保护主控逻辑芯片21不受外力破坏，通常将主控逻辑芯
片21安装于内存模板块20上，之后将内存模板块20与立体堆栈体连接；若3D动态随机存取
存储器与电力存储装置40连接，或者电力存储装置40给立体堆栈体供电，使得立体堆栈体
正常运行，那么主控逻辑芯片21从易失性数据存储装置30中下载每一次刷新得到的数据，
若3D动态随机存取存储器与电力存储装置40断开，或者，电力存储装置40并未给立体堆栈
体供电但是主控逻辑芯片21并未断电，那么主控逻辑芯片21将下载的数传输到非易失性存
储器10，非易失性存储器10将数据进行保存，实现数据保存的目的。
性存储器10进行存储；当动态随机存取存储器或者立体堆栈体通电时，电力存储装置40也
可进行充电，防止主控逻辑芯片21断电，无法传输数据。
包括但不限于上述两种电源，还可以为其它类型的电力存储装置40，均在本实施方式的保
护范围内。
存，在没有电流供应的条件下也能够长久地保持数据，其存储特性相当于硬盘，因此，能够
延长数据保存时间。
内存模板块20的上方，保证了动态随机存取存储器的面积。
这些都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保
护范围为准。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 芯片封装件和用于制造芯片封装件的方法 | 2020-12-07 | 3 |
| 路由下发方法、报文转发方法、转发引擎和报文转发设备 | 2021-03-31 | 5 |
| 一种用于减振消噪的自适应主动控制方法及主动控制系统 | 2020-06-28 | 4 |
| 制作半导体器件结构的方法 | 2020-12-11 | 0 |
| 一种用于检测静电放电保护芯片焊接异常的装置及方法 | 2020-11-22 | 1 |
| 一种集成红外传感功能的麦克风 | 2020-06-05 | 7 |
| 低噪声降频器 | 2021-05-31 | 0 |
| Building block for a secure CMOS logic cell library | 2021-01-24 | 4 |
| Application specific integrated circuit (ASIC) of the electromagnetic-induction system | 2021-09-18 | 1 |
| 一种大功率延时继电器 | 2020-12-18 | 1 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
