本発明は、アバランシェフォトダイオードの性能評価を可能とする半導体受光素子に関するものである。

光信号を電気信号に変換する半導体受光素子の一つであるアバランシェフォトダイオードは、発生したキャリアに高電界をかけて格子原子と衝突させてイオン化することによりキャリアを増倍させるアバランシェ増倍を利用し、受光感度の高感度化を可能にしている。 このアバランシェフォトダイオードは、光通信の分野からセンシングおよび計測の分野まで幅広く用いられている。

特に、光通信の分野においては、高速化・大容量化に向けて受光素子の開発が進む中、一般的な半導体受光素子に対し、増倍作用により感度を飛躍的に向上させることができるため、システム構成において光アンプや電気アンプなどの部品点数を減らし、低コスト・低消費電力を可能にするデバイスとして、アバランシェフォトダイオードは大いに注目されている。

現行の光通信で用いられている波長帯域は、１．３μｍおよび１．５μｍ帯であり、半導体受光素子の光吸収層には、効率よく光電変換が行える材料として、ＩｎＧａＡｓが一般に用いられている。 ただし、この材料は、バンドギャップが狭いため、高増倍に必要電界を印加すると、トンネルリーク電流の増加をまねくという問題がある。 このため、ＩｎＧａＡｓよりバンドギャップの広い材料を増倍層に用いることで、暗電流の抑制と高増倍率とを同時に満たす素子が実現されている（非特許文献１参照）。

上述したアバランシェフォトダイオードでは、光吸収層および増倍層のヘテロ接合領域におけるバンド構造と電界プロファイルの設計が重要となる。 高増倍動作のため、増倍層には高電界を印加することになるが、光吸収層では、リーク電流を抑制するために電界を低く抑制する必要が生じる。 このため、光吸収層および増倍層のヘテロ接合領域には、電界制御層が設けられ、動作時において、増倍層には高電界が印加され、光吸収層に印加される電界は抑制されるように設計されている。

ところが、非特許文献１の構成では、ある一定以上のバイアス電圧を印加しないと、光電流が上記ヘテロ接合のバリア障壁を乗り越えて電流値として取り出せない。 この結果、光電流が流れ出すバイアス電圧を印加したときには、増倍層でも増倍に十分な電圧が印加されることになり、外部回路では、一定量の増倍された光電流値が検出されるものとなる。 このため、増倍率が１のときの感度は、シミュレーションによる見積もりでしか得ることができず、正確な値を取得することができない。 増倍率が１のときの感度がわからないと、素子の正確な増倍率の情報が得られず、素子の正確な評価ができずに問題となる。

また、近年の光通信システムにおける技術開発動向は、ＷＤＭ（Wavelength-division multiplexing：波長分割多重方式）や、ＤＱＰＳＫ（Phase Shift Keying：差動四相位相変位変調方式）などの、パラレル伝送方式が活性化しており、受光素子も複数の素子を１つのチップにモノリシックに集積したアレイ素子の開発が進んでいる。 アバランシェフォトダイオードにおいても、アレイ化した構成の実現が重要である。 しかしながら、実際の光学実装においては、光電流値をモニタしながら光軸をあわせるアクティブ調芯が、前述したことにより高いバイアス電圧を印加した状態でしか実施できない。 また、１つの光信号を分割して複数の素子で受光する構成において、各々の素子で同じバイアス電圧に対して増倍率に差が生じている場合、各々の素子で結合が最適されている状態の光電流値が異なることになり、最も結合があった状態を判別することが容易ではない。

本発明は、以上のような問題点を解消するためになされたものであり、アバランシェフォトダイオードにおける増倍率が１のときの感度が測定できるようにすることを目的とする。

本発明に係る半導体受光素子は、基板の上に形成された化合物半導体からなる光吸収層と、光吸収層の一方の面に接して形成された化合物半導体からなる電界制御層と、光吸収層の他方の面に形成されたｐ型半導体層と、光吸収層と反対側の電界制御層の上に形成された増倍層と、光吸収層と反対側の増倍層の上に形成されたｎ型半導体層と、ｐ型半導体層に接続するｐ型電極と、光吸収層に接続するモニタ電極とを備え、光吸収層は、対象とする光の波長に対応するバンドギャップエネルギーを有した化合物半導体から構成され、電界制御層，増倍層，およびｎ型半導体層は、光吸収層を構成する半導体より大きなバンドギャップエネルギーを有する半導体から構成され、ｐ型半導体層およびｎ型半導体層は、不純物を導入することで各々の導電型とされ、光吸収層は、ｐ型半導体層およびｎ型半導体層よりも不純物濃度が低い状態とされている。

上記半導体受光素子において、基板の上に、ｎ型半導体層，増倍層，電界制御層，光吸収層，ｐ型半導体層の順に積層され、ｐ型半導体層および積層方向の第１領域の光吸収層は、電界制御層より小さい径の柱状のメサ部とされ、積層方向の第１領域以外の第２領域の光吸収層は、メサ部より大きい面積とされ、第１領域の光吸収層の側方の第２領域の光吸収層の上にモニタ電極が形成されていればよい。

また、上記半導体受光素子において、基板の上に、ｐ型半導体層，光吸収層，電界制御層，増倍層，ｎ型半導体層の順に積層され、電界制御層，増倍層，ｎ型半導体層は、光吸収層より小さい径の柱状のメサ部とされ、メサ部の側方の光吸収層の上にモニタ電極が形成されているようにしてもよい。 このとき、ｎ型半導体層に接続するｎ型電極を備えるようにするとよい。

上記半導体受光素子において、対象とする光の波長に対応するバンドギャップエネルギーを有したｐ型の化合物半導体から構成されて、ｐ型半導体層と光吸収層との間に形成されたｐ型光吸収層を備えるようにしてもよい。

以上説明したように、本発明によれば、アバランシェフォトダイオードにおける増倍率が１のときの感度が測定できるようにする。

図１は、本発明の実施の形態１における半導体受光素子の構成を示す断面図である。

図２は、図１に示す半導体受光素子の積層方向のバンドギャップの変化を示すバンド図である。

図３は、一般的なアバランシェフォトダイオードの構成を示す断面図である。

図４は、図３に示すアバランシェフォトダイオードの積層方向のバンドギャップの変化を示すバンド図である。

図５は、本発明の実施の形態２における半導体受光素子の構成を示す断面図である。

図６は、図５に示す半導体受光素子の積層方向のバンドギャップの変化を示すバンド図である。

図７は、本発明の実施の形態３における半導体受光素子の構成を示す断面図である。

図８は、図７に示す半導体受光素子の積層方向のバンドギャップの変化を示すバンド図である。

以下、本発明の実施の形態について図を参照して説明する。

［実施の形態１］
はじめに、本発明の実施の形態１について図１，図２を用いて説明する。 図１は、本発明の実施の形態１における半導体受光素子の構成を示す断面図である。 また、図２は、図１に示す半導体受光素子の積層方向のバンドギャップの変化を示すバンド図である。

この半導体受光素子は、基板１０１の上に形成された化合物半導体からなる光吸収層１０２と、光吸収層１０２の一方の面に接して形成された化合物半導体からなる電界制御層１０３と、光吸収層１０２の他方の面に形成されたｐ型半導体層１０４と、光吸収層１０２の形成側とは反対側の電界制御層１０３の上に形成された増倍層１０５と、光吸収層１０２の形成側とは反対側の増倍層１０５の上に形成されたｎ型半導体層１０６とを備える。 また、半導体受光素子は、ｐ型半導体層１０４に接続するｐ型電極１０７と、光吸収層１０２に接続するモニタ電極１０８とを備える。

実施の形態１では、基板１０１の上に、ｎ型半導体層１０６，増倍層１０５，電界制御層１０３，光吸収層１０２，ｐ型半導体層１０４の順に積層されている。 また、ｐ型半導体層１０４および積層方向の第１領域１２１の光吸収層１０２は、電界制御層１０３より小さい径の柱状のメサ部とされ、積層方向の第１領域１２１以外の第２領域１２２の光吸収層１０２は、メサ部より大きい面積とされている。 また、モニタ電極１０８は、第１領域１２１の光吸収層１０２の側方の第２領域１２２の光吸収層１０２の上に形成されている。

なお、光吸収層１０２は、対象とする光の波長に対応するバンドギャップエネルギーを有した化合物半導体から構成され、電界制御層１０３，増倍層１０５，ｎ型半導体層１０６は、光吸収層１０２を構成する半導体より大きなバンドギャップエネルギーを有する半導体から構成されている。 また、ｐ型半導体層１０４およびｎ型半導体層１０６は、不純物を導入することで各々の導電型とされ、光吸収層１０２は、ｐ型半導体層１０４およびｎ型半導体層１０６よりも不純物濃度が低い状態とされている。

例えば、基板１０１は、半絶縁性のＩｎＰから構成し、ｎ型半導体層１０６は、ｎ型の不純物を高濃度に導入したｎ ⁺ −ＩｎＰから構成し、増倍層１０５は、アンドープのＩｎＰから構成し、電界制御層１０３は、ｐ形の不純物を導入したｐ−ＩｎＰから構成すればよい。 また、光吸収層１０２は、アンドープのＩｎＧａＡｓから構成し、ｐ型半導体層１０４は、ｐ型の不純物を高濃度に導入したｐ ⁺ −ＩｎＧａＡｓから構成すればよい。 また、各電極は、チタン層／白金層／金層の３層積層膜から構成すればよい。

次に、実施の形態１における半導体受光素子の製造方法について簡単に説明する。 まず、半絶縁性のＩｎＰからなる基板１０１上に、Ｓｉを不純物として高濃度にドーピングしたｎ ⁺ −ＩｎＰ（ｎ型半導体層１０６）、アンドープのＩｎＰ（増倍層１０５）、Ｓｉを不純物としてドーピングしたｎ−ＩｎＰ（電界制御層１０３）、アンドープのＩｎＧａＡｓ（光吸収層１０２）、およびＺｎを不純物として高濃度にドーピングしたｐ ⁺ −ＩｎＧａＡｓ（ｐ型半導体層１０４）をエピタキシャル成長により順次堆積する。 これらは、よく知られたＭＯＶＰＥ法により形成すればよい。

次に、ｐ ⁺ −ＩｎＧａＡｓの層の上に、ｐ型電極１０７を形成する。 例えば、ｐ型電極１０７となる領域に開口部を備えるレジストマスクパターンを形成し、この上に、電子ビーム蒸着法により、白金層／チタン層／金層の３層積層膜を形成する。 この後、レジストマスクパターンを除去すれば、ｐ ⁺ −ＩｎＧａＡｓの層（ｐ型半導体層１０４）にオーミック接続するｐ型電極１０７が形成できる。 これは、所謂リフトオフ法と呼ばれる製造方法である。

次に、公知のリソグラフィー技術およびエッチング技術（ウエットエッチング）により、上述したｐ ⁺ −ＩｎＧａＡｓ、アンドープのＩｎＧａＡｓの層をパターニングして所望の柱状（メサ形状）としたｐ型半導体層１０４および光吸収層１０２を形成する。 このとき、アンドープのＩｎＧａＡｓの層は、積層方向に途中までパターニングする。 これにより、第１領域１２１の光吸収層１０２が、第２領域１２２の光吸収層１０２より小さい径（面積）のメサ部となる。

次に、上記パターニングにより露出した第２領域１２２の光吸収層１０２の上に、モニタ電極１０８を形成する。 モニタ電極１０８は、チタン層／白金層／金層の３層構造とする。 ｐ型電極１０７と同様に、電子ビーム蒸着法とリフトオフ法とによりモニタ電極１０８を形成すればよい。 この後、素子分離のために、第２領域１２２のＩｎＧａＡｓ，ｎ−ＩｎＰ，アンドープのＩｎＰ，ｎ ⁺ −ＩｎＰの各層をパターニングし、第２領域１２２の光吸収層１０２，電界制御層１０３，増倍層１０５，ｎ型半導体層１０６を形成する。

以下、図３，図４に示す一般的なアバランシェフォトダイオードとの比較により、実施の形態１の半導体受光素子の特徴について説明する。 図３は、一般的なアバランシェフォトダイオードの構成を示す断面図である。 また、図４は、図３に示すアバランシェフォトダイオードの積層方向の、無バイアスにおけるバンドギャップの変化を示すバンド図である。

このアバランシェフォトダイオードは、基板４０１の上に形成された化合物半導体からなる光吸収層４０２と、光吸収層４０２の一方の面に接して形成された化合物半導体からなる電界制御層４０３と、光吸収層４０２の他方の面に形成されたｐ型半導体層４０４と、光吸収層４０２の形成側とは反対側の電界制御層４０３の上に形成された増倍層４０５と、光吸収層４０２の形成側とは反対側の増倍層４０５の上に形成されたｎ型半導体層４０６とを備える。 また、ｐ型半導体層４０４に接続するｐ型電極４０７と、ｎ型半導体層４０６に接続するｎ型電極４０８とを備える。

このアバランシェフォトダイオードは、基板４０１の上に、ｎ型半導体層４０６，増倍層４０５，電界制御層４０３，光吸収層４０２，ｐ型半導体層４０４の順に積層されている。 また、ｐ型半導体層４０４，光吸収層４０２，電界制御層４０３，増倍層４０５は、所定の径の柱状のメサ部とされ、増倍層４０５の側方のｎ型半導体層４０６の上にｎ型電極４０８が形成されている。

例えば、基板４０１は、半絶縁性のＩｎＰから構成され、ｎ型半導体層４０６は、ｎ型の不純物を高濃度に導入したｎ ⁺ −ＩｎＰから構成され、増倍層４０５は、アンドープのＩｎＰから構成され、電界制御層４０３は、ｐ形の不純物を導入したｐ−ＩｎＰから構成されている。 また、光吸収層４０２は、アンドープのＩｎＧａＡｓから構成され、ｐ型半導体層４０４は、ｐ型の不純物を高濃度に導入したｐ ⁺ −ＩｎＧａＡｓから構成されている。 また、各電極は、チタン層／白金層／金層の３層積層膜から構成されている。

上述したアバランシェフォトダイオードでは、ｐ型半導体層４０４および光吸収層４０２のメサを形成し、次いで、電界制御層４０３および増倍層４０５のメサを形成した後、露出するｎ型半導体層４０６の上にｎ型電極４０８を形成している。

このアバランシェフォトダイオードでは、ｐ型電極４０７からｎ型電極４０８の間で発生したキャリアを、外部に取り出している。 このアバランシェフォトダイオードのバンドの状態は、図４に示すように、電界制御層４０３の存在により、光吸収層４０２では低電界となり、増倍層４０５では高電界となる電界プロファイルが実現されている。 また、このバンド図より、無バイアス時には、電界制御層４０３のバリア障壁により、光吸収層４０２で発生するキャリアは、外部に取り出せないこともわかる。

上述した一般的なアバランシェフォトダイオードに対し、実施の形態１における半導体受光素子では、第１領域１２１の光吸収層１０２は、電界制御層１０３より小さい径の柱状のメサ部とし、積層方向の第１領域１２１以外の第２領域１２２の光吸収層１０２は、メサ部より大きい面積とし、第２領域１２２の光吸収層１０２では、第１領域１２１の光吸収層１０２の側方の表面が露出した状態とし、ここに、モニタ電極１０８を形成している。

この構成では、図２のバンド図に示すように、無バイアス時においても、光吸収層１０２で発生したキャリアは、電界制御層１０３によるバリア障壁がないためこれを乗り越える必要が無く、モニタ電極１０８から外部に取り出せる状態となっている。 この構成により、実施の形態１における半導体受光素子では、光吸収層１０２で発生するキャリアを、バイアス電圧で増倍することなく外部でモニタすることが可能となる。

この結果、実施の形態１の半導体受光素子によれば、同一の層構成で作製されるアバランシェフォトダイオードで増倍率が１のときの受光感度を、精度よく検出して評価することができる。 また、複数のアバランシェフォトダイオードを１チップにモノリシックに積層したアレイ素子を作製する際に、これら素子と同一の層構成とした実施の形態１の半導体受光素子を光軸調芯用に同時に作製しておくことで、高電圧を印加することなく、低電圧印加で精度の高い調芯が可能となる。

［実施の形態２］
次に、本発明の実施の形態２について図５，図６を用いて説明する。 図５は、本発明の実施の形態２における半導体受光素子の構成を示す断面図である。 また、図６は、図５に示す半導体受光素子の積層方向のバンドギャップの変化を示すバンド図である。

この半導体受光素子は、基板２０１の上に形成された化合物半導体からなる光吸収層２０２と、光吸収層２０２の一方の面に接して形成された化合物半導体からなる電界制御層２０３と、光吸収層２０２の他方の面に形成されたｐ型半導体層２０４と、光吸収層２０２の形成側とは反対側の電界制御層２０３の上に形成された増倍層２０５と、光吸収層２０２の形成側とは反対側の増倍層２０５の上に形成されたｎ型半導体層２０６とを備える。 加えて、実施の形態２では、ｐ型半導体層２０４と光吸収層２０２との間に形成されたｐ型光吸収層２０９を備える。 また、ｐ型半導体層２０４に接続するｐ型電極２０７と、光吸収層２０２に接続するモニタ電極２０８とを備える。

実施の形態２では、基板２０１の上に、ｎ型半導体層２０６，増倍層２０５，電界制御層２０３，光吸収層２０２，ｐ型光吸収層２０９，ｐ型半導体層２０４の順に積層されている。 また、ｐ型半導体層２０４および積層方向の第１領域２２１の光吸収層２０２は、電界制御層２０３より小さい径の柱状のメサ部とされ、積層方向の第１領域２２１以外の第２領域２２２の光吸収層２０２は、メサ部より大きい面積とされている。 また、モニタ電極２０８は、第１領域２２１の光吸収層２０２の側方の第２領域２２２の光吸収層２０２の上に形成されている。

なお、光吸収層２０２およびｐ型光吸収層２０９は、対象とする光の波長に対応するバンドギャップエネルギーを有した化合物半導体から構成され、電界制御層２０３，増倍層２０５，ｎ型半導体層２０６は、光吸収層２０２を構成する半導体より大きなバンドギャップエネルギーを有する半導体から構成されている。 また、ｐ型半導体層２０４およびｎ型半導体層２０６は、不純物を導入することで各々の導電型とされ、光吸収層２０２は、ｐ型半導体層２０４およびｎ型半導体層２０６よりも不純物濃度が低い状態とされている。 また、ｐ型光吸収層２０９は、対象とする光の波長に対応するバンドギャップエネルギーを有したｐ型の化合物半導体から構成されている。

例えば、基板２０１は、半絶縁性のＩｎＰから構成し、ｎ型半導体層２０６は、ｎ型の不純物を高濃度に導入したｎ ⁺ −ＩｎＰから構成し、増倍層２０５は、アンドープのＩｎＰから構成し、電界制御層２０３は、ｐ形の不純物を導入したｐ−ＩｎＰから構成すればよい。 また、光吸収層２０２は、アンドープのＩｎＧａＡｓから構成し、ｐ型半導体層２０４は、ｐ型の不純物を高濃度に導入したｐ ⁺ −ＩｎＧａＡｓＰから構成すればよい。 また、ｐ型光吸収層２０９は、ｐ形の不純物を導入したｐ−ＩｎＧａＡｓから構成すればよい。 また、各電極は、チタン層／白金層／金層の３層積層膜から構成すればよい。

次に、実施の形態２における半導体受光素子の製造方法について簡単に説明する。 まず、半絶縁性のＩｎＰからなる基板２０１上に、Ｓｉを不純物として高濃度にドーピングしたｎ ⁺ −ＩｎＰ（ｎ型半導体層２０６）、アンドープのＩｎＰ（増倍層２０５）、Ｓｉを不純物としてドーピングしたｎ−ＩｎＰ（電界制御層２０３）、アンドープのＩｎＧａＡｓ（光吸収層２０２）、Ｚｎを不純物としてドーピングしたｐ−ＩｎＧａＡｓ（ｐ型光吸収層２０９）、およびＺｎを不純物として高濃度にドーピングしたｐ ⁺ −ＩｎＧａＡｓＰ（ｐ型半導体層２０４）をエピタキシャル成長により順次堆積する。 これらは、よく知られたＭＯＶＰＥ法により形成すればよい。

次に、ｐ ⁺ −ＩｎＧａＡｓＰの層の上に、ｐ型電極２０７を形成する。 例えば、ｐ型電極２０７となる領域に開口部を備えるレジストマスクパターンを形成し、この上に、電子ビーム蒸着法により、白金層／チタン層／金層の３層積層膜を形成する。 この後、レジストマスクパターンを除去すれば、ｐ ⁺ −ＩｎＧａＡｓＰの層（ｐ型半導体層２０４）にオーミック接続するｐ型電極２０７が形成できる。

次に、公知のリソグラフィー技術およびエッチング技術（ウエットエッチング）により、上述したｐ ⁺ −ＩｎＧａＡｓＰ、ｐ−ＩｎＧａＡｓ、アンドープのＩｎＧａＡｓの層をパターニングして所望の柱状（メサ形状）としたｐ型半導体層２０４，光吸収層２０２，およびｐ型光吸収層２０９を形成する。 このとき、アンドープのＩｎＧａＡｓの層は、積層方向に途中までパターニングする。 これにより、第１領域２２１の光吸収層２０２が、第２領域２２２の光吸収層２０２より小さい径（面積）のメサ部となる。

次に、上記パターニングにより露出した第２領域２２２の光吸収層２０２の上に、モニタ電極２０８を形成する。 モニタ電極２０８は、チタン層／白金層／金層の３層構造とする。 ｐ型電極２０７と同様に、電子ビーム蒸着法とリフトオフ法とによりモニタ電極２０８を形成すればよい。 この後、素子分離のために、第２領域２２２のＩｎＧａＡｓ，ｎ−ＩｎＰ，アンドープのＩｎＰ，ｎ ⁺ −ＩｎＰの各層をパターニングし、第２領域１２２の光吸収層２０２，電界制御層２０３，増倍層２０５，ｎ型半導体層２０６を形成する。

実施の形態２では、前述した実施の形態１における半導体受光素子に、ｐ型光吸収層２０９を加えている。 この構成とすることで、増倍率が１のときの受光感度を増加させることが可能となる。 光吸収層２０２およびｐ型光吸収層２０９の全体で発生するキャリアの応答は、各々の光吸収層で発生するキャリアで独立に考慮することが可能であり、２つの層をあわせた全体の層厚に対して最適な応答速度を可能にする配分比が存在する。 また、この配分比とする技術について明らかにされている（特許文献１参照）。

実施の形態２における半導体受光素子は、図６のバンド図に示すように、ｐ型光吸収層２０９および光吸収層２０２で発生したキャリアは、電界制御層２０３によるバリア障壁がないためこれを乗り越える必要が無く、モニタ電極２０８から外部に取り出せる状態となっている。 この構成により、実施の形態２における半導体受光素子では、ｐ型光吸収層２０９および光吸収層２０２で発生するキャリアを、バイアス電圧で増倍することなく外部でモニタすることが可能となる。

この結果、実施の形態２の半導体受光素子においても、同一の層構成で作製されるアバランシェフォトダイオードで増倍率が１のときの受光感度を、精度よく検出して評価することができる。 また、複数のアバランシェフォトダイオードを１チップにモノリシックに積層したアレイ素子を作製する際に、これら素子と同一の層構成とした実施の形態１の半導体受光素子を光軸調芯用に同時に作製しておくことで、高電圧を印加することなく、低電圧印加で精度の高い調芯が可能となる。

［実施の形態３］
次に、本発明の実施の形態３について図７，図８を用いて説明する。 図７は、本発明の実施の形態３における半導体受光素子の構成を示す断面図である。 また、図８は、図７に示す半導体受光素子の積層方向のバンドギャップの変化を示すバンド図である。

この半導体受光素子は、基板３０１の上に形成された化合物半導体からなる光吸収層３０２と、光吸収層３０２の一方の面に接して形成された化合物半導体からなる電界制御層３０３と、光吸収層３０２の他方の面に形成されたｐ型半導体層３０４と、光吸収層３０２の形成側とは反対側の電界制御層３０３の上に形成された増倍層３０５と、光吸収層３０２の形成側とは反対側の増倍層３０５の上に形成されたｎ型半導体層３０６とを備える。 また、実施の形態３では、ｐ型半導体層３０４と光吸収層３０２との間に形成されたｐ型光吸収層３０９を備える。 また、ｐ型半導体層３０４に接続するｐ型電極３０７と、光吸収層３０２に接続するモニタ電極３０８とを備える。

実施の形態３では、基板３０１の上に、ｐ型半導体層３０４，ｐ型光吸収層３０９，光吸収層３０２，電界制御層３０３，増倍層３０５，ｎ型半導体層３０６の順に積層されている。 実施の形態３では、ｐ型光吸収層３０９および光吸収層３０２とは、柱状に形成された第１メサとされ、電界制御層３０３および増倍層３０５は、第１メサより小さい径の柱状に形成された第２メサとされ、ｎ型半導体層３０６は、第２メサより更に小さい径の第３メサとされている。

上述した構成の第２メサの側方の光吸収層３０２の上にモニタ電極３０８が形成されている。 また、第１メサの側方のｐ型半導体層３０４の上に、ｐ型半導体層３０４に接続するｐ型電極３０７が形成されている。 加えて、実施の形態３では、ｎ型半導体層３０６の上に、ｎ型半導体層３０６に接続するｎ型電極３１０が形成されている。 実施の形態３では、前述した実施の形態１，２とは、基板３０１側からの各層の積層順が逆転しており、ｎ型半導体層３０６が最上層となり、この上に、ｎ型電極３１０が形成されている。 この構成とすることで、最も小さい径とした第３メサのｎ型半導体層３０６により、これより下（基板側）の素子内部に電界が閉じ込められるようになり、素子側面の表面に流れる電流を低減させることができるようになる（非特許文献２参照）。

なお、光吸収層３０２およびｐ型光吸収層３０９は、対象とする光の波長に対応するバンドギャップエネルギーを有した化合物半導体から構成され、電界制御層３０３，増倍層３０５，およびｎ型半導体層３０６は、光吸収層３０２を構成する半導体より大きなバンドギャップエネルギーを有する半導体から構成されている。 また、ｐ型半導体層３０４およびｎ型半導体層３０６は、不純物を導入することで各々の導電型とされ、光吸収層３０２は、ｐ型半導体層３０４およびｎ型半導体層３０６よりも不純物濃度が低い状態とされている。 また、ｐ型光吸収層３０９は、対象とする光の波長に対応するバンドギャップエネルギーを有したｐ型の化合物半導体から構成されている。

例えば、基板３０１は、半絶縁性のＩｎＰから構成し、ｎ型半導体層３０６は、ｎ型の不純物を高濃度に導入したｎ ⁺ −ＩｎＰから構成し、増倍層３０５は、アンドープのＩｎＰから構成し、電界制御層３０３は、ｐ形の不純物を導入したｐ−ＩｎＰから構成すればよい。 また、光吸収層３０２は、アンドープのＩｎＧａＡｓから構成し、ｐ型半導体層３０４は、ｐ型の不純物を高濃度に導入したｐ ⁺ −ＩｎＧａＡｓＰから構成すればよい。 また、ｐ型光吸収層３０９は、ｐ形の不純物を導入したｐ−ＩｎＧａＡｓから構成すればよい。 また、各電極は、チタン層／白金層／金層の３層積層膜から構成すればよい。

次に、実施の形態３における半導体受光素子の製造方法について簡単に説明する。 まず、半絶縁性のＩｎＰからなる基板３０１上に、Ｚｎを不純物として高濃度にドーピングしたｐ ⁺ −ＩｎＧａＡｓＰ（ｐ型半導体層３０４）、Ｚｎを不純物としてドーピングしたｐ−ＩｎＧａＡｓ（ｐ型光吸収層３０９）、アンドープのＩｎＧａＡｓ（光吸収層３０２）、Ｓｉを不純物としてドーピングしたｎ−ＩｎＰ（電界制御層３０３）、アンドープのＩｎＰ（増倍層３０５）、およびＳｉを不純物として高濃度にドーピングしたｎ ⁺ −ＩｎＰ（ｎ型半導体層３０６）をエピタキシャル成長により順次堆積する。 これらは、よく知られたＭＯＶＰＥ法により形成すればよい。

次に、ｎ ⁺ −ＩｎＰの層の上に、ｎ型電極３１０を形成する。 例えば、ｎ型電極３１０となる領域に開口部を備えるレジストマスクパターンを形成し、この上に、電子ビーム蒸着法により、白金層／チタン層／金層の３層積層膜を形成する。 この後、レジストマスクパターンを除去すれば、ｎ ⁺ −ＩｎＰ（ｎ型半導体層３０６）にオーミック接続するｎ型電極３１０が形成できる。

次に、公知のリソグラフィー技術およびエッチング技術（ウエット，ドライエッチング）により、上述したｎ ⁺ −ＩｎＰの層をパターニングし、前述した第３メサとしたｎ型半導体層３０６を形成する。 次に、上述同様のパターニング技術によりＩｎＰ，ｎ−ＩｎＰの層をパターニングし、前述した第２メサとした増倍層３０５，電界制御層３０３を形成する。 次に、第２メサの形成により露出した第２メサ側方のアンドープのＩｎＧａＡｓの層の上に、モニタ電極３０８を形成する。 前述したｎ型電極３１０と同様にモニタ電極３０８を形成すればよい。

次に、上述同様のパターニング技術によりアンドープのＩｎＧａＡｓ，ｐ−ＩｎＧａＡｓの層をパターニングし、前述した第１メサとした光吸収層３０２，ｐ型光吸収層３０９を形成する。 次いで、第１メサの形成により露出した第１メサ側方のｐ ⁺ −ＩｎＧａＡｓＰの層の上に、ｐ型電極３０７を形成する。 前述したモニタ電極３０８，ｎ型電極３１０と同様にｐ型電極３０７を形成すればよい。 この後、素子分離のためにｐ ⁺ −ＩｎＧａＡｓＰの層をパターニングしてｐ型半導体層３０４を形成する。

実施の形態３における半導体受光素子は、図８のバンド図に示すように、ｐ型光吸収層３０９および光吸収層３０２で発生したキャリアは、電界制御層３０３によるバリア障壁がないためこれを乗り越える必要が無く、モニタ電極３０８から外部に取り出せる状態となっている。 この構成により、実施の形態３における半導体受光素子でも、ｐ型光吸収層３０９および光吸収層３０２で発生するキャリアを、バイアス電圧で増倍することなく外部でモニタすることが可能となる。

この結果、実施の形態３の半導体受光素子においても、同一の層構成で作製されるアバランシェフォトダイオードで増倍率が１のときの受光感度を、精度よく検出して評価することができる。 また、複数のアバランシェフォトダイオードを１チップにモノリシックに積層したアレイ素子を作製する際に、これら素子と同一の層構成とした実施の形態１の半導体受光素子を光軸調芯用に同時に作製しておくことで、高電圧を印加することなく、低電圧印加で精度の高い調芯が可能となる。

また、実施の形態３における半導体受光素子では、ｎ型電極３１０を備えており、基板３０１の側より入射した光に対して、ｎ型電極３１０をミラーとして機能させることができる。 半導体受光素子の受光感度は、光吸収層の層厚のみで決定されるものではなく、光の入射形態や、上述したようなミラーの有無の構造など、また、多層構造における各層界面の反射と干渉効果などを総合して最終的に得られる。 従って、同一の層構成としたアバランシェフォトダイオードのモニタを半導体受光素子で実現するためには、上述したようなミラーの構造も、アバランシェフォトダイオードと同様にしておく必要がある。 なお、モニタを行うときには、発生すキャリアが電界制御層３０３によるバリア障壁を乗り越えて増倍層３０５に到達することが発生しないように、ｎ型電極３１０には電圧を印加せず、ｐ型電極３０７とモニタ電極３０８との間にのみバイアス電圧が印加されるようにしておく。 このためには、ｎ型電極３１０は、孤立させておく構造とする。

本発明では、アバランシェフォトダイオードが形成されている同一基板上に、アバランシェフォトダイオードと同一のプロセスで同一の層構成として半導体受光素子を作製し、アバランシェフォトダイオードの性能検査および光学実装時のモニタとして半導体受光素子を適用できるようにした。 光通信用として一般的に用いられる光吸収層と増倍層とを分離したアバランシェフォトダイオードの構造では、光電流を外部に取り出すために必要となるバイアス電圧が高く、また、実際に外部に取り出されたときには増倍も行われているために、素子が本来有する増倍率が１における受光感度を精度よく得ることが困難であった。

また、複数のアバランシェフォトダイオードを１つのチップ上にモノリシック集積したアレイ素子では、上述したことにより、光調芯時に高いバイアス電圧が必要になる。 また、この場合、調芯に用いた素子間でバイアス電圧に対する増倍率に差があると、最適状態であることの判断が困難である。

上述した各問題に対し、本発明による半導体受光素子は、アバランシェフォトダイオードと同じ層構造で、電極の形状および素子形状（メサ構造）を同一の製造プロセス内で変更して作製することが可能であり、光吸収層で発生する光電流を増倍層を通過させることなく外部に取り出すことを可能としている。 これにより、本発明の半導体受光素子では、増倍率を１とした受光感度が精度よく求められるようになり、同一層構成のアバランシェフォトダイオードの特性調査が容易に行えるようになる。 また、アバランシェフォトダイオードのアレイ素子作製時の光軸調芯用として同時に作製しておけば、低電圧で高い精度の調芯が可能となる。

なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。 例えば、光吸収層をＩｎＧａＡｓから構成し、電界制御層，増倍層をＩｎＰから構成したが、これに限るものではなく、他の半導体を用いるようにしてもよい。 また、電極についても、一般的なアロイメタルおよびノンアロイメタル構造のいずれでも適用可能である。 また、対象とする光の入射は、基板の側に限るものではなく、素子上方から入射するようにしてもよいことは言うまでもない。 この場合、素子上部に設ける電極をリング状にするなど、光が入射可能な構造とすればよい。

１０１…基板、１０２…光吸収層、１０３…電界制御層、１０４…ｐ型半導体層、１０５…増倍層、１０６…ｎ型半導体層、１０７…ｐ型電極、１０８…モニタ電極。