Comparator circuit
专利汇可以提供Comparator circuit专利检索，专利查询，专利分析的服务。并且PURPOSE: To improve the switching due to noise by connecting 8-sets of transistors(TRs) or the like in a required way so as to set a threshold level of a hysteresis to a voltage positive or negative from an input signal mean voltage.
CONSTITUTION: Bases and collectors of TRs Q7, Q8 forming a differential amplifier and whose emitters are connected to a constant current source I
3 are connected to a collector of a TR Q6 forming an output switching TR together with the TR Q5 and to an emitter of a TR Q3 of a current mirror amplifier. Thus, when a sine wave input signal S1 fed to a capacitor C1 is larger than a hysteresis width VA in the positive direction, TRs Q1, Q2 of the differential amplifier are respectively turned on/off, and when the signal is larger than a hysteresis width VA in the negative direction, the TRs Q1, Q2 of the differential amplifier are respectively turned off/on, and the threshold level of the hysteresis is set to a positive/negative voltage from the input signal mean voltage to prevent re-switching of mis-switching due to noise of the input signal and the comparator whose switching is improved is obtained.
COPYRIGHT: (C)1993,JPO&Japio，下面是Comparator circuit专利的具体信息内容。
第２の定電流源にコレクタを接続し、ベースを前記第２
のトランジスタのコレクタに接続し、エミッタを接地した第２導電型の第５のトランジスタと、前記第５のトランジスタのコレクタにべースを接続し、コレクタに抵抗を介して電源に接続させエミッタを接地した第２導電型の第６のトランジスタと、及びエミッタを共通にして第３の定電流源に接続し、コレクタを前記、第３，第４のトランジスタのエミッタにそれぞれ接続した第２の差動増幅器を構成する第１導電型の第７，第８のトランジスタとを有し、第７のトランジスタのべースは上記第２の定電流源に接続し、第８のトランジスタのベースは第２
の定電圧源に接続し、上記第２のトランジスタのベースにコンデンサを介して印加し、第６のトランジスタのコレクタから出力を取り出すことを特徴とするコンパレータ回路。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はトランジスタ回路の改良にかかり、ヒステリシスのしきい値を入力信号の振幅方向の正負の電圧で設定できるコンパレータ回路に関する。
【０００２】
【従来の技術】図３は従来のコンパレータ回路を示しており、エミッタが共通に接続されたトランジスタ(以下、混乱のおそれがない場合はトランジスタの語を省略する)Ｑ１，Ｑ２によって、第１の差動増幅器を構成し、Ｑ１のエミッタを第１の定電流源Ｉ 1に接続し、反対極性のＱ３，Ｑ４のエミッタをそれぞれ抵抗Ｒ１，Ｒ
２を介して、定電圧源Ｖ 1のマイナス側に接続し、Ｑ１
のコレクタとＱ３，Ｑ４の各々のべースとＱ３のコレクタとを接続し、Ｑ２のコレクタとＱ４のコレクタ、およびＱ４と同極性のＱ５のベースとを接続し、そのエミッタを定電圧源Ｖ 1のマイナス側に接続し、コレクタを第２の定電流源Ｉ 2と、Ｑ５と同極性のＱ６のベースとを接続し、そのエミッタは定電圧源Ｖ 1のマイナス側に接続し、コレクタは抵抗Ｒ５を介して電源のプラス側に接続し、Ｑ２のベースは抵抗Ｒ４を介して第１の定電圧源Ｖ 1と抵抗Ｒ３に接続し、抵抗Ｒ３を介してＱ１のベースに接続している。
【０００３】このように構成されている回路に図４のような入力信号、Ｓ３をコンデンサＣ１を介してＱ２のベースと抵抗Ｒ４の中間点に正方向に加えた時、第１の定電圧源Ｖ 1 、すなわちＱ１のベース電圧より大きくなると、Ｑ１がオン、Ｑ２はオフとなり、従ってＱ３の電流はＱ２の電流より大きくなり、Ｑ５のベース電流は流れず、オフとなりＱ６はオンしてコレクタは“Ｌ”レベルとなる。 これは図４のＣの状態である。 ただし、抵抗Ｒ
１は抵抗Ｒ２と同じ抵抗値とする。
【０００４】次に、入力信号Ｓ３がＱ１のベース電圧より小さくなると、Ｑ１がオフ、Ｑ２はオンとなり、従ってＱ３のコレクタ電流は流れないので、Ｑ５はオン、Ｑ
６はオフとなって、Ｑ６のコレクタは“Ｈ”レベルとなる。 これは図４のＤの状態である。
【０００５】次に入力信号Ｓ３が上昇して図４のｅ点にくると、Ｑ４のコレクタ電流はＱ３のコレクタ電流より小さくなり、再び図４のＣの状態となる。
【０００６】従って、図３の回路はしきい値が入力信号の平均電圧となるコンパレータ回路である。
【０００７】なお、図３において、入力信号はコンデンサＣ１により直流成分を遮断して交流成分のみを通過させてＱ２のベースに印加され、Ｑ１のベースへは直流バイアス電圧として第１の定電圧源Ｖ 1から電圧が印加されるので、Ｑ２のベース電圧はバイアス電圧として定電圧源Ｖ 1の電圧に入力信号の交流成分のみが加算されたものとなる。 従って、入力信号が正弦波の場合にはＱ４
のベース電圧Ｖ B4は
【０００８】
【数１】
【０００９】となり、バイアスの定電圧源電圧Ｖ 1を中心電圧として正弦波信号を加算した入力信号Ｓ３となる。
【００１０】
【発明が解決しようとする課題】しかしながら、一般には入力信号にノイズがあるため、上記の従来の構成では、しきい値付近で何回も入力が受け付けられたような状態となる問題を有している。
【００１１】本発明は、上記従来の問題を解決して入力信号、特に正弦波 Ｙ＝Ａsin ωtを加えることにより、
ヒステリシスのしきい値を入力信号の平均電圧ではなく振幅方向の正負の電圧で設定でき、ノイズによるスイッチング的入力となるのを改善するコンパレータ回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明は上記の目的をカレントミラー回路を構成している第３，第４のトランジスタのエミッタとそれぞれのエミッタ抵抗Ｒ１，Ｒ２の中間点に、第２の差動増幅器を構成した反対極性の第７，第８のトランジスタのコレクタをそれぞれ接続し、
第７のトランジスタのベースは第５のトランジスタのコレクタに接続し、第８のトランジスタのベースは第２の定電圧源Ｖ 2に接続し、第７，第８のトランジスタのエミッタは第３の定電流源Ｉ 3に接続して達成する。
【００１３】
【作用】以上の構成によって、入力信号の印加により、
ヒステリシスのしきい値を入力信号の平均値から振幅方向の正負の電圧で設定できることになる。
【００１４】
【実施例】以下、本発明を実施例により、図面を参照しながら説明する。
【００１５】図１は本発明の一実施例の構成図であり、
トランジスタＱ１ないしＱ６までの動作は図３の場合と同じである。
【００１６】すなわち、Ｑ１，Ｑ２のエミッタには第１
の定電流源Ｉ 1が接続されており、また、Ｑ１のコレクタにはＱ３，Ｑ４からなるカレントミラー回路が接続され、Ｑ４のコレクタ電流がＱ１のコレクタ電流に追従するように構成されている。 Ｑ３，Ｑ４のエミッタはそれぞれ、抵抗Ｒ１，Ｒ２を介して接地されている。 Ｑ２，
Ｑ４のそれぞれのコレクタはともにＱ５のベースに接続され、Ｑ１，Ｑ２のベースには定電圧源Ｖ 1がそれぞれ抵抗Ｒ３，Ｒ４を介して供給される。 Ｑ２とＱ４のコレクタ電流の差はＱ５により電流増幅され、Ｑ６の“Ｈ”，“Ｌ”レベルの切換スイッチを構成している。
Ｑ５のエミッタは接地されコレクタは第２の定電流源Ｉ
2に接続されている。
【００１７】Ｑ７，Ｑ８は第２の差動増幅器を構成しており、エミッタそれぞれには第３の定電流源Ｉ 3が接続され、Ｑ８のコレクタはＱ３のエミッタと抵抗Ｒ１の中間点に、また、Ｑ７のコレクタはトランジスタＱ４のエミッタと抵抗Ｒ２の中間点に接続されている。 Ｑ７，Ｑ
６のベースはＱ５のコレクタと定電流源Ｉ 2の中間点に接続され、Ｑ８のベースは第２の定電圧源Ｖ 2に接続されている。 また、Ｑ６はエミッタがグランドに接続され、コレクタは抵抗Ｒ５に介して電源Ｖccに接続され、
Ｑ６のコレクタと抵抗Ｒ５の中間点から出力信号が取り出される。
【００１８】以上のように構成された回路に入力信号として、正弦波がコンデンサＣ１を介してＱ２のベースと抵抗Ｒ４の中間点に加えられると、図２のＳ１のような波形が得られ、ヒステリシスのしきい値を入力信号の平均電圧から振幅方向の正負の電圧で設定できるコンパレータ回路となる。 このヒステリシスの幅ＶＡ，ＶＢはそれぞれ
【００１９】
【数２】
【００２０】となり、その時の第３の定電流源Ｉ 3は
【００２１】
【数３】
【００２２】となる。 ここでＶ B1 ，Ｖ B2はそれぞれにＱ
１，Ｑ２のベース電圧、Ｉ C1 ，Ｉ C2はそれぞれＱ１，Ｑ
２のコレクタ電流、Ｒは抵抗Ｒ１，Ｒ２の同じ抵抗値とする。
【００２３】いま、第１の定電圧源Ｖ 1によりバイアスされたＱ２の入力信号Ｓ１が正方向にヒステリシスＶＡ
より大きくなるとＱ１，Ｑ２で構成した第１の差動増幅器はＱ１がオン、Ｑ２はオフとなる。 従って、Ｑ３のコレクタ電流はＱ２のコレクタ電流より大きくなり、Ｑ５
のベース電流は流れなくなってオフに、Ｑ６はオンになり、コレクタが“Ｌ”レベルとなる。 従ってＱ７，Ｑ８
が構成する第２の差動増幅器のうちＱ７がオフ、Ｑ８はオンとなりＱ８のコレクタ電流、すなわち第３の定電流源Ｉ 3は抵抗Ｒ１を流れる。 このため、Ｑ３とＱ４のベース・エミッタ間電圧に差を生じ、Ｑ４のコレクタ電流はＱ３のコレクタ電流より大きくなる。 Ｑ２のベース電圧は、コレクタ電流が、Ｑ４のコレクタ電流より小さくなる電圧となる。 これは図２のＡの状態である。
【００２４】次に、入力信号Ｓ１が小さくなってヒステリシス幅ＶＢより小さい場合には、Ｑ１，Ｑ２による第１の差動増幅器はＱ１がオフ、Ｑ２はオンとなり、従ってＱ３のコレクタ電流は流れないので、Ｑ５はオン、Ｑ
６はオフとなる。 従ってＱ７，Ｑ８による第２の差動増幅器のうちＱ７がオン、Ｑ８はオフとなり、Ｑ７のコレクタ電流、すなわち第３の定電流源Ｉ 3は抵抗Ｒ２を流れる。 このため、Ｑ４のコレクタ電流はＱ３のコレクタ電流より小さくなる。 Ｑ２のベース電圧はＱ２のコレクタ電流がＱ４のコレクタ電流より大きくなる電圧となる。 これは図２のＢの状態である。
【００２５】次に、入力信号Ｓ１が上昇して図２のｂ点にくると、Ｑ２のコレクタ電流はＱ４のコレクタ電流より小さくなり、再び図２のＡの状態になる。
【００２６】なお、図１において、入力信号はコンデンサＣ１で直流成分をカットして交流成分のみを通過させてＱ２のベースに印加され、Ｑ１のベースへは直流バイアス電圧として第１の定電圧源Ｖ 1が印加されるので、
Ｑ２のベース電圧は定電圧源Ｖ 1のバイアス入力信号の交流成分のみが加算されたものとなる。 従って、入力信号が正弦波信号の場合にはＱ４のベース電圧Ｖ B4は
【００２７】
【数４】
【００２８】となり、定電圧源Ｖ 1のバイアス電圧を中心電圧として正弦波信号が加算されて入力信号Ｓ１となる。
【００２９】以上説明したように、本発明は抵抗Ｒ１，
Ｒ２と第１，第３の定電流源Ｉ 1 ，Ｉ 3によってヒステリシス幅が決定されるコンパレータ回路を提供するものである。
【００３０】
【発明の効果】以上、詳細に説明して明らかなように本発明によれば、入力信号を印加することにより、ヒステリシスのしきい値が入力信号の平均電圧から振幅方向の正負の電圧として設定できるので、入力信号のノイズによるスイッチング現象を改善できる効果が得られる。
【図１】本発明の一実施例によるコンパレータ回路図である。
【図２】図１の要部の波形図である。
【図３】従来のコンパレータ回路図である。
【図４】図３の要部波形図である。
Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，Ｑ７，Ｑ８…トランジスタ、 Ｖ 1 …第１の定電圧源、 Ｖ 2 …第２の定電圧源、 Ｉ 1 …第１の定電流源、 Ｉ 2 …第２の定電流源、 Ｉ 3 …第３の定電流源。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 输出电压大摆幅的高精度高速度电流驱动电路 | 2020-10-15 | 1 |
| 放大器及其放大方法 | 2020-09-01 | 2 |
| 张弛振荡器 | 2020-08-28 | 3 |
| CIRCUIT ARRANGEMENT COMPRISING A LOAD TRANSISTOR AND A MEASURING TRANSISTOR | 2021-04-10 | 0 |
| Current mirror self-capacitance measurement | 2020-10-09 | 0 |
| CONSTANT CURRENT CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT | 2021-01-22 | 0 |
| Current generator, in particular of nanoampere order, and voltage regulator using such generator | 2021-01-22 | 1 |
| Driving circuit | 2021-06-18 | 0 |
| Cascode amplifier circuit and folded cascode amplifier circuit | 2022-07-15 | 1 |
| CONSTANT CURRENT CIRCUIT | 2021-01-16 | 0 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
