首页 / 专利库 / 电子零件及设备 / 电流镜 / Amplifier circuit

Amplifier circuit

阅读:169发布:2024-01-09

专利汇可以提供Amplifier circuit专利检索,专利查询,专利分析的服务。并且PURPOSE: To prevent an offset from being outputted by inserting a resistor between an input transistor(TR) of a 2nd current mirror circuit connecting to an output of a differential amplifier and a base of an output TR.
CONSTITUTION: A resistor R
2 is inserted between an input transistor(TR) Q5 of a 2nd current mirror circuit 4 connecting to an output of a differential amplifier 1 and a base of an output TR Q6. The resistance of the resistor R
2 is selected to be a value equal to a phase compensation resistor (R1=R2) connecting to a 1st current mirror circuit 3. Then in the static state where no AC signal is impressed between terminals A, B of the differential amplifier 1, since a voltage drop is caused equally respectively across the resistors R1, R2 by a base current of the TRs Q4, Q6, the bias state of the TRs Q4, Q6 is made equal. Thus, a current I3 flowing to the emitter of the TR Q4 is equal to a current I4 flowing to the TR Q6. Thus, the current flowing to an output terminal 6 is made zero.
COPYRIGHT: (C)1993,JPO&Japio,下面是Amplifier circuit专利的具体信息内容。

【特許請求の範囲】
  • 【請求項1】差動増幅器の第1の出力を第1のトランジスタを介してカレントミラ−回路の出力側トランジスタの出力電極に結合し第2の出力を第2のトランジスタを介して前記カレントミラ−回路の入力側トランジスタの入力及び出力電極に結合し前記第1のトランジスタと前記カレントミラ−回路の出力側トランジスタの出力電極との結合点から前記第1の出力と第2の出力の差に基づく出力電流を取り出すようにした電流減算型の増幅回路において、 前記第1、第2のトランジスタの一方のトランジスタのベ−スに位相補償用の第1の回路素子を挿入するとともに、他方のトランジスタのベ−スに前記第1の回路素子による直流電流のオフセットを補償する第2の回路素子を挿入したことを特徴とする増幅回路。
  • 【請求項2】前記第1、第2の回路素子を抵抗で構成したことを特徴とする請求項1に記載の増幅回路。
  • 说明书全文

    【発明の詳細な説明】

    【0001】

    【産業上の利用分野】本発明は差動増幅回路に関するものであり、より特定的には差動増幅器の差動をなす一対の出電流の差に基づく電流を出力として取り出すようにした電流減算型の増幅回路に関するものである。

    【0002】

    【従来の技術】従来の増幅回路を図2に示す。 同図において、定電流源2を有する差動増幅器1は一対の差動対トランジスタQ1、Q2から構成されており、その出力は第1、第2のカレントミラ−回路3、4の入力側トランジスタQ3、Q5から第1、第2のカレントミラ−回路3、4の出力側のトランジスタトランジスタQ4,Q
    6を介して第3のカレントミラ−回路5へ与えられる。

    【0003】このとき、トランジスタQ6の出力は第3
    のカレントミラ−回路5の入力側トランジスタQ7のベ−ス及びコレクタに結合され、他方のトランジスタQ4
    の出力は第3のカレントミラ−回路5の出力側トランジスタQ8のコレクタに結合される。 この図2の増幅回路の出力はトランジスタQ4のコレクタとトランジスタQ
    8のコレクタとの接続点(イ)から出力端子6へ導出されるが、その出力電流は前記差動増幅器1の差動出力電流I1、I2に対応するトランジスタQ4、Q6の出力電流I3、I4の差になる。

    【0004】即ち、トランジスタQ6の出力電流I4はカレントミラ−回路5の作用によりトランジスタQ8のコレクタ側にも流れるので、(イ)点にはトランジスタQ4より流れ込む電流I3と、トランジスタQ8へ流れて行く電流I4が存在し、その差電流が出力端子6を流れるのである。

    【0005】差動増幅器1の入力端子A、Bに交流入力が存しないとき、I1=I2、I3=I4となるように選ばれているので、出力端子6における出力電流は0となる。 ところで、この回路を例えばオペレ−ションアンプに用いる場合、出力を入力側へ一部帰還することを行なうが、図3に示す周波数特性の高域側Hで発振が生じることがある。 それを避けるためトランジスタQ4のベ−スとコレクタ間にコンデンサC1を接続し、且つそのベ−スに抵抗R1を接続している。 これらの抵抗R1とコンデンサC1は位相補償回路をなし、その位相補償によって高域での発振を防止するようになっている。

    【0006】

    【発明が解決しようとする課題】ところで、上記従来の増幅回路で抵抗R1が存在するため、この抵抗による電圧降下によってスタティックな出力電流I3、I4にアンバランスが生じて、静的状態での出力電流が0とならない状態(オフセット)が発生する。 これは明らかに増幅誤差となるので、増幅器の精度が落ちることになる。
    本発明はこのような問題を解決した電流減算型の増幅回路を提供することを目的とする。

    【0007】

    【課題を解決するための手段】上記の目的を達成するため本発明では、差動増幅器の第1の出力を第1のトランジスタを介してカレントミラ−回路の出力側トランジスタの出力電極に結合し第2の出力を第2のトランジスタを介して前記カレントミラ−回路の入力側トランジスタの入力及び出力電極に結合し前記第1のトランジスタと前記カレントミラ−回路の出力側トランジスタの出力電流との結合点から前記第1の出力と第2の出力の差に基づく出力電流を取り出すようにした電流減算型の増幅回路において、前記第1、第2のトランジスタの一方のトランジスタのベ−スに位相補償用の第1の回路素子を挿入するとともに、他方のトランジスタのベ−スに前記第1の回路素子による直流電流のオフセットを補償する第2の回路素子を挿入した構成としている。

    【0008】

    【作用】このような構成によると、位相補償用の回路がトランジスタに関して設けられていても、第1のトランジスタとカレントミラ−回路の出力側トランジスタの出力電極との結合点に第1のトランジスタから流れ込む電流と、この結合点からカレントミラ−回路側へ向けて流れ出ていく電流は静的(直流的)には等しくなって出力電流は0となる。 従って、オフセットが生じないので、
    増幅誤差も生じない。

    【0009】

    【実施例】本発明を実施した図1において、図2の従来例と同一の部分には同一の符号を付して説明を省略する。 本実施例では差動増幅器1の出力側に接続された第2のカレントミラ−回路4の入力トランジスタQ5と、
    出力側トランジスタQ6のベ−ス間に抵抗R2を挿入した構成としている。

    【0010】そして、この抵抗R2の値は第1のカレントミラ−回路3に接続されている位相補償用の抵抗R1
    と同値(R1=R2)に選ばれている。 このようにすると、差動増幅器1の端子A、Bに交流信号を印加しないスタティックの状態において、トランジスタQ4、Q6
    のベ−ス電流は抵抗R1、R2にそれぞれ同じように電圧降下が生じるので、トランジスタQ4、Q6のバイアス状態も等しくなる。

    【0011】従って、トランジスタQ4のエミッタに流れる電流I3と、トランジスタQ6に流れる電流I4はI3=I4となる。 従って、(イ)点に流れ込む電流I
    3と(イ)点から流れ出す電流I4が等しくなるので、
    出力端子6に流れる電流は0となり、オフセットは生じない。 尚、上記実施例において、抵抗R1、R2の代わりに他の回路素子を用いてもよい。

    【0012】

    【発明の効果】以上説明したように本発明によれば、位相補償用の回路を設けた電流減算型の増幅器において、
    出力にオフセットが生じないので増幅の精度が向上するという効果があり、有効である。

    【図面の簡単な説明】

    【図1】 本発明を実施した増幅回路の構成図。

    【図2】 従来例の回路図。

    【図3】 その説明図。

    【符号の説明】

    1 差動増幅器 3 第1のカレントミラ−回路 4 第2のカレントミラ−回路 5 第3のカレントミラ−回路 6 出力端子 Q4 トランジスタ(第1のトランジスタ) Q6 トランジスタ(第2のトランジスタ) R1 位相補償用の抵抗 R2 オフセット補償用の抵抗

    ─────────────────────────────────────────────────────

    【手続補正書】

    【提出日】平成5年1月28日

    【手続補正1】

    【補正対象書類名】図面

    【補正対象項目名】図1

    【補正方法】変更

    【補正内容】

    【図1】

    【手続補正2】

    【補正対象書類名】図面

    【補正対象項目名】図2

    【補正方法】変更

    【補正内容】

    【図2】

    高效检索全球专利

    专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

    我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

    申请试用

    分析报告

    专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

    申请试用

    QQ群二维码
    意见反馈