本发明的目的是提供一种补偿电路，其能够补偿栅极漏电流而不 增加该补偿电路的规模并且不用构造复杂的电路。
在本发明的一个方面中，半导体器件包括：具有多个晶体管的电 流镜电路；被构造为将恒定参考电流通过一节点提供给该电流镜电路 的电流源；以及被构造为将补偿电流提供给该节点的补偿电路，以补 偿多个晶体管的至少一部分栅极漏电流。
这里，补偿电路可以提供等于栅极漏电流的总和的补偿电流。
电流补偿电路可以包括补偿器件，其具有基本上等于多个晶体管 的栅极面积的总和的面积的电极，并被构造为基于施加于补偿器件的 电极的预定电压来产生补偿电流。在这种情况下，补偿器件可以包括： MOS晶体管，其具有作为该电极的栅极；以及互相连接并连接到该节 点的源极和漏极。预定电压可以是电源电压。可替代的，电流补偿电 路还可以包括电压调节电路，其包括串联连接的第一和第二电阻，并 被构造为通过该第一和第二电阻从电源电压产生调节偏置电压，并将 该调节偏置电压作为预定电压提供给补偿器件。
而且，该补偿电路可以包括：电流源电路；以及控制电路，其构 造为基于电流源电路的输出电压和在参考节点处的参考电压对电流源 电路进行控制，使得电流源电路将补偿电流提供给该节点。在这种情 况下，补偿电路还可以包括：参考电压产生电路，其构造为将等于恒 定参考电流的电流提供给该参考节点；以及MOS晶体管，其具有与该 参考节点相连的漏极、与漏极连接的栅极和接地的源极。控制电路将 电流源电路的输出电压与参考节点处的参考电压进行比较，并基于比 较结果对电流源电路进行控制。
而且，补偿电路还可以包括激活控制电路，其构造为响应第一电 压电平的第一信号来允许电流镜电路正常地工作，并且响应不同于第 一电压电平的第二电压电平的第二信号来禁止电流镜电路工作。激活 控制电路可以包括：被提供控制信号的反相器；第一晶体管，其设置 在该节点和除了电流镜电路中的特定晶体管之外的多个晶体管的栅极 之间，其中特定晶体管具有与该节点连接的漏极、与特定晶体管的漏 极以及这些除了特定晶体管之外的多个晶体管的栅极相连的栅极、接 地的源极；以及控制晶体管，其具有与反相器的输出端相连的栅极， 与多个晶体管的栅极相连的漏极以及接地的源极。反相器可以响应第 一信号来输出允许信号，以允许电流镜电路正常地工作，并响应第二 信号来输出禁止信号，以禁止电流镜电路工作。
在本发明的另一方面中，通过如下方式实现抑制栅极漏电流的方 法：将恒定参考电流从电流源经由一节点提供给多个晶体管的电流镜 电路；并将补偿电流从补偿电路经由所述节点提供给所述电流镜电 路，以补偿所述多个晶体管的至少一部分栅极漏电流。
这里，所述补偿电流优选地等于所述栅极漏电流的总和。
而且，还可以通过如下方式实现半导体器件：响应第一电压电平 的第一信号来允许所述电流镜电路正常地工作；并响应不同于所述第 一电压电平的第二电压电平的第二信号来禁止所述电流镜电路工作。
附图说明
图1是示出现有漏电流补偿电路的构造的电路图；
图2是示出根据本发明第一实施例的栅极漏电流补偿电路的构造 的电路图；
图3是示出第一实施例的栅极漏电流补偿电路中的电流源的详细 电路构造的电路图；
图4是示出第一实施例的栅极漏电流补偿电路中的补偿电路的详 细电路构造的电路图；
图5是示出根据本发明第二实施例的栅极漏电流补偿电路中的补 偿电路的详细电路构造的电路图；
图6是示出根据本发明第三实施例的栅极漏电流补偿电路中的补 偿电路的构造的电路图；以及
图7是示出根据本发明第四实施例的栅极漏电流补偿电路中的补 偿电路的详细电路构造的电路图。

在下文中，将参照附图对本发明的具有补偿电路的半导体器件进 行描述。
[第一实施例]
图2是示出根据本发明第一实施例的栅极漏电流补偿电路的构造 的电路图。如图2所示，第一实施例中的栅极漏电流补偿电路包括补 偿电路1、电流镜电路2以及电流源3。补偿电路1是产生补偿电流IC的 电流产生电路，该补偿电流IC用于补偿电流镜电路2中产生的栅极漏电 流。在该实施例中，将描述由电流镜电路来构造栅极漏电流补偿的目 标电路的实例。值得注意的是，本发明可应用于栅极漏电被认为是严 重问题的各种电路中。因此，栅极漏电流补偿目标电路是电流镜电路 的事实不会限制本发明的漏电补偿目标电路的构造。另外，在下面要 描述的第一实施例之后的其它实施例中，相同参考符号所表示的组件 与第一实施例中的组件在构造上相同。因此，这些组件将不在第二和 之后的实施例中重复地详细描述。
如图2所示，补偿电路1连接到电源线VDD以及电流镜电路2。补偿 电路1基于电源线VDD提供的电源电压产生补偿电流IC，并将产生的补 偿电流IC通过第一节点N1提供给电流镜电路2。后面将描述补偿电路1 的详细电路构造。
电流镜电路2基于参考电流Iref产生多个恒定电流。如图2所示，电 流镜电路2被构造为包括多个NMOS晶体管2-0至2-n(这里n是任意自 然数)。在第一NMOS晶体管2-0中，栅极连接到漏极。其它的NMOS 晶体管2-1至2-n的每个栅极都连接到第一NMOS晶体管2-0的栅极。各 NMOS晶体管2-0至2-n的源极都接地。各NMOS晶体管2-0至2-n的栅-源 电压彼此相等。因此，通过将NMOS晶体管2-0的栅极宽度W与其栅极 长度L的比值(W/L)和其余的NMOS晶体管2-1至2-n的每个比值(W/L) 的比值设置成预定比值，能够获得多个恒定电流，即流经NMOS晶体 管2-0的恒定电流IB0以及与恒定电流IB0具有任意比值的恒定电流IB1至 IBn。这些恒定电流IB1至IBn作为工作电流提供给逻辑电路。
在第一实施例中，假设恒定电流IB0与恒定电流IB1至IBn的每一个的 比值为1∶1。另外，图2中示出的恒定电流Ig0至Ign是流过各MOS晶体管2-0 至2-n的栅极漏电流。
电流源3是参考电流产生电路，其产生提供给电流镜电路2的参考 电流Iref。如图2所示，电流源3连接到电源线VDD，并产生不依赖于来 自电源线VDD的电源电压的改变的参考电流Iref。后面将描述根据第一 实施例的电流源3的详细电路构造。
图3是示出根据第一实施例的电流源3的详细电路构造的电路图。 参考图3，电流源3被构造为包括PMOS晶体管31，该PMOS晶体管31具 有连接到电源线VDD的源极。PMOS晶体管31的栅极连接到运算放大器 33的输出端。如图3所示，从带隙参考电路32输出的参考电压提供给 运算放大器33的非反相输入端。带隙参考电路32是作为具有非常小的 温度依赖性并产生非常精确的恒定电压的参考电压源的电路。电流源 3还包括PMOS晶体管P1，该PMOS晶体管P1具有连接到电源线VDD的 源极、连接到运算放大器33的输出端的栅极以及连接到参考电阻器34 一端和运算放大器33的反相输入端的漏极。参考电阻器34的另一端接 地。运算放大器33以反相输入端的电压等于非反相输入端的电压的方 式通过反馈操作来工作。因此，如果带隙参考电路32的输出电压是VBG 并且参考电阻器的电阻为Rref，那么流过PMOS晶体管P1的电流就 VBG/Rref。如果PMOS晶体管31与PMOS晶体管P1具有相同构造，那么 从PMOS晶体管31的漏极将参考电流Iref＝VBG/Rref提供给第一节点N1。
图4是示出根据第一实施例的补偿电路1的详细电路构造的电路 图。第一实施例中的补偿电路1被构造为包括作为补偿晶体管11的 NMOS晶体管。如图4所示，补偿晶体管11的栅极连接到电源线VDD。 补偿晶体管11的漏极和源极通过第二节点N2短路。由补偿晶体管11产 生的补偿电流IC从第二节点N2输出并提供给第一节点N1。补偿晶体管 11的栅绝缘膜的厚度等于电流镜电路2中的每个晶体管2-0至2-n的厚 度，也就是为5至40埃。因此，通过将电源电压供给补偿晶体管11， 使直流隧道电流流过补偿晶体管11的栅极。补偿晶体管11可以提供电 流作为补偿电流IC。
优选地，由补偿电路1补偿的电流是电流镜电路2中的各MOS晶体 管2-0至2-n的栅极漏电流Ig0至Ign的总和。然而，来自补偿电路1的电流 至少是该总和的一部分。MOS晶体管的栅极漏电流是基于栅绝缘膜的 厚度、电源电压和栅极面积((栅极长度L)×(栅极宽度W))来 决定的。如果MOS晶体管2-0的栅极长度是L0并且其栅极宽度是W0， 那么MOS晶体管2-0的栅极面积由(栅极长度L0)×(栅极宽度W0) 来表示。同样地，MOS晶体管2-1至2-n的栅极面积分别由(栅极长度Ln) ×(栅极宽度Wn)来表示(这里n是任意自然数)。如果补偿晶体管11 的栅极长度是L11并且其栅极宽度是W11，那么补偿晶体管11的栅极 面积由L11×W11来表示。
如上所述，电流镜电路2中的多个MOS晶体管2-0至2-n的栅极漏 电流分别是基于MOS晶体管2-0至2-n的栅极面积来决定的。因此，为 了补偿栅极漏电流，补偿电路1被构造为包括补偿晶体管11：其栅极 面积(L11×W11)满足(L11×W11)＝(各MOS晶体管2-0至2-n的 栅极面积的总和)的关系。
如果如图2所示，在MOS晶体管2-0的漏极和源极之间流过的电流 是恒定电流IB0，那么当栅极漏电流Ig0至Ign流经各MOS晶体管2-0至2-n 时的恒定电流IB0表示如下。
(恒定电流IB0)＝(参考电流Iref)-((第一栅极漏电流Ig0)+ (栅极漏电流Ig1)+...+(栅极漏电流Ign))+(补偿电流IC)
                                                (1)
因此，通过如上所述的构造补偿晶体管11，补偿电流IC理想表示 如下。
(补偿电流IC)＝(第一栅极漏电流Ig0)+(栅极漏电流Ig1)+...+ (栅极漏电流Ign)                                        (2)
如果满足等式(2)，则流经MOS晶体管2-0的恒定电流IB0满足(恒 定电流IB0)＝(参考电流Iref)的关系。另外，流经各其余MOS晶体管2-1 至2-n的恒定电流IB1至IBn满足如下关系。
(恒定电流IB1)＝(恒定电流IB0)＝(参考电流Iref)
(恒定电流IB2)＝(恒定电流IB1)＝(参考电流Iref)
...
(恒定电流IBn)＝(恒定电流IB0)＝(参考电流Iref)
从上面可知，通过将补偿电流IC提供给电流镜电路2，即使在栅 极漏电流提供到电流镜电路2时，电流镜电路2也能够提供具有与参考 电流Iref的精确比值的电流。
而且，为了更精确地补偿栅极漏电流，补偿晶体管11可以通过与 电流镜电路2中的MOS晶体管2-0至2-n具有相同数目的并联连接的晶体 管来构造，以具有与其相同的构造。这样，即使各MOS晶体管2-0至2- n的栅极漏电流Ig0至Ign互不相同，也可以更适当地补偿电流镜电路2的 栅极漏电流。
在第一实施例中，补偿晶体管11是NMOS晶体管。然而，即使补 偿晶体管11是PMOS晶体管，PMOS晶体管和NMOS晶体管之间也没有 效果差别。如果补偿电路是形成在P型衬底上形成的N型阱中的MOS晶 体管，对于补偿电路来说也是同样的。只要补偿晶体管11具有上述的 栅极厚度和栅极面积，补偿电路就能在向补偿电路1的栅极施加预定 电压时产生合适的补偿电流IC。因此，可以容易地将第一实施例修改 为PMOS晶体管的电流镜电路。电源电压VDD可通过电阻和晶体管施加 到补偿晶体管11的栅极。
[第二实施例]
图5是示出根据第二实施例的补偿电路1a的详细电路构造的电路 图。参考图5，根据第二实施例的补偿电路1a被构造为包括连接到补 偿晶体管11的栅极的电压调节电路12。如图5所示，电压调节电路12 包括第一电阻器R1和第二电阻器R2。第一电阻器R1连接在第三节点N3 和电源线VDD之间，而第二电阻器R2连接在第三节点N3和地线之间。 通过电阻器R1和R2的电阻对电源电压进行分压而获得的电压被施加到 补偿晶体管11的栅极。
补偿晶体管11的栅绝缘膜的厚度为5至40埃。补偿晶体管11产生 的补偿电流IC包含作为主要部分的直接隧道电流。因此，补偿电流IC 不会非常依赖于施加到补偿晶体管11的栅极的预定电压。这样，如第 一实施例中所述，可以通过将电源电压施加到补偿晶体管11的栅极来 产生补偿电流IC。
然而，尽管不是很大程度上，但补偿电流IC依赖于施加到补偿晶 体管11的电压。考虑到这一点，通过将基本上与补偿电路1a不存在时 第一节点N1和地之间的电位差相等的偏置电压，施加到补偿晶体管11 的栅极和第二节点N2之间的电压差，可以更精确的补偿电流镜电路2 的栅极漏电流。
如上所述，补偿晶体管11的栅绝缘膜的厚度为5至40埃。如果向 具有薄的栅绝缘膜的MOS晶体管施加较高的电压偏置，则栅绝缘膜通 常会被损坏。考虑这一点，通过允许电压调节电路12来调节施加到补 偿晶体管11的电压，可以防止补偿晶体管11被损坏。
在这种情况下，如果构造第一电阻器R1和第二电阻器R2，使得 电压调节电路12的第三节点N3和第二节点N2之间的电位差在电压电平 上等于第一节点N1，则可以更精确地补偿电流镜电路2的栅极漏电流， 同时防止破坏补偿晶体管11。
[第三实施例]
图6是示出根据第三实施例的补偿电路1b的详细电路构造的电路 图。图6所示的补偿电路1b具有停止电流镜电路2产生恒定电流的功 能。补偿电路可以应用到其它实施例。参考图6，补偿电路1b包括补 偿晶体管11、反相器13和MOS晶体管14。从位于补偿电路1b中的SW 端施加高电平或低电平偏置。这里假设补偿晶体管11和MOS晶体管14 中的每个都是NMOS晶体管。当高电平偏置从SW端提供到补偿晶体管 11时，补偿晶体管11导通。这时，从反相器13输出低电平偏置，以便 使MOS晶体管14截止。结果，当从SW端提供高电平偏置时，MOS晶 体管2-0和MOS晶体管2-1至2-n构成电流镜电路。
当向SW端提供低电平偏置时，补偿晶体管11截止。这时，从反 相器13输出高电平偏置，以便使MOS晶体管14导通。如果MOS晶体管 14导通，则MOS晶体管2-0至2-n的栅极被下拉至地电平，并且MOS晶 体管2-0至2-n截止。结果，电流镜电路2被去激活。
也就是，包括诸如电流镜电路的电路的装置包含“掉电电路”， 即用于去激活电流镜电路以便不再提供电流的电路。如图6所示，根 据第三实施例的补偿电路1b具有掉电功能，即与掉电电路相似的操作 功能。该补偿电路1b的补偿晶体管11由与第一或第二实施例中的MOS 晶体管相同的晶体管构成。
通过将补偿电路1b构造成具有掉电功能，不必提供与补偿电路1b 分开设置的掉电电路。因此，如果构造包括该补偿电路的半导体器件， 则可以不额外增加电路面积地构造该半导体器件。
[第四实施例]
图7是示出根据第四实施例的补偿电路1c的详细电路构造的电路 图。如图7所示，根据第四实施例的补偿电路1c包括参考电压产生单 元5；PMOS晶体管，用于从其漏极将补偿电流IC提供给第一节点N1； 以及运算放大器7。参考图7，参考电压产生单元5包括电流源51和通 过第四节点N4与电流源51串联连接的NMOS晶体管52。NMOS晶体管52 具有互相连接的栅极和漏极，并具有连接到地线的源极。具有与电流 源3相同构造的电流源51将等于参考电流Iref的电流提供给NMOS晶体管 52的漏极。NMOS晶体管52具有与第一NMOS晶体管2-0相同的构造。 运算放大器7的非反相输入端连接到NMOS晶体管52的漏极，并且其反 相输入端连接到PMOS晶体管6的漏极。PMOS晶体管6的栅极连接到运 算放大器7的输出端，并且其源极连接到电源线VDD。
在第四实施例中，参考电压产生单元5的第四节点N4的电压比补 偿电路1c不存在时的第一节点N1的电压高。原因如下。NMOS晶体管 52的漏极电流等于参考电流Iref，并且MOS晶体管2-0的漏极电流比参 考电流Iref小MOS晶体管2-1至2-n的栅极漏电流的总和，即 Ig1+Ig2+...+Ign。运算放大器7以作为反相输入端上的电压的第一节点N1 的电压等于作为非反相输入端上的电压的第四节点N4的电压的方式通 过反馈操作来工作。因此，补偿电流IC(＝Ig1+Ig2+...+Ign)从PMOS晶 体管6的漏极提供给第一节点N1。
根据第四实施例，运算放大器比较参考电流Iref流经第一节点N1 时晶体管2-0的漏极电压与参考电流Iref流经NMOS晶体管52的漏极时的 漏极电压。基于比较结果，可以控制提供给MOS晶体管2-0的漏极的 补偿电流。在第四实施例中，NMOS晶体管52具有与MOS晶体管2-0相 同的构造，并且来自电流源51的电流等于参考电流Iref。然而，本发明 并不限制于此。从以上描述可以理解，按满足下面的关系构造的补偿 电路可以相似地进行工作。
(电流源51的电流值)∶(参考电流Iref)＝(NMOS晶体管52的 W/L)∶(第一MOS晶体管2-0的W/L)。
如上所述，根据本发明，能够提供如下补偿电路，其能够补偿栅 极漏电流而不必增加补偿电路的规模并且不必构造复杂的电路。