一种晶片吸附方法、下电极系统和半导体处理装置
阅读：409发布：2020-05-08
专利汇可以提供一种晶片吸附方法、下电极系统和半导体处理装置专利检索，专利查询，专利分析的服务。并且本 发明 提供一种晶片 吸附 方法、下 电极 系统和 半导体 处理装置。该晶片吸附方法进入主工艺阶段之前包括：将 静电卡盘 基体接地；向工艺腔室内通入非工艺气体；将工艺腔室内的非工艺气体激发形成 等离子体 ；为静电卡盘电极提供直流电，以使静电卡盘对晶片进行静电吸附固定。该晶片吸附方法不仅能够避免晶片上表面对残留在工艺腔室内的负离子或微小颗粒进行吸附，从而避免了工艺腔室内的残留颗粒对晶片表面造成污染，进而确保了晶片的良率；而且能够避免静电卡盘基体的电势对晶片形成排斥作用，从而有效的提高了静电卡盘对晶片的吸附固定效果。，下面是一种晶片吸附方法、下电极系统和半导体处理装置专利的具体信息内容。
1.一种晶片吸附方法，其特征在于，进入主工艺阶段之前包括：
将所述静电卡盘基体接地；
向所述工艺腔室内通入非工艺气体；
将所述工艺腔室内的所述非工艺气体激发形成等离子体，以使所述晶片上表面的电势为0；
为所述静电卡盘电极提供直流电，以使所述静电卡盘对所述晶片进行静电吸附固定。
2.根据权利要求1所述的吸附方法，其特征在于，所述非工艺气体不会对所述晶片的表面进行等离子体处理；所述非工艺气体采用惰性气体，所述非工艺气体包括氩气或氮气。
3.根据权利要求1所述的吸附方法，其特征在于，所述静电卡盘基体内设置有背吹气路，所述进入主工艺阶段之前还包括：所述背吹气路开启，所述背吹气路提供冷媒气体对所述晶片的背面进行吹气。
4.根据权利要求1所述的吸附方法，其特征在于，进入所述主工艺阶段时包括：
将所述静电卡盘基体接地断开；
将通入所述工艺腔室内的气体切换为工艺气体，并将所述工艺气体激发形成等离子体。
5.一种下电极系统，包括静电卡盘，所述静电卡盘包括静电卡盘基体和静电卡盘电极，所述静电卡盘电极设置于所述静电卡盘基体中，且二者相互绝缘；其特征在于，还包括控制接地电路，用于将所述静电卡盘基体与地连接或断开，所述下电极系统采用如权利要求1-4任意一项所述的晶片吸附方法，将晶片吸附在静电卡盘上。
6.根据权利要求5所述的下电极系统，其特征在于，所述控制接地电路包括控制单元、开关单元和接地阻抗单元，所述控制单元连接所述开关单元，用于控制所述开关单元开启和闭合；所述开关单元与所述接地阻抗单元串联连接，用于使所述静电卡盘基体与所述接地阻抗单元之间的连接断开或接通。
7.根据权利要求6所述的下电极系统，其特征在于，所述开关单元包括继电器，所述继电器的线圈连接所述控制单元，所述继电器的常开触点连接所述接地阻抗单元；
所述接地阻抗单元包括接地的电阻或接地的电感。
8.根据权利要求5所述的下电极系统，其特征在于，所述静电卡盘还包括背吹气路，所述背吹气路设置在所述静电卡盘基体内部，用于向置于所述静电卡盘基体上的所述晶片的背面吹气，以对所述晶片进行冷却。
9.一种半导体处理装置，其特征在于，包括权利要求5-8任意一项所述的下电极系统。
一种晶片吸附方法、下电极系统和半导体处理装置
技术领域
[0001] 本发明涉及半导体器件制备技术领域，具体地，涉及一种晶片吸附方法、下电极系统和半导体处理装置。
背景技术
[0002] 在集成电路芯片制造行业中，对晶片进行加工的整个流程中，普遍包括光刻、刻蚀、离子注入、金属沉积，核心封装等工艺。上述工艺的完成，通常是将晶片放置在半导体加工设备反应腔室内的卡盘上，对晶片进行加工。卡盘起到支撑、固定晶片，对工艺过程晶片温度进行控制等作用。静电卡盘是一种利用静电力固定晶片的卡盘结构，消除了机械卡盘结构复杂，晶片有效加工面积减少等缺点。
[0003] 如图1所示为安装静电卡盘的等离子体刻蚀设备工艺腔室示意图。反应腔5在工艺过程中是真空状态，腔体顶部设有介质窗6，介质窗6上方安装电感耦合线圈7，上射频源8通过上匹配器9，同电感耦合线圈7相连，用于将腔室内工艺气体激发成等离子体10。下射频源14，通过下匹配器15，连接至静电卡盘基体11，用于在晶片2表面产生直流自偏压，吸引等离子，对晶片2表面进行加工处理。静电卡盘基体11安装在卡盘基座16上，静电卡盘基体11内部埋设静电卡盘电极12，静电卡盘电极12四面被绝缘材料包裹。静电卡盘基体11内部设置有冷媒气体通道17，背吹气路控制一定压力或流量的冷媒气体对晶片2背部进行气吹，从而实现在工艺过程中的晶片2温度控制。直流电源18在腔室主工艺开始前，对静电卡盘电极12供电，使静电卡盘电极12与晶片2间产生静电力，固定住晶片2，这个过程即为静电卡盘Chuck流程，即静电卡盘电极12上电，晶片2被静电卡盘电极12吸附的过程。
[0004] 目前，主工艺流程开始前静电卡盘Chuck流程及工艺准备流程如图2所示，依次包括：静电卡盘电极上电(ESCHV-ON)，冷媒气体开启(B.P He-ON)，腔室内通工艺气体并控压，上射频开启(SRF-ON)，下射频开启(BRF-ON)，此后腔室进入主工艺流程。
[0005] 如图3所示，单电极静电卡盘在上述Chuck流程中，静电卡盘电极12上电瞬间，晶片2上表面对地电势为正，静电卡盘基体11(ESC Body)对地电势为负，在静电卡盘电极12上电瞬间，晶片2上表面为正电势，该正电势产生的电场，导致腔室内可能存在的负离子或者微小颗粒Patical附着在晶片2表面，对晶片2表面的光阻图案造成污染，并最终降低芯片良率。上述的负离子或者颗粒Patical为正常工艺后残留的物质。
[0006] 另外，静电卡盘电极12为正电势，晶片2背部为负电势，静电卡盘基体11为负电势，晶片2吸附依靠静电卡盘电极12和晶片2背部之间的静电力F，而静电卡盘基体11和晶片2背部电势极性相同，静电卡盘基体11对晶片2有排斥力F2，排斥力F2显然降低了静电卡盘对晶片2的吸附效果。
[0007] 图4为主工艺流程开始前静电卡盘Chuck流程及工艺准备流程时序中，晶片上表面和静电卡盘基体的电势变化，在T0时间点，静电卡盘电极上电，晶片上表面和静电卡盘基体电势瞬间变化，晶片上表面为正电势，静电卡盘基体为负电势。在T1时间点，为腔室内的负离子或者微小颗粒Patical对晶片上表面的中和作用，使其电势下降，静电卡盘基体电势随之变化。在T2时间点，冷媒气体如He气开启。在T3时间点，进入主工艺流程，上射频开启，此时腔室内形成等离子体，晶片上表面通过等离子体耦合接地，电势接近为0。在T4时间点，下射频开启，晶片上表面形成鞘层，呈现负电势，静电卡盘基体通过下射频网络，耦合接地，电势接近为0。
[0008] 静电卡盘电极上电瞬间，晶片上表面的电势瞬间变化，对腔室环境产生扰动，腔室残留的颗粒Patical附着在晶片表面，对晶片造成污染；冷媒气体如He气开启时，静电卡盘基体的负电势对晶片有排斥作用，不利于吸附。
发明内容
[0009] 本发明针对现有技术中存在的上述技术问题，提供一种晶片吸附方法、下电极系统和半导体处理装置。该晶片吸附方法不仅能够避免晶片上表面对残留在工艺腔室内的负离子或微小颗粒进行吸附，从而避免了工艺腔室内的残留颗粒对晶片表面造成污染，进而确保了晶片的良率；而且能够避免静电卡盘基体的电势对晶片形成排斥作用，从而有效的提高了静电卡盘对晶片的吸附固定效果。
[0010] 本发明提供一种晶片吸附方法，进入主工艺阶段之前包括：
[0011] 将所述静电卡盘基体接地；
[0012] 向所述工艺腔室内通入非工艺气体；
[0013] 将所述工艺腔室内的所述非工艺气体激发形成等离子体；
[0014] 为所述静电卡盘电极提供直流电，以使所述静电卡盘对所述晶片进行静电吸附固定。
[0015] 优选地，所述非工艺气体不会对所述晶片的表面进行等离子体处理；所述非工艺气体采用惰性气体，所述非工艺气体包括氩气或氮气。
[0016] 优选地，所述静电卡盘基体内设置有背吹气路，所述进入主工艺阶段之前还包括：所述背吹气路开启，所述背吹气路提供冷媒气体对所述晶片的背面进行吹气。
[0017] 优选地，进入所述主工艺阶段时包括：
[0018] 将所述静电卡盘基体接地断开；
[0019] 将通入所述工艺腔室内的气体切换为工艺气体，并将所述工艺气体激发形成等离子体。
[0020] 本发明还提供一种下电极系统，包括静电卡盘，所述静电卡盘包括静电卡盘基体和静电卡盘电极，所述静电卡盘电极设置于所述静电卡盘基体中，且二者相互绝缘；还包括控制接地电路，用于将所述静电卡盘基体与地连接或断开，所述下电极系统采用上述晶片吸附方法，将晶片吸附在静电卡盘上。
[0021] 优选地，所述控制接地电路包括控制单元、开关单元和接地阻抗单元，所述控制单元连接所述开关单元，用于控制所述开关单元开启和闭合；所述开关单元与所述接地阻抗单元串联连接，用于使所述静电卡盘基体与所述接地阻抗单元之间的连接断开或接通。
[0022] 优选地，所述开关单元包括继电器，所述继电器的线圈连接所述控制单元，所述继电器的常开触点连接所述接地阻抗单元；
[0023] 所述接地阻抗单元包括接地的电阻或接地的电感。
[0024] 优选地，所述静电卡盘还包括背吹气路，所述背吹气路设置在所述静电卡盘基体内部，用于向置于所述静电卡盘基体上的所述晶片的背面吹气，以对所述晶片进行冷却。
[0025] 本发明还提供一种半导体处理装置，包括上述下电极系统。
[0026] 本发明的有益效果：本发明所提供的晶片吸附方法，通过在为静电卡盘电极提供直流电之前，使静电卡盘基体接地，并向工艺腔室内通入非工艺气体，将非工艺气体激发形成等离子体，不仅能够避免晶片上表面对残留在工艺腔室内的负离子或微小颗粒进行吸附，从而避免了工艺腔室内的残留颗粒对晶片表面造成污染，进而确保了晶片的良率；而且能够避免静电卡盘基体的电势对晶片形成排斥作用，从而有效的提高了静电卡盘对晶片的吸附固定效果。
[0027] 本发明所提供的下电极系统，通过设置控制接地电路，并使控制接地电路在进入主工艺阶段之前接地，并向腔室内通入非工艺气体，将非工艺气体激发形成等离子体，不仅能够避免晶片上表面对残留在腔室内的负离子或微小颗粒进行吸附，从而避免了腔室内的残留颗粒对晶片表面造成污染，进而确保了晶片的良率；而且能够避免静电卡盘基体的电势对晶片形成排斥作用，从而有效的提高了静电卡盘组件对晶片的吸附固定效果。
[0029] 图1为现有技术中等离子体刻蚀设备工艺腔室的结构示意图；
[0030] 图2为图1中设备在主工艺流程开始前的静电卡盘Chuck流程及工艺准备流程图；
[0031] 图3为现有技术中单电极静电卡盘在上电后各部分的带电示意图；
[0032] 图4为图1中设备在主工艺流程开始前的静电卡盘Chuck流程及工艺准备流程的时序图；
[0033] 图5为本发明实施例1中的晶片吸附方法的流程图；
[0034] 图6为本发明实施例1中的晶片吸附方法的时序图；
[0035] 图7为本发明实施例2中下电极系统的结构及电路连接示意图。
[0036] 其中的附图标记说明：
[0037] 1.静电卡盘；11.静电卡盘基体；12.静电卡盘电极；13.背吹气路；2.晶片；3.控制接地电路；31.控制单元；32.开关单元；33.接地阻抗单元；4.下射频系统；5.反应腔；6.介质窗；7.电感耦合线圈；8.上射频源；9.上匹配器；10.等离子体；14.下射频源；15.下匹配器；16.卡盘基座；17.冷媒气体通道；18.直流电源。
具体实施方式
[0038] 为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明所提供的一种晶片吸附方法、下电极系统和半导体处理装置作进一步详细描述。
[0039] 实施例1：
[0040] 本实施例提供一种晶片吸附方法，进入主工艺阶段之前包括：如图5和图6所示，[0041] 步骤S1：将静电卡盘基体接地。
[0042] 其中，在进入主工艺阶段之前，静电卡盘基体一直保持接地，静电卡盘基体上的电势维持为0不变。
[0043] 步骤S2：向工艺腔室内通入非工艺气体。
[0044] 该步骤中，非工艺气体不会对晶片的表面进行等离子体处理；非工艺气体采用惰性气体，非工艺气体包括氩气或氮气等。
[0045] 步骤S3：将工艺腔室内的非工艺气体激发形成等离子体。
[0046] 如图6所示，在T0时间点，上射频系统开启，在上射频系统的作用下，工艺腔室内的非工艺气体电离形成等离子体，放置在静电卡盘基体上的晶片上表面通过等离子体耦合接地，即晶片上表面的电势为0，且该电势稳定，无明显波动。
[0047] 步骤S4：为静电卡盘电极提供直流电，以使静电卡盘对晶片进行静电吸附固定。
[0048] 如图6所示，在T1时间点，静电卡盘电极上电，由于晶片上表面和静电卡盘基体均接地，电势稳定，静电卡盘电极上电瞬间，其直流电场对晶片上表面和静电卡盘基体的电势影响很小，即晶片上表面和静电卡盘基体的电势依然保持为0。此时，晶片上表面电势为0，能够避免晶片上表面对残留在工艺腔室内的负离子或微小颗粒进行吸附，从而避免了工艺腔室内的残留颗粒对晶片表面造成污染，进而确保了晶片的良率。静电卡盘基体电势为0，能够避免静电卡盘基体的电势对晶片形成排斥作用，从而有效的提高了静电卡盘对晶片的吸附固定效果。
[0049] 需要说明的是，本实施例中的进入主工艺阶段指的是工艺腔室内通入工艺气体，同时下射频系统开启。工艺腔室内通入工艺气体后，一旦下射频系统开启，则工艺腔室内的等离子体工艺过程开始。上述步骤1-4是在主工艺阶段开始之前，通过静电卡盘的静电吸附作用对置于静电卡盘上的晶片进行吸附固定的过程。
[0050] 本实施例中，静电卡盘基体内设置有背吹气路，进入主工艺阶段之前还包括：步骤S5：背吹气路开启，背吹气路提供冷媒气体对晶片的背面进行吹气。
[0051] 该步骤中，冷媒气体通常采用氦气，冷媒气体对晶片的背面吹气，能够实现工艺过程中对晶片温度的控制。如图6所示，在T2时间点，冷媒气体开启。
[0052] 本实施例中，进入主工艺阶段时包括：
[0053] 步骤S6：将静电卡盘基体接地断开。
[0054] 步骤S7：将通入工艺腔室内的气体切换为工艺气体；并将工艺气体激发形成等离子体。
[0055] 如图6所示，在T3时间点，晶片通过静电卡盘吸附稳定后，静电卡盘基体接地断开。由于在主工艺阶段，下射频系统会在静电卡盘基体上形成负偏压，以使晶片上形成负偏压，在负偏压的作用下对晶片进行等离子体处理工艺，所以，在主工艺阶段，静电卡盘基体不能接地。因此，在进入主工艺阶段时，静电卡盘基体接地需要断开。
[0056] 步骤S8：下射频系统开启，以使晶片表面产生直流自偏压。
[0057] 如图6所示，在T4时间点，下射频系统开启，进入主工艺阶段，在主工艺阶段，工艺腔室内通入工艺气体，上射频系统和下射频系统均开启，腔室内对晶片进行正常的等离子体处理工艺。
[0058] 本实施例中对晶片的固定方法，通过在为静电卡盘电极提供直流电之前，使静电卡盘基体接地，并向工艺腔室内通入非工艺气体，将非工艺气体激发形成等离子体，不仅能够避免晶片上表面对残留在工艺腔室内的负离子或微小颗粒进行吸附，从而避免了工艺腔室内的残留颗粒对晶片表面造成污染，进而确保了晶片的良率；而且能够避免静电卡盘基体的电势对晶片形成排斥作用，从而有效的提高了静电卡盘对晶片的吸附固定效果。
[0059] 实施例2：
[0060] 本实施例提供一种下电极系统，如图7所示，包括静电卡盘1，静电卡盘1包括静电卡盘基体11和静电卡盘电极12，静电卡盘电极12设置于静电卡盘基体11中，且二者相互绝缘；还包括控制接地电路3，用于将静电卡盘基体11与地连接或断开，下电极系统采用实施例1中的晶片吸附方法，将晶片2吸附在静电卡盘1上。
[0061] 通过设置控制接地电路3，并使控制接地电路3在进入主工艺阶段之前接地，使气体通入单元在进入主工艺阶段之前向腔室内通入非工艺气体，使上射频系统在进入主工艺阶段之前开启，不仅能够避免晶片2上表面对残留在腔室内的负离子或微小颗粒进行吸附，从而避免了腔室内的残留颗粒对晶片2表面造成污染，进而确保了晶片2的良率；而且能够避免静电卡盘基体11的电势对晶片2形成排斥作用，从而有效的提高了静电卡盘1对晶片2的吸附固定效果。
[0062] 本实施例中，控制接地电路3包括控制单元31、开关单元32和接地阻抗单元33，控制单元31连接开关单元32，用于控制开关单元32开启和闭合；开关单元32与接地阻抗单元33串联连接，用于使静电卡盘基体11与接地阻抗单元33之间的连接断开或接通。通过控制开关单元32的开启与闭合，能够控制静电卡盘基体11能否通过接地阻抗单元33接地，从而实现了静电卡盘基体11在进入主工艺阶段之前接地，在进入主工艺阶段后不再接地。
[0063] 本实施例中，开关单元32包括继电器，继电器的线圈连接控制单元31，继电器的常开触点连接接地阻抗单元33；接地阻抗单元33包括接地的电感。当然，也可以是继电器的常闭触点连接接地阻抗单元33。接地阻抗单元33也可以是接地的电阻。上述方案均能够实现控制接地电路3的接地与不接地。
[0064] 本实施例中，静电卡盘1还包括背吹气路13，背吹气路13设置在静电卡盘基体11内部，用于向置于静电卡盘基体11上的晶片2的背面吹气，以对晶片2进行冷却。
[0065] 本实施例中下电极系统，通过设置控制接地电路，并使控制接地电路在进入主工艺阶段之前接地，并向腔室内通入非工艺气体，将非工艺气体激发形成等离子体，不仅能够避免晶片上表面对残留在腔室内的负离子或微小颗粒进行吸附，从而避免了腔室内的残留颗粒对晶片表面造成污染，进而确保了晶片的良率；而且能够避免静电卡盘基体的电势对晶片形成排斥作用，从而有效的提高了静电卡盘组件对晶片的吸附固定效果。
[0066] 基于本实施例中下电极系统的上述结构，本实施例还提供一种半导体处理装置，如图7所示，包括上述下电极系统。
[0067] 本实施例中，半导体处理装置还包括腔室、上射频系统和气体通入单元，气体通入单元与腔室连通；上射频系统位于腔室的顶部；静电卡盘1设置在腔室底部，用于对晶片2进行静电吸附固定；气体通入单元用于在晶片2进入主工艺阶段之前向腔室内通入非工艺气体；上射频系统用于在晶片2进入主工艺阶段之前使腔室内的非工艺气体激发形成等离子体。
[0068] 本实施例中，半导体处理装置还包括下射频系统4，控制接地电路3和下射频系统4并联连接于静电卡盘基体11，下射频系统4用于使晶片2表面产生直流自偏压。该电路中，控制接地电路3一旦接地，则下射频系统4即使开启，也无法在静电卡盘基体11上形成负偏压；控制接地电路3不接地，下射频系统4开启时，就会在静电卡盘基体11上形成负偏压。由于在主工艺阶段，下射频系统4需要在静电卡盘基体11上形成负偏压，以使晶片2上形成负偏压，在负偏压的作用下对晶片2进行等离子体处理工艺，所以，在主工艺阶段，静电卡盘基体11不能接地，即控制接地电路3不能接地；而在进入主工艺阶段之前，下射频系统4不开启，为了避免晶片2对残留颗粒吸附以及静电卡盘基体11的电势对晶片2形成排斥作用，控制接地电路3接地。
[0069] 本实施例中，气体通入单元还用于在晶片2进入主工艺阶段时向腔室内通入工艺气体。
[0070] 本实施例中半导体处理装置，通过采用实施例2中的下电极系统，不仅能够避免腔室内的残留颗粒对晶片表面造成污染，进而确保了晶片的良率；而且能够有效提高静电卡盘组件对晶片的吸附固定效果。
[0071] 可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 集成电路以及形成集成电路的方法 | 2020-05-08 | 321 |
| 顶针机构及半导体加工设备 | 2020-05-08 | 200 |
| 降低晶片翘曲的共源极阵列形成方法 | 2020-05-08 | 381 |
| 整合光学辨识功能的显示器 | 2020-05-08 | 385 |
| 具有缓冲材料和加强层的半导体器件 | 2020-05-08 | 454 |
| 半导体装置及其制造方法 | 2020-05-08 | 94 |
| 半导体装置和将密封剂沉积在嵌入式WLCSP中的方法 | 2020-05-11 | 217 |
| 半导体外延晶片及其制造方法、以及固体摄像元件的制造方法 | 2020-05-08 | 314 |
| 具有可编程逻辑器件和动态随机存取存储器的键合半导体器件及其形成方法 | 2020-05-08 | 783 |
| 一种半导体封装结构 | 2020-05-08 | 891 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
半导体晶片热门专利
QQ群二维码
意见反馈
意见反馈