本発明は、高周波、特にマイクロ波帯において好適なバンドパスフィルタに関する。

従来、マイクロ波帯で実際に多用されている公知のバンドパスフィルタの等価回路を図２に示す。 この等価回路では、入力端子９０側にはコンデンサＣ１とインダクタＬ１によって第１の並列共振回路が構成され、出力端子９２側には、インダクタＬ２とコンデンサＣ２によって第２の並列共振回路が構成される。

第１及び第２の並列共振回路は、相互誘導係数Ｍによって、いわばトランスのように結合する。 このため、入力端子９０のマイクロ波信号は、第１及び第２の並列共振回路による並列共振作用を受けつつ出力端子９２に導かれることにより、必要な周波数信号のみが伝達されるバンドパスフィルタ動作が得られる。

このような等価回路で示されるバンドパスフィルタを公知のマイクロ波帯の分布定数回路で構成したものとして図３に示すものがある。 このバンドパスフィルタは、プリント基板上にλ／２（λは電磁波の波長）の長さのマイクロストリップライン９４（又はストリップライン）を多段に形成した構成となっている。

また、マイクロ波帯のバンドパスフィルタとして、電磁結合状態となるように配置された第１及び第２分布定数回路、第１分布定数回路の等価インダクタと並列共振回路を構成する第１コンデンサ及び第２分布定数回路の等価インダクタと並列共振回路を構成する第２コンデンサを含む副同調回路を１段以上備えたバンドパスフィルタがある。

このようなバンドパスフィルタでは、急峻なフィルタ特性、安価なコスト、設計の容易さ、小型化或いは広範囲な周波数特性という利点を得ることができる（例えば、特許文献１参照）。

ところが、図３に示すバンドパスフィルタでは、多段の１／２波長結合線路が一般的に用いられている。 このため、使用周波数によって基板上における結合線路の占有面積がほぼ決まってしまい、小型化が難しいという問題がある。

また、特許文献１に記載のバンドパスフィルタの回路は、市販のコンデンサを実装する構成となっており、部品点数が多くなるとともにコストもアップしてしまう。 さらに、マイクロ波領域において、コンデンサの容量値が極めて小さくなるため、市販のコンデンサを入手することが困難となりバンドパスフィルタとして実現することが難しくなるという問題がある。

また、バンドパスフィルタの前後に増幅器などを接続する場合、それらの入出力部分（つまり、バンドパスフィルタとの接続部分）が直流的に接地される為、図４に示すように、入出力部分に、入出力端子９０，９２と直列にカップリングコンデンサ８４、８５を配置する必要があるという問題もある。

さらに、市販のコンデンサは残留インダクタンス（ＥＳＬ）が大きいため自己共振周波数が低くなる（例えば、１ｐＦのコンデンサの自己共振周波数は５．８ＧＨｚ付近である）。 したがって市販のコンデンサでは、自己共振周波数より高い周波数で十分な減衰量を得られないという問題もある。

本発明は、こうした問題に鑑みなされたもので、市販のコンデンサなどの外付けの素子が不要で、高い周波数で十分な減衰量を得ることができ、しかも、小型、低コストで、かつ、直流的に接地されていない構成とすることができるバンドパスフィルタを提供する。

この欄においては、発明に対する理解を容易にするため、必要に応じて「発明を実施するための形態」欄において用いた符号を付すが、この符号によって請求の範囲を限定することを意味するものではない。

上記「発明が解決しようとする課題」において述べた問題を解決するためになされた請求項１に記載の発明は、基板（１０）上の金属パターンで形成した集中定数素子ＣとＬを用いて、基板（１０）上に構成されたバンドパスフィルタ（１）であって、基板（１０）上に形成した集中定数回路が直流的にも機械的にも接地されていないことを特徴とするバンドパスフィルタである。

このようなバンドパスフィルタ（１）によれば、市販のコンデンサなどの外付けの素子が不要で、高い周波数で十分な減衰量を得ることができ、しかも、小型かつ低コストで直流的に接地されていないバンドパスフィルタ（１）を容易に構成することができる。 以下説明する。

前述のように、図２に示す従来のバンドパスフィルタを図３に示すように分布定数回路で構成することができる。 ところが、この場合には、１／２波長結合線路を多段結合する必要があり、使用する周波数帯域で基板（１０）上の分布定数回路の占有面積が決まってしまい小型化することができない。

これに対し、図４に示すように、分布定数回路を市販のコンデンサなどの外付けの集中定数素子に置き換えてバンドパスフィルタを構成する方法もある。
このバンドパスフィルタでは、バンドパスフィルタ（１）の前段及び後段に増幅器などを接続する場合、それらの入出力部分（つまり、バンドパスフィルタ（１）との接続部分）が２つのインダクタンス（３０，３２）を介して直流的に接地されるため、入出力部分と直列にカップリングコンデンサ（８４，８５）を挿入する必要がある。

このカップリングコンデンサ（８４，８５）を、バンドパスフィルタ（１）に取り込み、例えば、基板（１０）上の銅箔パターンなどの金属箔パターンで形成する方法の一つに、図５に示すように多層基板で形成する方法がある。 しかし、図５に示すように、下層とＧＮＤ層との間に意図しない新たな容量成分（８７）が形成されてしまい、結局図６に示す等価回路となってしまう。

これでは、必要以上に容量成分（コンデンサ）が大きくなってしまい、また、多層基板とすることでコストも大きくなってしまう。
そこで、片側が接地されているコンデンサのみを用いることで直流をカットする機能を持つＢＰＦの回路形式を考えた。 その結果、図７に示す回路形態に至った。 つまり、ＧＮＤと２つのインダクタンス（３０，３２）の間にコンデンサ（４２，４６）を挿入するのである。

そして、この等価回路を基板（１０）上の銅箔パターンなどの金属パターンで形成し易いようにするため、コンデンサ（４０）の位置を図８に示すように、インダクタ（３０，３２）の両端を、コンデンサ（４０，４２，４４、４６）を介して接地するように移動させるのである。

このようにすると、図４に示すバンドパスフィルタが図８に示すように、基板（１０）上に形成される集中定数素子により、直流的にも機械的にも接地されない状態で構成することができる。

つまり、基板（１０）上に形成される金属パターンの集中定数素子のみでバンドパスフィルタ（１）を形成することができるので、外付けの市販のコンデンサなどの部品が不要となり、小型、低コストで、かつ、直流的に接地されていないバンドパスフィルタ（１）とすることができる。

また、基板（１０）上に形成されるパターンのみでバンドパスフィルタ（１）を形成することができるので、市販のコンデンサでは避けることが困難である残留インダクタンス（ＥＳＬ）の影響がほとんどなくなる。 したがって、所望の高い周波数で十分な減衰量を得ることができる。

さらに、基板（１０）上で分布定数回路ではなく集中定数として回路を構成するため、バンドパスフィルタ（１）を小型化することができる。
ここで、「素子が直流的に接地されていない」とは、例えば、素子を、コンデンサを介して接地する場合のように、交流電流に対しては接地状態となり、直流電流に対しては、接地されていない状態となっていることを意味している。

また、バンドパスフィルタ（１）は、相互インダクタンスを構成するインダクタ（３０，３２）とコンデンサ（４０，４２，４４，４６）とで構成することができる。
そこで、請求項２に記載のように、基板（１０）上に形成した第１金属箔層（２０）と、第１金属箔層（２０）と異なる層にＧＮＤ層である第２金属箔層（６０）と、を備えるようにする。

第１金属箔層（２０）には、相互インダクタンスを構成する２つのインダクタ（３０，３２）と、２つのインダクタ（３０，３２）の両端に形成された４つのコンデンサ（４０，４２，４４，４６）とが形成され、第１金属箔層（２０）に形成された、相互インダクタンスを構成する２つのインダクタ（３０，３２）の両端に形成された、２つのインダクタンス間の空隙を隔てて相対する各２つのコンデンサ（４０，４２，４４，４６）の間に、第２金属箔層（６０）に接続されたビアホール（７０）を形成するとよい。

また、ＧＮＤ層である第２金属箔層（６０）に接続されたビアホール（７０）が、相互インダクタンスを構成する２つのインダクタ（３０，３２）と、２つのインダクタ（３０，３２）の両端に形成された４つのコンデンサ（４０，４２，４４，４６）とが形成され、第１金属箔層（２０）に形成された、相互インダクタンスを構成する２つのインダクタ（３０，３２）の両端に形成された、２つのインダクタンス間の空隙を隔てて相対する各２つのコンデンサ（４０，４２，４４，４６）の間に、形成されているので、このビアホール（７０）により、２つのコンデンサ間に寄生相互インダクタンスが形成されなくなる。 したがって、所望の減衰量を有するバンドパスフィルタ（１）とすることができる。

また、請求項３に記載のように、相互インダクタンスを構成する２つのインダクタ（３０，３２）及び２つのインダクタ（３０，３２）の両端に形成された４つのコンデンサ（４０，４２，４４，４６）を、第１金属箔層（２０）上において、相互インダクタンスを構成する２つのインダクタ（３０，３２）の中心線及びそれに直交する方向に線対称に配置するとよい。

このようにすると、第１金属箔層（２０）において、２つのインダクタ（３０，３２）及び４つのコンデンサ（４０，４２，４４，４６）を、基板（１０）上に容易に形成することができる。

また、請求項４に記載のように、２つのインダクタ（３０，３２）及び４つのコンデンサ（４０，４２，４４，４６）の周辺に、２つのインダクタ（３０，３２）及び４つのコンデンサ（４０，４２，４４，４６）と空隙により分離されたＧＮＤ層（５０）を形成するとよい。

このようにすると、インダクタ（３０，３２）やコンデンサ（４０，４２，４４４６）の周辺がＧＮＤとなるので、インダクタ（３０，３２）やコンデンサ（４０，４２，４４，４６）の周囲に寄生容量が発生しないので、所望の減衰量を有するバンドパスフィルタ（１）とすることができる。

ここで、第１金属箔層（２０）に形成するコンデンサ（４０，４２，４４，４６）の形状には種々のものが考えられるが、コンデンサには寄生インダクタンスがない方が良い。 インダクタンス成分があると、直列共振を起こしてしまい、減衰域で十分な減衰が得られなくなってしまうからである。

したがって、インダクタ（３０，３２）とコンデンサ（４０，４２，４４，４６）の接続は、接続点を中心とした円形の銅箔パターンで形成されたコンデンサを直接接続するのが理想的である。

しかし、円形にしてしまうと反対側の共振器や信号の入出力部（９０，９２）と機械的に干渉してしまうため実現不可能である。 そこで、円形から他の要素と干渉してしまう部分を削除した扇形状のコンデンサを用いるのである。

ところで、バンドパスフィルタ（１）は、外部機器や外部回路と電気信号を入出力する必要がある。 そこで、請求項６に記載のように、相互インダクタンスを構成する２つのインダクタ（３０，３２）のうち一方のインダクタ（３０）及びそのインダクタ（３０）に接続されている２つのコンデンサ（４０，４２）の間の第１位置に第１外部機器を接続し、その第１外部機器から電気信号を入力するための入力部（９０）と、相互インダクタンスを構成する２つのインダクタ（３０，３２）のうち他方のインダクタ（３２）及びそのインダクタ（３２）に接続されている２つのコンデンサ（４４，４６）の間の第２位置に第２外部機器を接続し、その第２外部機器へ電気信号を出力するための出力部（９２）と、を設け、第１位置は、接続された第１外部機器との間のインピーダンス整合をとることができる位置であり、第２位置は、接続された第２外部機器との間のインピーダンス整合をとることができる位置であるようにするとよい。

入力部（９０）及び出力部（９２）をこのような位置に配置すると第１外部機器と入力部（９０）及び第２外部機器と出力部（９２）との間のインピーダンス整合がとれているので、バンドパスフィルタ（１）の入出力部（９０，９２）において、高周波の反射などが抑圧できる。

ここで、第１外部機器及び第２外部機器とは、基板（１０）とは独立した機器である場合の他、バンドパスフィルタ（１）が形成される基板（１０）上に形成された外部回路をも含む意味である。

また、請求項７に記載のように、インダクタ（３０，３２）がメアンダ状に形成されていると、外形寸法を大きくすることなくインダクタ（３０，３２）長を長くすることができるので、インダクタンス成分の値を大きくすることができる。 したがって、例えば、バンドパスフィルタ（２）に入力される電気信号の周波数が低い場合など、所望の周波数を低く設定したいときに有効となる。

バンドパスフィルタの基板上での回路パターンを示す図である。

従来のバンドパスフィルタの回路図である。

図２に示すバンドパスフィルタを分布定数回路で構成したときの概略の構成を示す図である。

図２に示すバンドパスフィルタに直流カット用のカップリングコンデンサをつけたときのバンドパスフィルタの等価回路図である。

図４におけるカップリングコンデンサを、多層基板を用いて金属箔パターンで形成したときの概略の構成を示す図である。

図５に示す構成を採用した場合のバンドパスフィルタの等価回路図である。

図４に示すバンドパスフィルタのカップリングコンデンサの位置を変更したときの回路図である。

図７に示すバンドパスフィルタのコンデンサの位置を変更したときの回路図である。

第１実施形態におけるバンドパスフィルタの周波数特性を示す図である。

第２実施形態においてインダクタをメアンダ状の形状に形成した場合のバンドパスフィルタの回路パターンを示す図である。

［第１実施形態］
以下、本発明が適用された実施形態について図面を用いて説明する。 なお、本発明の実施の形態は、下記の実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の形態を採りうる。

図１は、本発明が適用されたバンドパスフィルタ１の基板１０上での回路パターンを示す図である。
バンドパスフィルタ１は、基板１０上の銅箔パターンなどの金属パターンで形成した集中定数素子である容量性素子と誘導性素子とを用いて、基板１０上に構成したバンドパスフィルタであり、本第１実施形態では、中心周波数５．８１ＧＨｚ、周波数帯域８０ＭＨｚの透過特性を有している。

基板１０は、その表面に形成された第１金属箔層２０と、２層目の金属箔層である第２金属箔層６０の２層構造となっている。 第１金属箔層２０及び第２金属箔層６０は、共に金属箔として銅箔を用いて形成されている。

第１金属箔層２０には、図１に示すように、集中定数素子として、２つのインダクタ（第１インダクタ３０及び第２インダクタ３２）、４つのコンデンサ（第１コンデンサ４０、第２コンデンサ４２、第３コンデンサ４４及び第４コンデンサ４６）、また、入力端子９０、出力端子９２及びＧＮＤ層５０が形成されている。

第１インダクタ３０及び第２インダクタ３２は、図１に示すように、それぞれ、幅０．１５ｍｍ×長さ ２．５ｍｍの矩形状に形成されており、幅方向に０．１５ｍｍ離隔されており、相互インダクタンスを形成している。

４つのコンデンサ（第１コンデンサ４０〜第４コンデンサ４６）は、図１に示すように、矩形状に形成された２つのインダクタ（第１インダクタ３０及び第２インダクタ３２）の両端に形成されており、２つのインダクタ３０，３２の両端との各接続点（図１中にＡ１，Ａ２，Ａ３，Ａ４で示す点）から一定の半径（本第１実施形態では、２．２５ｍｍ）の扇形状に形成されている。

入力端子９０は、相互インダクタンスを構成する２つのインダクタ３０，３２のうち一方のインダクタ３０及びインダクタ３０に接続されている２つのコンデンサ４０，４２の間の第１位置（図１中Ａ１で示す位置）に、図示しないプリアンプなどの外部機器を接続し、その外部機器から電気信号を入力するための端子である。

外部端子９２は、相互インダクタンスを構成する２つのインダクタ３０，３２のうち他方のインダクタ３２及びインダクタ３２に接続されている２つのコンデンサ４４，４６の間の第２位置（図１中Ａ３で示す位置）に、図示しないアンプなどの外部機器を接続し、その外部機器へ電気信号を出力するための端子である。

本第１実施形態においては、入力端子９０及び出力端子９２は、図１に示すように、２つのインダクタ（第１インダクタ３０及び第２インダクタ３２）の両端のうち一端に形成されている第１コンデンサ４０及び第２コンデンサ４２と２つのインダクタ３０，３２の各接続点（図１中にＡ１，Ａ２で示す点）から、各インダクタ３０，３２の外側（図１中左右側）に引き出すような形で形成されている。

なお、本第１実施形態においては、入力端子９０及び出力端子９２の配置位置である第１位置及び第２位置を、図１中Ａ１、Ａ３で示すように、第１コンデンサ４０及び第２コンデンサ４２と２つのインダクタ３０，３２の各接続点としたが、第１位置は、外部機器と入力端子９０の間のインピーダンス整合をとることができる位置、換言すれば、外部機器の出力インピーダンスとバンドパスフィルタ１の入力インピーダンスとの整合をとることができる位置とすればよい。

また、第２位置も同様に、外部機器と出力端子９２の間のインピーダンス整合をとることができる位置、換言すれば、外部機器の入力インピーダンスとバンドパスフィルタ１の出力インピーダンスとの整合をとることができる位置とすればよい。

ここで、端子９０，９２をそれぞれ入力端子９０、出力端子９２と称しているが、端子９０，９２の入出力関係を入れ替えてもよい。 つまり、端子９０を出力端子、端子９２を入力端子としてもよい。

ＧＮＤ層５０は、第１金属箔層２０において、２つのインダクタ（第１インダクタ３０及び第２インダクタ３２）及び４つのコンデンサ４０，４２，４４，４６（第１コンデンサ４０〜第４コンデンサ４６）の周辺に、２つのインダクタ３０，３２及び４つのコンデンサ４０，４２，４４，４６と、０．２ｍｍの空隙により分離されて形成されている。

第２金属箔層６０は、第１金属箔層２０と異なる層（第１金属箔層２０の下層）に形成されており、全面が接地されたＧＮＤ層である。
また、図１に示すように、第１金属箔層２０と第２金属箔層６０との間には、ビアホール７０が形成されている。

ビアホール７０は、第１金属箔層２０に形成された、第１インダクタ３０及び第２インダクタ３２の両端に形成された、当該２つのインダクタ３０，３２間の空隙を隔てて相対する第１コンデンサ４０と第３コンデンサ４４及び第２コンデンサと第４コンデンサ４６の間に配置されている。

なお、ここで説明したビアホール７０以外にも、第１金属箔層２０上に形成される集中定数素子間の寄生相互インダクタンスを抑制する目的で、必要に応じてビアホール７０と同様に第１金属箔層２０と第２金属箔層６０とを接続するビアホールを配置してもよい。

例えば、本第１実施形態においては、図１中円状に点線で示す部分が当該ビアホールである。
なお、本第１実施形態における各寸法は、一例であり、バンドパスフィルタ１の透過特性（中心周波数や周波数帯域等）あるいは基板１０の大きさなどによって変更されるものである。

（バンドパスフィルタ１の特徴）
バンドパスフィルタ１は、市販のコンデンサなどの外付けの素子が不要で、高い周波数で十分な減衰量を得ることができ、しかも、小型かつ低コストで直流的に接地されていない構成とすることができる。 以下説明する。

前述のように、図２に示す従来のバンドパスフィルタを図３に示すように分布定数回路で構成すると、１／２波長結合線路を多段結合する必要があり、使用する周波数帯域で基板上の分布定数回路の占有面積が決まってしまい小型化することができない。

これに対し、図４に示すように、分布定数回路を市販のコンデンサなどの外付けの集中定数素子に置き換えてバンドパスフィルタを構成する方法もある。
このバンドパスフィルタでは、バンドパスフィルタ１の前段及び後段に増幅器などを接続する場合、それらの入出力部分（つまり、バンドパスフィルタ１との接続部分）が２つのインダクタンス３０，３２を介して直流的に接地されるため、入出力部分と直列にカップリングコンデンサ８４，８５を挿入する必要がある。

このカップリングコンデンサ８４，８５を、バンドパスフィルタ１に取り込み、例えば、基板１０上の銅箔パターンなどの金属箔パターンで形成する方法の一つに、図５に示すように多層基板で形成する方法がある。

しかし、図５に示すように、下層とＧＮＤ層との間に意図しない新たな容量成分８７が形成されてしまい、結局図６に示す等価回路となってしまう。
これでは、必要以上に容量成分（コンデンサ）が大きくなってしまい、また、多層基板とすることでコストも大きくなってしまう。

そこで、片側が接地されているコンデンサのみを用いることで直流をカットする機能を持つＢＰＦの回路形式を考えた。 その結果、図７に示す回路形態に至った。 つまり、ＧＮＤと２つのインダクタンス３０，３２の間にコンデンサ４２，４６を挿入するのである。

そして、この等価回路を基板１０上の銅箔パターンなどの金属パターンで形成し易いようにするため、コンデンサ４０の位置を図８に示すように、インダクタ３０，３２の両端を、コンデンサ４０，４２，４４、４６を介して接地するように移動させるのである。

このようにすると、図４に示すバンドパスフィルタが図８に示すように、基板１０上に形成される集中定数素子により、直流的にも機械的にも接地されない状態で構成することができる。

つまり、基板１０上に形成される集中定数素子のみでバンドパスフィルタ１を形成することができるので、外付けの市販のコンデンサなどの部品が不要となり、小型、低コストで、かつ、直流的に接地されていないバンドパスフィルタ１とすることができる。

ここで、「バンドパスフィルタ１が直流的に接地されていない」とは、例えば、バンドパスフィルタ１を、コンデンサを介して接地する場合のように、交流電流に対しては接地状態となり、直流電流に対しては、接地されていない状態となっていることを意味している。

また、基板１０上に形成されるパターンのみでバンドパスフィルタ１を形成することができるので、市販のコンデンサでは避けることが困難である残留インダクタンス（ＥＳＬ）の影響がほとんどなくなる。 したがって、所望の高い周波数で十分な減衰量を得ることができる。

さらに、基板１０上で分布定数回路ではなく集中定数として回路を構成するため、バンドパスフィルタ１を小型化することができる。
このようにすると、図４に示すバンドパスフィルタが図８に示すように、基板１０上の銅箔パターンなどの金属パターンで形成した集中定数素子である容量性素子（第１〜第４コンデンサ４０，４２，４４，４６）と誘導性素子（第１インダクタ３０及び第２インダクタ３２）により、直流的にも機械的にも接地されない状態で構成することができる。

このように、図８に示すバンドパスフィルタを実際の基板１０上に実現したものがバンドパスフィルタ１である。
つまり、基板１０上に形成した第１金属箔層２０に、相互インダクタンスを構成する２つのインダクタ（第１インダクタ３０及び第２インダクタ３２）と、２つのインダクタ３０，３２の両端に４つのコンデンサ（第１コンデンサ４０〜第４コンデンサ４６）を形成し、２つのインダクタ３０，３２及び４つのコンデンサ４０，４２，４４，４６の周辺に、空隙により分離されたＧＮＤ層５０を形成している。

このように、基板１０上に形成される集中定数素子のみでバンドパスフィルタを形成することができるので、外付けのコンデンサなどの部品が不要となり、小型、低コストで、かつ、直流的に接地されていないバンドパスフィルタ１とすることができる。

また、基板１０上の銅箔パターンなどの金属パターンで形成した集中定数素子である容量性素子（第１〜第４コンデンサ４０，４２，４４，４６）と誘導性素子（第１インダクタ３０及び第２インダクタ３２）のみでバンドパスフィルタ１を形成することができるので、多層基板にする必要がなくなる。

したがって、多層基板にすることによって、下層とＧＮＤ層との間に新たに形成される意図しない新たな容量成分が生成されることがない。
一例として、本第１実施形態におけるバンドパスフィルタ１の周波数特性を図９に示す。 図９において、横軸は周波数であり、縦軸はＳ１１及びＳ２１を示している。 図９に示すように、周波数５．８１［ＧＨｚ］近傍において挿入損失は小さく、その他の周波数帯域においては、十分な減衰量が得られている。

また、基板１０上で分布定数回路ではなく集中定数として回路を構成するため、バンドパスフィルタ１を小型化することができる。
また、２つのインダクタ（第１インダクタ３０及び第２インダクタ３２）の両端に形成された第１コンデンサ４０と第３コンデンサ４４及び第２コンデンサ４２と第４コンデンサ４６の間に第１金属箔層２０と、ＧＮＤ層である第２金属箔層６０とを接続するビアホール７０を形成している。

このビアホール７０により、２つずつのコンデンサ４０，４４及びコンデンサ４２，４６の間に寄生相互インダクタンスが形成されなくなる。 したがって、所望の減衰量を得ることができるバンドパスフィルタ１とすることができる。

さらに、第１金属箔層２０に形成するコンデンサ４０，４２，４４，４６の形状を２つのインダクタ３０，３２との各接続点から一定の半径の扇形状に形成しているので、寄生容量の発生を抑制することができる。 その理由を説明する。

第１金属箔層２０に形成するコンデンサ４０，４２，４４，４６の形状には種々のものが考えられるが、コンデンサには寄生インダクタンスがない方が良い。 インダクタンス成分があると、直列共振を起こしてしまい、減衰域で十分な減衰が得られなくなってしまうからである。

したがって、第１インダクタ３０，第２インダクタ３２、第１〜第４コンデンサ４０，４２，４４，４６の接続は、接続点を中心とした円形の銅箔パターンで形成されたコンデンサを直接接続するのが理想的である。

しかし、円形にしてしまうと反対側の共振器や信号の入出力端子９０，９２と機械的に干渉してしまうため実現不可能である。 そこで、円形から他の要素と干渉してしまう部分を削除した扇形状のコンデンサを用いるのである。

また、第１インダクタ３０及び第１インダクタ３０に接続されている２つのコンデンサ第１コンデンサ４０及び第２コンデンサ４２の間の第１位置に入力端子９０を形成している。

同様に、第２インダクタ３２及び第２インダクタ３２に接続されている第３コンデンサ４４及び第４コンデンサ４６の間の第２位置に出力端子９２を設けている。
そして、第１位置は、接続される図示しない外部機器との間のインピーダンス整合をとることができる位置であり、第２位置も同様に、接続される外部機器との間のインピーダンス整合をとることができる位置であるようにしている。

入力端子９０及び出力端子９２をこのような位置に配置しているので接続される外部機器との間のインピーダンス整合がとれる。 したがって、バンドパスフィルタ１の入出力端子９０，９２において、高周波の反射などを抑圧することができる。

ここで、端子９０，９２をそれぞれ入力端子９０、出力端子９２と称しているが、端子９０，９２の入出力関係を入れ替えてもよい。 つまり、端子９０を出力端子、端子９２を入力端子としてもよい。

ここで、「外部機器」とは、基板１０とは独立した機器である場合の他、バンドパスフィルタ１が形成される基板１０上に形成された外部回路をも含む意味である。
また、バンドパスフィルタ１では、相互インダクタンスを構成する第１インダクタ３０及び第２インダクタ３２、第１〜第４コンデンサ４０，４２，４４，４６を、第１金属箔層２０上において、第１インダクタ３０及び第２インダクタ３２の中心線及びそれに直交する方向に線対称に配置している。

したがって、第１金属箔層２０において、第１インダクタ３０、第２インダクタ３２及び第１〜第４コンデンサ４０，４２，４４，４６を、基板１０上に容易に形成することができる。

［第２実施形態］
次に、第１実施形態のバンドパスフィルタ１において、相互インダクタンスを構成する２つのインダクタ（第１インダクタ３０及び第２インダクタ３２）の形状を変更したバンドパスフィルタ２について説明する。

バンドパスフィルタ２では、インダクタ３０，３２以外はバンドパスフィルタ１と同じ構成であるので、同じ符号を付し、その説明を省略する。
第１実施形態におけるバンドパスフィルタ１では、２つのインダクタ３０，３２は、それぞれ直線状に形成されていたが、第２実施形態におけるバンドパスフィルタ２では、図１０に示すように、それぞれメアンダ状に形成されている。

このように、２つのインダクタ３０，３２をメアンダ状に形成することによって、外形寸法を大きくすることなくインダクタ３０，３２を長くすることができる。 したがって、インダクタンスの値を大きくすることができるので、バンドパスフィルタ２の中心周波数を低く設定したいときに有効となる。

［その他の実施形態］
以上、本発明の実施形態について説明したが、本発明は、本実施形態に限定されるものではなく、種々の態様を採ることができる。

（１）上記実施形態では、基板１０を２層としたが、多層基板であってもよい。 また、第２金属箔層６０は、ＧＮＤ層であればよく、必ずしも第１金属箔層２０の直下の層でなく、第３層や第４層など、より下層に位置していてもよい。

（２）上記実施形態では、第１金属箔層２０において、第１インダクタ３０、第２インダクタ３２、第１〜第４コンデンサ４０，４２，４４，４６、入力端子９０及び出力端子９２の周辺に空隙を隔ててＧＮＤ層５０を設けていたが、このＧＮＤ層５０をなくしてもよい。

（３）第２実施形態では、２つのインダクタ３０，３２の形状をメアンダ状としたが、波状に形成されていれば、三角波形状や矩形波形状であってもよい。 さらに、インダクタンスの値を大きくすることができればよいので、直線状に形成された場合に比べ、インダクタ３０，３２の長さを長くすることができれば波状以外であってもよい。

１，２…バンドパスフィルタ、１０…基板、２０…第１金属箔層、３０…第１インダクタ、３２…第２インダクタ、４０…第１コンデンサ、４２…第２コンデンサ、４４…第３コンデンサ、４６…第４コンデンサ、５０…ＧＮＤ層、６０…第２金属箔層、７０…ビアホール、８４，８５…カップリングコンデンサ、８７…容量成分、９０…入力端子、９２…出力端子。