具有经分割逻辑的堆叠式半导体裸片组合件以及相关联系统及方法
专利汇可以提供具有经分割逻辑的堆叠式半导体裸片组合件以及相关联系统及方法专利检索，专利查询，专利分析的服务。并且本文中揭示具有堆叠于经分割逻辑裸片之间的 存储器 裸片的堆叠式 半导体 裸片组合件以及相关联系统及方法。在一个 实施例 中，半导体裸片组合件可包含第一逻辑裸片、第二逻辑裸片及界定 外壳 的导热壳体。所述存储器裸片堆叠可安置于所述外壳内及所述第一逻辑裸片与所述第二逻辑裸片之间。，下面是具有经分割逻辑的堆叠式半导体裸片组合件以及相关联系统及方法专利的具体信息内容。
1.一种半导体裸片组合件，其包括：
第一逻辑裸片，其包括第一接合垫以及以可操作方式耦合至所述第一接合垫的通信组件，其中所述通信组件经配置以将接收的串行数据解串成并行数据流；
第二逻辑裸片，其包括第二接合垫以及以可操作方式耦合至所述第二接合垫的存储器控制器；
存储器裸片堆叠，其安置于所述第一逻辑裸片上且安置于所述第一逻辑裸片与所述第二逻辑裸片之间，其中所述第二逻辑裸片安置于所述存储器裸片堆叠上；
多个穿堆叠互连件，其共同形成所述存储器控制器及所述通信组件之间的并行数据连接，其中所述穿堆叠互连件的各个互连件延伸穿过整个所述存储器裸片堆叠以将所述第二逻辑裸片的所述第二接合垫中的一者与所述第一逻辑裸片的所述第一接合垫中的相应一者连接以接收所述并行数据流中的一者；及
导热壳体，其具有在所述第二逻辑裸片上方的盖部分以及从所述盖部分延伸的壁部分，其中所述壁部分定位在所述第一逻辑裸片的周边部分上且经配置以耗散操作期间在所述周边部分处产生的热，且其中所述第二逻辑裸片将热直接耗散到所述导热壳体的所述盖部分。
2.根据权利要求1所述的裸片组合件，其中所述通信组件包含串行器/解串器电路。
3.根据权利要求1所述的裸片组合件，其中所述导热壳体界定外壳，其中所述存储器裸片堆叠安置于所述外壳内。
4.根据权利要求3所述的裸片组合件，其中所述第二逻辑裸片安置于所述导热壳体与所述存储器裸片堆叠之间。
5.根据权利要求4所述的裸片组合件，其中所述第二逻辑裸片包含半导体衬底，且其中所述半导体衬底不包含延伸穿过所述半导体衬底的任何穿裸片互连件。
6.根据权利要求1所述的裸片组合件，其中：
所述第一逻辑裸片具有第一厚度；且
所述第二逻辑裸片具有大于所述第一厚度的第二厚度。
7.根据权利要求6所述的裸片组合件，其中：
所述第一厚度在50μm到200μm的范围内；且
所述第二厚度在300μm到1000μm的范围内。
8.根据权利要求1所述的裸片组合件，其中所述穿堆叠互连件是第一穿堆叠互连件，且所述裸片组合件进一步包括多个第二穿堆叠互连件，所述多个第二穿堆叠互连件延伸穿过所述存储器裸片堆叠且将所述第二逻辑裸片与所述存储器裸片堆叠的个别存储器裸片电耦合。
9.根据权利要求1所述的半导体裸片组合件，其中所述穿堆叠互连件经布置以同时通过所述并行数据连接将所述并行数据流提供至所述存储器控制器。
10.根据权利要求1所述的半导体裸片组合件，其中所述第一逻辑裸片的所述周边部分延伸超出所述第二逻辑裸片的占用面积。
11.根据权利要求1所述的半导体裸片组合件，其中所述壁部分经配置以耗散操作期间在所述第一逻辑裸片的所述周边部分处产生的大部分热。
12.根据权利要求1所述的半导体裸片组合件，其中所述壁部分及所述盖部分不是整体形成的。
13.根据权利要求1所述的半导体裸片组合件，其进一步包括至少部分囊封所述第一逻辑裸片、所述第二逻辑裸片以及所述存储器裸片中的至少一者的底部填充材料，其中所述底部填充材料接触所述导热壳体。
14.根据权利要求1所述的裸片组合件，其中：
所述存储器裸片堆叠中的所述存储器裸片的每一者包括存储器电路，
所述多个穿堆叠互连件是多个第一穿堆叠互连件，且
所述组合件进一步包括多个第二穿堆叠互连件，其中所述第二穿堆叠互连件的每一者形成介于所述存储器控制器与所述存储器裸片中的一者的所述存储器电路之间的专用电路路径。
15.一种半导体裸片组合件，其包括：
导热壳体，其具有盖部分以及从所述盖部分延伸的壁部分；
第一半导体裸片，其包括通信组件，其中所述壁部分定位在所述第一半导体裸片的周边部分上，且其中所述壁部分经配置以耗散操作期间在所述周边部分处产生的热；
第二半导体裸片，其包括控制器组件，其中所述盖部分在所述第二半导体裸片的上方，且其中所述第二半导体裸片将热直接耗散到所述导热壳体的所述盖部分；
第三半导体裸片堆叠，其至少部分地封围于所述导热壳体内；及
多个穿堆叠互连件，其延伸穿过所述第三半导体裸片堆叠，
其中—
所述第三半导体裸片堆叠安置于所述第一半导体裸片与所述第二半导体裸片之间；
所述穿堆叠互连件的至少一部分将所述第一半导体裸片与所述第二半导体裸片电耦合，且
所述穿堆叠互连件的所述部分共同形成所述通信组件与所述控制器组件之间的并行数据连接。
16.根据权利要求15所述的裸片组合件，其中所述穿堆叠互连件的另一部分在功能上与所述第一半导体裸片隔离。
17.根据权利要求15所述的裸片组合件，其中所述穿堆叠互连件的所述部分提供介于所述第一半导体裸片与所述第二半导体裸片之间的专用电路路径。
18.根据权利要求15所述的裸片组合件，其进一步包括承载所述第一半导体裸片的封装衬底，其中：
所述封装衬底包含多个封装触点；且
所述通信组件包含耦合于所述封装触点与所述穿堆叠互连件的所述部分之间的串行器/解串器电路。
19.一种半导体裸片组合件，其包括：
第一逻辑裸片，其经配置以接收串行数据流且将所述串行数据流解串成并行数据流；
存储器裸片堆叠，其在所述第一逻辑裸片上；
第二逻辑裸片，其由所述存储器裸片堆叠承载，其中所述第二逻辑裸片经配置以经由所述存储器裸片堆叠接收所述并行数据流；
多个穿堆叠互连件，其共同形成所述第一逻辑裸片及所述第二逻辑裸片之间的并行数据连接，其中所述穿堆叠互连件的各个互连件延伸穿过整个所述存储器裸片堆叠以将所述第二逻辑裸片的接合垫与所述第一逻辑裸片的相应接合垫连接以接收所述并行数据流中的一者；及
导热壳体，其具有在所述第二逻辑裸片上方的盖部分以及从所述盖部分延伸的壁部分，其中所述壁部分定位在所述第一逻辑裸片的周边部分上且经配置以耗散操作期间在所述周边部分处产生的热，且其中所述第二逻辑裸片将热直接耗散到所述导热壳体的所述盖部分。
20.根据权利要求19所述的裸片组合件，其中所述第二逻辑裸片包含存储器控制器，所述存储器控制器经配置以经由所述存储器裸片堆叠接收所述并行数据流。
21.根据权利要求19所述的裸片组合件，其进一步包括封装衬底，其中所述第一逻辑裸片经配置以经由所述封装衬底接收所述串行数据流。
22.根据权利要求21所述的裸片组合件，其中所述第一逻辑裸片安置于所述封装衬底与所述存储器裸片堆叠之间。
23.一种操作半导体裸片组合件的方法，其包括：
在第一逻辑裸片的第一集成电路组件处将串行数据流解串成并行数据流；
经由大体上垂直延伸穿过存储器裸片堆叠的多个第一通信路径在第二逻辑裸片的第二集成电路组件处接收所述并行数据流，其中所述存储器裸片堆叠安置于所述第一逻辑裸片与所述第二逻辑裸片之间；
基于接收的所述并行数据流，经由大体上垂直延伸穿过所述存储器裸片堆叠的多个第二通信路径用所述第二集成电路组件存取所述存储器裸片堆叠的存储器；
在所述第一逻辑裸片的周边部分处将由所述第一集成电路组件产生的热耗散到导热壳体的壁部分；及
将由所述第二集成电路组件产生的热直接耗散到所述导热壳体的盖部分，其中所述导热壳体的所述壁部分从所述盖部分延伸。
24.根据权利要求23所述的方法，其中存取所述存储器裸片堆叠的存储器包含：处理所述并行数据流以读取、写入及/或擦除存储器。
25.一种形成半导体裸片组合件的方法，其包括：
将第一逻辑裸片附接到存储器裸片堆叠的第一侧，其中所述第一逻辑裸片包括经配置以将串行数据解串成并行数据流的通信组件；
将第二逻辑裸片附接到所述存储器裸片堆叠的第二侧，所述第二侧与所述第一侧对置，其中所述第二逻辑裸片包括存储器控制器；
经由延伸穿过所述存储器裸片堆叠的多个穿堆叠互连件将所述通信组件以可操作方式耦合至所述存储器控制器，其中所述穿堆叠互连件共同形成所述存储器控制器及所述通信组件之间的并行数据连接；及
将所述第二逻辑裸片及所述存储器裸片堆叠至少部分地封围于导热壳体内，其中所述导热壳体具有在所述第二逻辑裸片上方的盖部分以及从所述盖部分延伸的壁部分，其中所述壁部分定位在所述第一逻辑裸片的周边部分上且经配置以耗散操作期间在所述周边部分处产生的热，且其中所述第二逻辑裸片将热直接耗散到所述导热壳体的所述盖部分。
26.根据权利要求25所述的方法，其中：
所述导热壳体的所述壁部分邻近于所述第一逻辑裸片的所述通信组件；及所述导热壳体的所述盖部分邻近于所述第二逻辑裸片的所述存储器控制器。
27.根据权利要求25所述的方法，其中所述通信组件包含串行器/解串器电路。
28.一种形成半导体裸片组合件的方法，其包括：
将存储器裸片堆叠安置于第一逻辑裸片与导热壳体之间，其中所述第一逻辑裸片包括经配置以将串行数据解串成并行数据流的通信组件；
将第二逻辑裸片安置于所述存储器裸片堆叠与所述导热壳体之间，其中所述第二逻辑裸片包括存储器控制器；及
穿过所述存储器裸片堆叠形成多个穿堆叠互连件以将所述第一逻辑裸片的所述通信组件与所述第二逻辑裸片的所述存储器控制器电耦合，其中所述穿堆叠互连件共同形成所述存储器控制器及所述通信组件之间的并行数据连接，
其中所述导热壳体具有在所述第二逻辑裸片上方的盖部分以及从所述盖部分延伸的壁部分，其中所述壁部分定位在所述第一逻辑裸片的周边部分上且经配置以耗散操作期间在所述周边部分处产生的热，且其中所述第二逻辑裸片将热直接耗散到所述导热壳体的所述盖部分。
29.根据权利要求28所述的方法，其中所述第一逻辑裸片的所述通信组件包括串行器/解串器电路。
30.根据权利要求29所述的方法，其中形成所述多个穿堆叠互连件进一步包含：形成所述穿堆叠互连件，使得所述穿堆叠互连件的至少一部分提供介于所述串行器/解串器电路与所述第二逻辑裸片的所述存储器控制器之间的一或多个专用电路路径。
31.根据权利要求28所述的方法，其中所述多个穿堆叠互连件是第一多个穿堆叠互连件，且其中所述方法进一步包括：形成将所述第二逻辑裸片的所述存储器控制器与所述存储器裸片堆叠的个别存储器裸片电耦合的第二多个穿堆叠互连件。
32.根据权利要求31所述的方法，其中形成所述第二多个穿堆叠互连件包含：形成所述第二多个穿堆叠互连件，使得所述第二多个穿堆叠互连件在功能上与所述第一逻辑裸片隔离。
33.一种半导体系统，其包括：
混合存储器立方体HMC，其包含—
第一逻辑裸片，其包括经配置以将串行数据解串成并行数据流的通信组件，第二逻辑裸片，其包括存储器控制器，
存储器裸片堆叠，其安置于所述第一逻辑裸片与所述第二逻辑裸片之间；
多个穿堆叠互连件，其延伸穿过所述存储器裸片堆叠且共同形成所述存储器控制器及所述通信组件之间的并行数据连接，及
导热壳体，其附接到所述第二逻辑裸片且将所述存储器裸片堆叠封围于外壳内，其中所述导热壳体具有在所述第二逻辑裸片上方的盖部分以及从所述盖部分延伸的壁部分，其中所述壁部分定位在所述第一逻辑裸片的周边部分上且经配置以耗散操作期间在所述周边部分处产生的热，且其中所述第二逻辑裸片将热直接耗散到所述导热壳体的所述盖部分；及
驱动器，其电耦合到所述第一逻辑裸片。
具有经分割逻辑的堆叠式半导体裸片组合件以及相关联系统
及方法
技术领域
背景技术
具体实施方式
103。第一逻辑裸片102a通过中介层122电耦合到封装衬底120。中介层122可包含(举例来说)半导体裸片、电介质间隔件及/或具有连接于中介层122与封装衬底120之间的电连接器(例如，导通体、金属迹线等)的其它适合衬底。封装衬底120可包含(举例来说)中介层、印刷电路板或连接到将组合件100电耦合到外部电路(未展示)的封装触点124(例如，接合垫)及电连接器125(例如，焊料凸块)的其它适合衬底。在一些实施例中，封装衬底120及/或中介层122可以不同方式配置。举例来说，在一些实施例中，可省略中介层122且可将第一逻辑裸片102a直接连接到封装衬底120。
107(作为“廊”或“架”为所属领域的技术人员已知)。除提供保护覆盖物之外，壳体110还提供散热器以从逻辑裸片102及存储器裸片103吸收并耗散热能。因此，壳体110可由导热材料(例如镍、铜、铝、具有高导热率的陶瓷材料(例如，氮化铝)及/或其它适合导热材料)制成。
此外，在各种实施例中，逻辑裸片102及存储器裸片103可具有不同大小。举例来说，在一些实施例中，第一逻辑裸片102a可具有与存储器裸片堆叠105相同的占用面积及/或第二逻辑裸片102b可具有比存储器裸片堆叠105小或大的占用面积。
202d的周边偏移且更居中地安置(如由经叠加占用面积227所展示)。在各种实施例中，集成电路组件还可经配置以产生不同量的热。举例来说，最顶部逻辑裸片的集成电路组件可产生多于逻辑相关热的50％(例如，热的约75％或更多)，而最底部逻辑裸片可产生少于逻辑相关热的50％(例如，热的约25％或更少)。替代地，最顶部逻辑裸片的集成电路组件可产生比最底部逻辑裸片的电路组件少的热。
442。
572处，通信组件440(图3)从封装触点124(图1)接收串行数据SI的输入流(“串行输入SI”)。
串行输入SI可含有(举例来说)数据及用以存储数据的指令。另外或替代地，串行输入SI可含有用以读取数据及/或擦除数据的指令。在框574处，通信组件440将串行输入SI解串成多个输入流PI1到PIX。在数个实施例中，通信组件440可包含经配置以将串行数据流转换成并行数据流(且反之亦然)的一或多个串行器/解串器电路(作为“SerDes”电路为所属领域的技术人员已知)。举例来说，串行器/解串器电路两者均可产生且转换具有多个信号分量(例如，四个分量信号、八个分量信号、十六个分量信号等)的并行数据流。
105。而是，第一逻辑裸片102a安装到支撑衬底620(例如，印刷电路板)上的不同位置。因此，第一逻辑裸片102a通过延伸穿过支撑衬底620、中介层122及穿堆叠互连件130的通信路径电耦合到第二逻辑裸片102b。在此实施例中，由第一逻辑裸片102a产生的热不通过存储器裸片堆叠105或第二逻辑裸片102b耗散且因此存储器裸片103及第二逻辑裸片102b可具有较低操作温度。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 半导体封装件及其制造方法以及制造再分布结构的方法 | 2020-05-11 | 384 |
| 具有波纹管的放气阀 | 2020-05-11 | 1019 |
| 一种亮度均匀的发光显示屏体及其制备方法 | 2020-05-12 | 631 |
| 一种增强慢化能力的双包壳燃料元件 | 2020-05-08 | 353 |
| 一种胶囊咖啡填充封装机 | 2020-05-08 | 526 |
| 使用具有双侧互连层的管芯的单片芯片堆叠 | 2020-05-11 | 118 |
| 一种实现Micro-LED显示出光效率提升和窜扰降低的微结构及其制造方法 | 2020-05-11 | 502 |
| 一种提供电连接的装置和一种形成半导体器件的方法 | 2020-05-12 | 721 |
| 电路基板及堆叠电路结构 | 2020-05-08 | 227 |
| 使用导线接合的混合式添加结构的可堆叠存储器裸片 | 2020-05-08 | 224 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
