技术领域
[0001] 本
发明属于集成电路领域，特别是涉及一种低压差稳压电路及其方法。
背景技术
[0002] 电源管理电路广泛应用于各类便携式
电子设备中，伴随着芯片集成度的提高，单片SOC大多采用多个片内
电压调节器，而电压调节器可以是直流转直流电源DCDC，或者是低压差线性稳压器LDO；其中LDO可以独立为各个子模
块供电，这种供电方案不仅可以满足子模块的噪声电压要求，同时还可以通过定制电源来优化子模块的电路性能，减小不同模块之间来自电源的串扰。
[0003] 为了提高效率，通常LDO的电源来自DCDC，而DCDC的输出通常会有不同
频率段的纹波，这样就对LDO的PSRR(
电源电压抑制比)提出了很高的要求。另一方面为了降低系统成本及片外器件，LDO的低输出噪声和高PSRR性能通常采用内部补偿，这也增加了电路设计难度。
[0004] 现有LDO应用系统，尤其是
物联网transceiver系统中，子模块对LDO的噪声性能、PSRR性能提出了更高要求；而传统的LDO电路结构无法同时满足低输出噪声和高PSRR，尤其是频率要求到1MHz处时，PSRR恶化的更加明显。
发明内容
[0005] 鉴于以上所述
现有技术的缺点，本发明的目的在于提供一种低压差稳压电路及其方法，用于解决现有LDO电路无法同时满足低输出噪声和高PSRR的问题。
[0006] 为实现上述目的及其他相关目的，本发明提供一种低压差稳压电路，所述低压差稳压电路包括：
[0007] 偏置电压产生电路，用于产生偏置电压，并基于RC滤波实现低输出噪声的偏置电压输出；
[0008] 稳压环路输出电路，连接于所述偏置电压产生电路，用于根据所述偏置电压产生
输出电压，并在负载
电流发生变化时，基于所述稳压环路输出电路中的反馈环路对所述输出电压进行调节，以保持所述输出电压恒定不变；
[0009] PSRR补偿电路，连接于所述稳压环路输出电路，用于采集电源上的扰动，并将采集的扰动
信号处理后反馈至所述稳压环路输出电路中连接于电源电压和电压输出
节点之间的MOS管的栅极端，以使该MOS管的源极端和栅极端同步变化，从而实现PSRR补偿。
[0010] 可选地，所述偏置电压产生电路包括：第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第一
电阻、第二电阻、第三电阻、第四电阻、第一电容、第二电容及第三电容；其中，
[0011] 所述第一MOS管的源极端接入电源电压，所述第一MOS管的漏极端与所述第一MOS管的栅极端、所述第二MOS管的漏极端、所述第三MOS管的栅极端及所述第一电阻的一端共接，所述第二MOS管的栅极端接入第一参考电压，所述第二MOS管的源极端接地，所述第三MOS管的源极端接入电源电压，所述第三MOS管的漏极端与所述第四MOS管的漏极端、所述第四MOS管的栅极端及所述第二电阻的一端共接，所述第四MOS管的源极端连接于所述第四电阻的一端，所述第四电阻的另一端接地，所述第一电阻的另一端与所述第一电容的一端及所述第五MOS管的栅极端共接，并作为所述偏置电压产生电路的第一
输出节点，所述第一电容的另一端接入电源电压，所述第二电阻的另一端连接于所述第二电容的一端，并作为所述偏置电压产生电路的第二输出节点，所述第二电容的另一端接地，所述第五MOS管的源极端接入电源电压，所述第五MOS管的漏极端连接于所述第六MOS管的源极端，并接入第二参考电压，所述第六MOS管的漏极端与所述第六MOS管的栅极端、所述第七MOS管的漏极端及所述第三电阻的一端共接，所述第七MOS管的栅极端接入所述第一参考电压，所述第七MOS管的源极端接地，所述第三电阻的另一端连接于所述第三电容的一端，并作为所述偏置电压产生电路的第三输出节点，所述第三电容的另一端接地；其中所述第一MOS管、所述第三MOS管、所述第五MOS管及所述第六MOS管为PMOS管，所述第二MOS管、所述第四MOS管及所述第七MOS管为NMOS管。
[0012] 可选地，所述稳压环路输出电路包括：第八MOS管、第九MOS管、第十MOS管、第十一MOS管及第五电阻；其中，
[0013] 所述第八MOS管的栅极端连接于所述偏置电压产生电路的第一输出节点，所述第八MOS管的源极端接入电源电压，所述第八MOS管的漏极端与所述第九MOS管的漏极端及所述第十MOS管的栅极端共接，并作为所述稳压环路输出电路的反馈节点，所述第九MOS管的栅极端连接于所述偏置电压产生电路的第二输出节点，所述第九MOS管的源极端与所述第十一MOS管的漏极端及所述第五电阻的一端共接，所述第五电阻的另一端接地，所述第十MOS管的源极端接入电源电压，所述第十MOS管的漏极端连接于所述第十一MOS管的源极端，并作为所述稳压环路输出电路的电压输出节点，所述第十一MOS管的栅极端连接于所述偏置电压产生电路的第三输出节点；其中所述第九MOS管、所述第十MOS管、所述第十一MOS管及所述第五电阻构成反馈环路，所述第八MOS管、所述第十MOS管及所述第十一MOS管为PMOS管，所述第九MOS管为NMOS管。
[0014] 可选地，所述PSRR补偿电路包括：第十二MOS管、第十三MOS管、第十四MOS管、第十五MOS管、第六电阻、第七电阻、第八电阻、第四电容及第五电容；其中，
[0015] 所述第十二MOS管的源极端接入电源电压，所述第十二MOS管的漏极端与所述第十二MOS管的栅极端、所述第十三MOS管的漏极端及所述第六电阻的一端共接，所述第十三MOS管的栅极端连接于所述第一参考电压，所述第十三MOS管的源极端接地，所述第六电阻的另一端与所述第四电容的一端及所述第十四MOS管的栅极端共接，所述第四电容的另一端接地，所述第十四MOS管的源极端接入电源电压，所述第十四MOS管的漏极端与所述第十五MOS管的源极端及所述第五电容的一端共接，所述第五电容的另一端连接于所述稳压环路输出电路的反馈节点，所述第十五MOS管的漏极端接地，所述第十五MOS管的栅极端与所述第七电阻的一端及所述第八电阻的一端共接，所述第七电阻的另一端连接于所述稳压环路输出电路的电压输出节点，所述第八电阻的另一端接地；其中所述第十二MOS管、所述第十四MOS管及所述第十五MOS管为PMOS管，所述第十三MOS管为NMOS管。
[0016] 本发明还提供了一种利用如上所述低压差稳压电路实现的低压差稳压方法，所述低压差稳压方法包括：
[0017] 通过所述偏置电压产生电路产生所述偏置电压，并基于RC滤波实现低输出噪声的偏置电压输出；
[0018] 通过所述稳压环路输出电路产生所述输出电压，并在负载电流发生变化时，基于所述稳压环路输出电路中的反馈环路对所述输出电压进行调节，以保持所述输出电压恒定不变；
[0019] 通过所述PSRR补偿电路采集电源上的扰动，并将采集的
扰动信号处理后反馈至所述稳压环路输出电路中连接于电源电压和电压输出节点之间的MOS管的栅极端，以使该MOS管的源极端和栅极端同步变化，从而实现PSRR补偿。
[0020] 可选地，为了使所述输出电压恒定等于所述第二参考电压，R4＝N*R5，其中为第一MOS管的宽长比， 为第二MOS管的宽长比， 为第三MOS管的宽长比，
为第四MOS管的宽长比， 为第五MOS管的宽长比， 为第六MOS管的宽长比，
为第七MOS管的宽长比， 为第九MOS管的宽长比， 为第十一MOS管的宽长
比，R4为第四电阻的阻值，R5为第五电阻的阻值，N为第四电阻和第五电阻的比值倍数，M为第九MOS管宽长比和第四MOS管宽长比的比值倍数。
[0021] 可选地，为了实现所述输出电压的低输出噪声，所述第八MOS管的宽长比为55μm/0.5μm～65μm/0.5μm，所述第九MOS管的宽长比为90μm/0.2μm～120μm/0.2μm，所述第十MOS管的宽长比为2.6mm/0.07μm～3mm/0.07μm，所述第十一MOS管的宽长比为750μm/0.1μm～
780μm/0.1μm。
[0022] 可选地，所述第八MOS管和所述第九MOS管所在支路的静态电流为5μA～10μA，所述第十MOS管和所述第十一MOS管所在支路的静态电流为50μA～70μA。
[0023] 可选地，为了实现连接于电源电压和电压输出节点之间的MOS管的源极端和栅极端同步变化，所述第十四MOS管和所述第十五MOS管的宽长比为1:1。
[0024] 如上所述，本发明的一种低压差稳压电路及其方法，通过所述偏置电压产生电路产生偏置电压，并基于RC滤波实现低输出噪声的偏置电压输出；之后通过所述稳压环路输出电路产生输出电压，并在负载电流发生变化时，基于所述稳压环路输出电路中的反馈环路对所述输出电压进行调节，以保持所述输出电压恒定不变；同时利用所述PSRR补偿电路采集电源上的扰动，并将采集的扰动
信号处理后反馈至所述稳压环路输出电路中连接于电源电压和电压输出节点之间的MOS管的栅极端，以使该MOS管的源极端和栅极端同步变化，从而实现PSRR补偿；可见，本发明所述低压差稳压电路及其方法，通过所述偏置电压产生电路、所述稳压环路输出电路及所述PSRR补偿电路的设计，在实现电压线性稳压输出的同时，更实现了高PSRR和低输出噪声。
附图说明
[0025] 图1显示为本发明所述低压差稳压电路的结构
框图。
[0026] 图2显示为本发明所述偏置电压产生电路的具体电路图。
[0027] 图3显示为本发明所述稳压环路输出电路的具体电路图。
[0028] 图4显示为本发明所述PSRR补偿电路的具体电路图。
[0029] 图5显示为本发明所述低压差稳压电路的具体电路图。
[0030] 元件标号说明
[0031] 100 低压差稳压电路
[0032] 101 偏置电压产生电路
[0033] 102 稳压环路输出电路
[0034] 103 PSRR补偿电路
具体实施方式
[0035] 以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本
说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0036] 请参阅图1至图5。需要说明的是，本
实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
[0037] 如图1所示，本实施例提供一种低压差稳压电路，所述低压差稳压电路100包括：
[0038] 偏置电压产生电路101，用于产生偏置电压，并基于RC滤波实现低输出噪声的偏置电压输出；
[0039] 稳压环路输出电路102，连接于所述偏置电压产生电路101，用于根据所述偏置电压产生输出电压，并在负载电流发生变化时，基于所述稳压环路输出电路中的反馈环路对所述输出电压进行调节，以保持所述输出电压恒定不变；
[0040] PSRR补偿电路103，连接于所述稳压环路输出电路102，用于采集电源上的扰动，并将采集的扰动信号处理后反馈至所述稳压环路输出电路中连接于电源电压和电压输出节点之间的MOS管的栅极端，以使该MOS管的源极端和栅极端同步变化，从而实现PSRR补偿。
[0041] 作为示例，如图2所示，所述偏置电压产生电路101包括：第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一电容C1、第二电容C2及第三电容C3；其中，[0042] 所述第一MOS管M1的源极端接入电源电压VDD，所述第一MOS管M1的漏极端与所述第一MOS管M1的栅极端、所述第二MOS管M2的漏极端、所述第三MOS管M3的栅极端及所述第一电阻R1的一端共接，所述第二MOS管M2的栅极端接入第一参考电压VB，所述第二MOS管M2的源极端接地VSS，所述第三MOS管M3的源极端接入电源电压VDD，所述第三MOS管M3的漏极端与所述第四MOS管M4的漏极端、所述第四MOS管M4的栅极端及所述第二电阻R2的一端共接，所述第四MOS管M4的源极端连接于所述第四电阻R4的一端，所述第四电阻R4的另一端接地VSS，所述第一电阻R1的另一端与所述第一电容C1的一端及所述第五MOS管M5的栅极端共接，并作为所述偏置电压产生电路101的第一输出节点V1，所述第一电容C1的另一端接入电源电压VDD，所述第二电阻R2的另一端连接于所述第二电容C2的一端，并作为所述偏置电压产生电路101的第二输出节点V2，所述第二电容C2的另一端接地VSS，所述第五MOS管M5的源极端接入电源电压VDD，所述第五MOS管M5的漏极端连接于所述第六MOS管M6的源极端，并接入第二参考电压VREF，所述第六MOS管M6的漏极端与所述第六MOS管M6的栅极端、所述第七MOS管M7的漏极端及所述第三电阻R3的一端共接，所述第七MOS管M7的栅极端接入所述第一参考电压VB，所述第七MOS管M7的源极端接地VSS，所述第三电阻R3的另一端连接于所述第三电容C3的一端，并作为所述偏置电压产生电路101的第三输出节点V3，所述第三电容C3的另一端接地VSS；其中所述第一MOS管M1、所述第三MOS管M3、所述第五MOS管M5及所述第六MOS管M6为PMOS管，所述第二MOS管M2、所述第四MOS管M4及所述第七MOS管M7为NMOS管。
[0043] 如图2所示，本示例通过在所述偏置电压产生电路101的各输出节点处进行RC滤波，如第一输出节点V1处通过R1/C1进行RC滤波，第二输出节点V2处通过R2/C2进行RC滤波，第三输出节点V3处通过R3/C3进行RC滤波，以消除各输出节点处偏置电压和电流的绝大部分噪声，特别是高频率噪声，从而实现所述偏置电压产生电路101中电压的低噪声输出。
[0044] 作为示例，如图3所示，所述稳压环路输出电路102包括：第八MOS管M8、第九MOS管M9、第十MOS管M10、第十一MOS管M11及第五电阻R5；其中，
[0045] 所述第八MOS管M8的栅极端连接于所述偏置电压产生电路101的第一输出节点V1，所述第八MOS管M8的源极端接入电源电压VDD，所述第八MOS管M8的漏极端与所述第九MOS管M9的漏极端及所述第十MOS管M10的栅极端共接，并作为所述稳压环路输出电路102的反馈节点V4，所述第九MOS管M9的栅极端连接于所述偏置电压产生电路101的第二输出节点V2，所述第九MOS管M9的源极端与所述第十一MOS管M11的漏极端及所述第五电阻R5的一端共接，所述第五电阻R5的另一端接地VSS，所述第十MOS管M10的源极端接入电源电压VDD，所述第十MOS管M10的漏极端连接于所述第十一MOS管M11的源极端，并作为所述稳压环路输出电路102的电压输出节点Vout，所述第十一MOS管M11的栅极端连接于所述偏置电压产生电路101的第三输出节点V3；其中所述第九MOS管M9、所述第十MOS管M10、所述第十一MOS管M11及所述第五电阻R5构成反馈环路，所述第八MOS管M8、所述第十MOS管M10及所述第十一MOS管M11为PMOS管，所述第九MOS管M9为NMOS管。
[0046] 如图3所示，在所述电压输出节点Vout所带负载电流发生变化时，可通过所述反馈环路得到快速响应，具体如下：在所述电压输出节点Vout所带负载电流突然变大时，流过所述第十一MOS管M11的电流减小，同时所述第五电阻R5上的压降变小，此时所述第九MOS管M9的源极端电压降低，在通过所述第九MOS管M9的放大作用后，拉低所述反馈节点V4处的电压，从而在负载电流切换时保持所述输出电压Vout不变；反之在所述电压输出节点Vout所带负载电流变小时，流过所述第十一MOS管M11的电流增大，同时所述第五电阻R5上的压降增大，此时所述第九MOS管M9的源极端电压升高，在通过所述第九MOS管M9的放大作用后，拉高所述反馈节点V4处的电压，从而在负载电流切换时保持所述输出电压Vout不变。
[0047] 作为示例，如图4所示，所述PSRR补偿电路103包括：第十二MOS管M12、第十三MOS管M13、第十四MOS管M14、第十五MOS管M15、第六电阻R6、第七电阻R7、第八电阻R8、第四电容C4及第五电容C5；其中，
[0048] 所述第十二MOS管M12的源极端接入电源电压VDD，所述第十二MOS管M12的漏极端与所述第十二MOS管M12的栅极端、所述第十三MOS管M13的漏极端及所述第六电阻R6的一端共接，所述第十三MOS管M13的栅极端连接于所述第一参考电压VB，所述第十三MOS管M13的源极端接地VSS，所述第六电阻R6的另一端与所述第四电容C4的一端及所述第十四MOS管M14的栅极端共接，所述第四电容C4的另一端接地，所述第十四MOS管M14的源极端接入电源电压VDD，所述第十四MOS管M14的漏极端与所述第十五MOS管M15的源极端及所述第五电容C5的一端共接，所述第五电容C5的另一端连接于所述稳压环路输出电路102的反馈节点V4，所述第十五MOS管M15的漏极端接地VSS，所述第十五MOS管M15的栅极端与所述第七电阻R7的一端及所述第八电阻R8的一端共接，所述第七电阻R7的另一端连接于所述稳压环路输出电路102的电压输出节点Vout，所述第八电阻R8的另一端接地VSS；其中所述第十二MOS管M12、所述第十四MOS管M14及所述第十五MOS管M15为PMOS管，所述第十三MOS管M13为NMOS管。
[0049] 如图3所示，将电源扰动传递至输出的主要路径是通过所述第十MOS管M10，即所述第十MOS管M10的源极端扰动可直接传递至输出；而在电源扰动下，如果能够使得所述第十MOS管M10的源极端和栅极端同步变化，则可以最大程度上降低电源扰动的影响。如图4所示，本示例所述PSRR补偿电路即是采集电源上的扰动，并将其传输至所述第十MOS管的栅极端，以使所述第十MOS管M10的源极端和栅极端同步变化，从而实现PSRR补偿；具体如下：电源电压作为AC信号源，所述第十四MOS管M14的栅极端通过所述第十二MOS管M12的偏置并经过R6/C4滤波，所述第十四MOS管M14可作为共栅极放大管，用以将电源电压的AC信号进行放大，并通过所述第五电容C5输出至所述第十MOS管M10的栅极端，以使所述第十MOS管M10的源极端和栅极端同步变化，从而达到补偿PSRR的目的。
[0050] 本示例还提供了一种利用如上所述低压差稳压电路实现的低压差稳压方法，所述低压差稳压方法包括：
[0051] 通过所述偏置电压产生电路产生所述偏置电压，并基于RC滤波实现低输出噪声的偏置电压输出；
[0052] 通过所述稳压环路输出电路产生所述输出电压，并在负载电流发生变化时，基于所述稳压环路输出电路中的反馈环路对所述输出电压进行调节，以保持所述输出电压恒定不变；
[0053] 通过所述PSRR补偿电路采集电源上的扰动，并将采集的扰动信号处理后反馈至所述稳压环路输出电路中连接于电源电压和电压输出节点之间的MOS管的栅极端，以使该MOS管的源极端和栅极端同步变化，从而实现PSRR补偿。
[0054] 作为示例，为了使所述输出电压Vout恒定等于所述第二参考电压VRFE，R4＝N*R5，其中为第一MOS管M1的宽长比， 为第二MOS管M2的宽长比， 为第三MOS管M3的宽
长比， 为第四MOS管M4的宽长比， 为第五MOS管M5的宽长比， 为第六MOS管
M6的宽长比， 为第七MOS管M7的宽长比， 为第九MOS管M9的宽长比， 为第十一MOS管M11的宽长比，R4为第四电阻的阻值，R5为第五电阻的阻值，N为第四电阻和第五电阻的比值倍数，M为第九MOS管宽长比和第四MOS管宽长比的比值倍数。
[0055] 作为示例，为了实现所述输出电压的低输出噪声，所述第八MOS管M8的宽长比为55μm/0.5μm～65μm/0.5μm，所述第九MOS管M9的宽长比为90μm/0.2μm～120μm/0.2μm，所述第十MOS管M10的宽长比为2.6mm/0.07μm～3mm/0.07μm，所述第十一MOS管M11的宽长比为750μm/0.1μm～780μm/0.1μm。具体的，所述第八MOS管M8和所述第九MOS管M9所在支路的静态电流为5μA～10μA，所述第十MOS管M10和所述第十一MOS管M11所在支路的静态电流为50μA～70μA。
[0056] 作为示例，为了实现连接于电源电压和电压输出节点之间的MOS管的源极端和栅极端同步变化，所述第十四MOS管M14和所述第十五MOS管M15的宽长比为1:1。
[0057] 下面请参阅图5，对本示例所述低压差稳压电路的工作原理进行分析说明。
[0058] 首先，如图5所示，假设所述第三MOS管M3的DC工作电流为ID3，则所述第二输出节点V2处的电压为ID3*R4+VGS4，其中VGS4为所述第四MOS管M4栅极端和源极端的电压差；所述第六MOS管M6的源极端接第二参考电压VREF，所述第六MOS管M6通过电流源管第五MOS管M5和第七MOS管M7的偏置，得到所述第三输出节点V3处的电压为VRFF-VSG6，其中VSG6为所述第六MOS管M6源极端和栅极端的电压差；此时由于R4＝N*R5，则有VSG6＝VSG11，故Vout＝VREF-VSG6+VSG11＝VREF，即Vout的DC输
出电压为VREF，从而实现本示例所述低压差稳压电路输出电压Vout的线性稳压输出。
[0059] 而在所述电压输出节点Vout所带负载电流发生变化时，可通过所述反馈环路得到快速响应，具体如下：在所述电压输出节点Vout所带负载电流突然变大时，流过所述第十一MOS管M11的电流减小，同时所述第五电阻R5上的压降变小，此时所述第九MOS管M9的源极端电压降低，在通过所述第九MOS管M9的放大作用后，拉低所述反馈节点V4处的电压，从而在负载电流切换时保持所述输出电压Vout不变；反之在所述电压输出节点Vout所带负载电流变小时，流过所述第十一MOS管M11的电流增大，同时所述第五电阻R5上的压降增大，此时所述第九MOS管M9的源极端电压升高，在通过所述第九MOS管M9的放大作用后，拉高所述反馈节点V4处的电压，从而在负载电流切换时保持所述输出电压Vout不变。
[0060] 其次，如图5所示，所述偏置电压产生电路101通过R1/C1、R2/C2、R3/C3的滤波作用，可以消除各输出节点处偏置电压和电流的绝大部分噪声，特别是高频率噪声，从而实现所述偏置电压产生电路101中电压的低噪声输出。
[0061] 此时，所述输出电压Vout的噪声主要来自所述稳压环路输出电路102中的所述第八MOS管M8、所述第九MOS管M9、所述第十MOS管M10及所述第十一MOS管M11，其中由于所述第九MOS管M9、所述第十MOS管M10及所述第十一MOS管M11提供的是电压源噪声，故所述第九MOS管M9、所述第十MOS管M10及所述第十一MOS管M11的跨导gm越大，其贡献的电压源噪声越小。而由于环路增益的需要，增大所述第九MOS管的宽长比为90μm/0.2μm～120μm/0.2μm，使其跨导为0.28mS～0.32mS；所述第十MOS管作为功率管，其宽长比设为2.6mm/0.07μm～3mm/0.07μm，使其跨导大于等于2mS，通过设计宽长比大于等于2.6mm/0.07μm以保证最大20mA电流负载能
力，同时通过设计宽长比小于等于3mm/0.07μm以避免宽长比太大而影响高频下的PSRR；增大所述第十一MOS管M11的宽长比为750μm/0.1μm～780μm/0.1μm，使其跨导为
1.85mS～1.95mS；由于电压输出节点Vout作为环路的次极点，需要尽可能地降低该节点的等效阻抗，以达到更好的环路
相位裕度，从而使环路带宽可以做得更宽，故所述第十MOS管M10和所述第十一MOS管M11所在支路的静态电流为50μA～70μA。本示例中，由于所述第九MOS管M9、所述第十MOS管M10及所述第十一MOS管M11的跨导gm较大，故使得所述第九MOS管M9、所述第十MOS管M10及所述第十一MOS管M11在输出噪声的贡献上占比很小。
[0062] 此时，对于整个电路的输出噪声来说，仅剩下所述第八MOS管M8的电流热噪声，而通过设所述第八MOS管M8的宽长比为55μm/0.5μm～65μm/0.5μm，使其跨导为0.18mS～0.22mS，同时通过设所述第八MOS管M8和所述第九MOS管M9所在支路的静态电流为5μA～10μA；同样可以将所述第八MOS管M8的噪声贡献降低。
[0063] 最后，如图5所示，将电源扰动传递至输出的主要路径是通过所述第十MOS管M10，即所述第十MOS管M10的源极端扰动可直接传递至输出；而在电源扰动下，如果能够使得所述第十MOS管M10的源极端和栅极端同步变化，则可以最大程度上降低电源扰动的影响。本示例所述PSRR补偿电路即是采集电源上的扰动，并将其传输至所述第十MOS管的栅极端，以使所述第十MOS管M10的源极端和栅极端同步变化，从而实现PSRR补偿；具体如下：电源电压作为AC信号源，所述第十四MOS管M14的栅极端通过所述第十二MOS管M12的偏置并经过R6/C4滤波，所述第十四MOS管M14可作为共栅极放大管，用以将电源电压的AC信号进行放大，并通过所述第五电容C5输出至所述第十MOS管M10的栅极端；通过调整所述第十四MOS管M14和所述第十五MOS管M15的宽长比为1:1，以使所述第十MOS管M10的源极端和栅极端同步变化，从而达到补偿PSRR的目的。
[0064] 需要注意的是，为了实现所述第十MOS管M10的源极端和栅极端同步变化，所述第十四MOS管M14和所述第十五MOS管M15的宽长比应为1:1；但在实际应用中，所述第十四MOS管M14和所述第十五MOS管M15的宽长比很难精确做到1:1，故实际应用中所述第十四MOS管M14和所述第十五MOS管M15的宽长比接近1:1即可。
[0065] 综上所述，本发明的一种低压差稳压电路及其方法，通过所述偏置电压产生电路产生偏置电压，并基于RC滤波实现低输出噪声的偏置电压输出；之后通过所述稳压环路输出电路产生输出电压，并在负载电流发生变化时，基于所述稳压环路输出电路中的反馈环路对所述输出电压进行调节，以保持所述输出电压恒定不变；同时利用所述PSRR补偿电路采集电源上的扰动，并将采集的扰动信号处理后反馈至所述稳压环路输出电路中连接于电源电压和电压输出节点之间的MOS管的栅极端，以使该MOS管的源极端和栅极端同步变化，从而实现PSRR补偿；可见，本发明所述低压差稳压电路及其方法，通过所述偏置电压产生电路、所述稳压环路输出电路及所述PSRR补偿电路的设计，在实现电压线性稳压输出的同时，更实现了高PSRR和低输出噪声。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0066] 上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的
权利要求所涵盖。
