首页 / 专利库 / 控制系统 / 分压器 / 电阻器 / 消除电荷泵锁相环路中环路滤波电阻器噪声的装置

消除电荷相环路中环路滤波电阻器噪声的装置

阅读:1发布:2020-09-18

专利汇可以提供消除电荷相环路中环路滤波电阻器噪声的装置专利检索,专利查询,专利分析的服务。并且本 发明 提供一种改进的基于电荷 泵 的 锁 相环路,其中环路 滤波器 电阻 噪声被减少大约一量级。压控 振荡器 产生时钟 信号 ,并且其被输入到 相位 检测器,相位检测器比较振荡器时钟与参考时钟,并利用 电荷泵 产生与 相位差 成比例的 电流 输出。 环路滤波器 将该成比例的电流转换为 电压 ,并将其连接到振荡器输入。该环路滤波器由电容器、 电阻器 以及旁路大部分电阻噪声的装置组成。,下面是消除电荷相环路中环路滤波电阻器噪声的装置专利的具体信息内容。

1.一种电路,包括:
相位频率检测器,即PFD;
向上电流开关,其联接到所述相位频率检测器的输出;
向下电流开关,其联接到所述相位频率检测器的输出;
电流源,其通过所述向上电流开关联接到节点
向下电流源,其通过所述向下电流开关联接到所述节点,
所述节点被联接到:
a)压控振荡器,即VCO,其中所述VCO的输出被联接到所述PFD的输入,以及b)环路滤波器电阻器旁路电路,包括:
环路滤波器电阻器,其被联接到所述节点;
电容器,其与所述环路滤波器电阻器串联联接,所述电容器还被接地;以及第一旁路开关,其被联接到所述节点,以及
第二旁路开关,其与所述第一旁路开关串联联接,
所述第二旁路开关还被联接到所述电容器的阳极
其中所述第一旁路开关和所述第二旁路开关彼此串联联接并且与所述环路滤波器电阻器并联联接,
其中当所述第一旁路开关和所述第二旁路开关未被闭合时,所述环路滤波器电阻器被用于在所述电路中产生零点以产生零极,以及
第一控制线,其从所述向上电流开关联接到所述第一旁路开关;以及
第二控制线,其从所述向下电流开关联接到所述第二旁路开关,
其中所述第一/第二旁路开关在所述向上/向下电流开关接通时被打开,并且所述第一/第二旁路开关在所述向上/向下电流开关断开时被闭合,
其中所述第一旁路开关和所述第二旁路开关是互补CMOS对,并且
当所述环路滤波器电阻器被旁路时,所述环路滤波器电阻器的噪声被旁路。
2.根据权利要求1所述的电路,其中所述电路包括相环路,即PLL。
3.根据权利要求1所述的电路,
其中所述第一控制线通过第一反相器从所述向上电流开关联接到所述第一旁路开关;
并且
其中所述第二控制线通过第二反相器从所述向下电流开关联接到所述第二旁路开关。
4.根据权利要求1所述的电路,其中所述电路被配置为基本同时打开和关闭所述电流源和所述第一旁路开关,所述电流源通过所述向上电流开关联接到所述节点和所述第一旁路开关。
5.根据权利要求1所述的电路,其中所述电路被配置为基本同时打开和关闭所述向下电流源和所述第二旁路开关,所述向下电流源通过所述向下电流开关联接到所述节点和所述第一旁路开关。
6.根据权利要求1所述的电路,其中所述环路滤波器电阻器被闭合的第一旁路开关和第二旁路开关旁路。
7.根据权利要求1所述的电路,其中所述环路滤波器电阻器具有的电阻至少是所述第一旁路开关和所述第二旁路开关的组合电阻的十倍。
8.根据权利要求2所述的电路,其中当所述环路滤波器电阻器被旁路时,所述环路滤波器电阻器的噪声被旁路,因此获得PLL环路中较少的抖动。
9.一种电路,包括:
相位频率检测器,即PFD;
向上电流开关,其联接到所述相位频率检测器的输出;
向下电流开关,其联接到所述相位频率检测器的输出;
电流源,其通过所述向上电流开关联接到节点;
向下电流源,其通过所述向下电流开关联接到所述节点,
所述节点被联接到:
a)压控振荡器,即VCO,其中所述VCO的输出被联接到所述PFD的输入,以及b)环路滤波器电阻器旁路电路,包括:
环路滤波器电阻器,其被联接到所述节点;
电容器,其与所述环路滤波器电阻器串联联接,所述电容器还被接地;以及第一旁路开关,其被联接到所述节点,以及
第二旁路开关,其被串联联接到所述第一旁路开关,
所述第二旁路开关还被联接到所述电容器的阳极,
其中所述第一旁路开关和所述第二旁路开关彼此串联联接且与所述环路滤波器电阻器并联联接;
第一控制线,其从所述向上电流开关联接到所述第一旁路开关;以及
第二控制线,其从所述向下电流开关联接到所述第二旁路开关,
其中所述第一/第二旁路开关在所述向上/向下电流开关接通时被打开,并且所述第一/第二旁路开关在所述向上/向下电流开关断开时被闭合。
10.根据权利要求9所述的电路,其中所述电路包括锁相环路,即PLL。
11.根据权利要求9所述的电路,其中所述第一旁路开关和所述第二旁路开关是互补CMOS对。
12.根据权利要求9所述的电路,其中所述电路被配置为基本同时打开和关闭所述电流源和所述第一旁路开关,所述电流源通过所述向上电流开关联接到所述节点和所述第一旁路开关。
13.根据权利要求9所述的电路,其中所述电路被配置为基本同时打开和关闭所述向下电流源和所述第二旁路开关,所述向下电流源通过所述向下电流开关联接到所述节点和所述第一旁路开关。
14.根据权利要求10所述的电路,其中所述环路滤波器电阻器被闭合的第一旁路开关和第二旁路开关旁路。
15.根据权利要求14所述的电路,其中当所述环路滤波器电阻器被旁路时,所述环路滤波器电阻器的噪声被旁路,因此获得PLL环路中的较少抖动。
16.一种电路,包括:
相位频率检测器,即PFD;
向上电流开关,其被联接到所述相位频率检测器的输出;
向下电流开关,其被联接到所述相位频率检测器的输出;
电流源,其通过所述向上电流开关联接到节点,
向下电流源,其通过所述向下电流开关联接到所述节点,
所述节点被联接到:
a)压控振荡器,即VCO,其中所述VCO的输出被联接到所述PFD的输入,以及b)环路滤波器电阻器旁路电路,包括:
环路滤波器电阻器,其被联接到所述节点;
电容器,其与所述环路滤波器电阻器串联联接,所述电容器还被接地;
第一旁路开关,其被联接到所述节点;以及
第二旁路开关,其与所述第一旁路开关串联联接,
所述第二旁路开关还与所述电容器的阳极联接,
其中所述第一旁路开关和所述第二旁路开关彼此串联联接并且与所述环路滤波器电阻器并联联接,
其中当所述第一旁路开关和所述第二旁路开关没有被闭合时,所述环路滤波器电阻器被用于在所述电路中产生零点,以及
第一控制线,其从所述向上电流开关联接到所述第一旁路开关;以及
第二控制线,其从所述向下电流开关联接到所述第二旁路开关,
其中所述第一/第二旁路开关在所述向上/向下电流开关接通时被打开,并且所述第一/第二旁路开关在所述向上/向下电流开关断开时被闭合。
17.根据权利要求16所述的电路,其中所述电路包括锁相环路,即PLL。

说明书全文

消除电荷相环路中环路滤波电阻器噪声的装置

[0001] 优先权
[0002] 本申请要求2012年2月20日提交的,标题为“消除电荷泵锁相环路中环路滤波电阻器噪声的技术(A NOVEL TECHNIQUE TO REMOVE THE LOOP FILTER RESISTOR NOISE IN CHARGE-PUMP PLL)”的美国临时申请NO.61/600,745的优先权,其全部内容并入本文作为参考。

技术领域

[0003] 本申请一般涉及一种锁相环路(PLL),且更具体地涉及消除PLL中环路滤波器电阻器热噪声。

背景技术

[0004] 参考图1,其示出了传统PLL 100。电阻器Rcp 155被用于PLL 100以用于稳定性目的,以便在环路开关功能中产生“零”并确保整体增益频率附近的稳定性。然而,PLL的整个相位噪声(抖动)会是有问题的。
[0005] 已经提出解决PLL环路各种问题,例如相位噪声特征,的其他方法,例如Klemmer的美国专利No.6,420,917B1,标题为“具有开关电容电阻器的PLL回路(PLL Loop Filter With Switched-Capacitor Resistor)”。然而,这种结构似乎存在三个缺点:1)存在额外电容器的需求并且可能会增加整个环路滤波器面积的15%,2)需要非重叠时钟发生器以产生用于开关电容器的控制信号,3)需要两个大的开关用于开关电容器网络(Klemmer专利的图4中的Q1和Q2),由于通过寄生电容器联接,这会在‘VCTRL’节点增加一些开关噪声。
[0006] 因此,本领域存在一种需求来处理传统PLL电路相关的至少一些问题。发明内容
[0007] 第一方面提供一种电路,包括:相位频率检测器(PFD);向上电流开关,其被联接到相位频率检测器的输出;向下电流开关,其被联接到PFD的输出;电流源,其通过向上电流开关被联接到节点,向下电流源,其通过向下电流开关被联接到节点,该节点被联接到:a)压控振荡器(VCO),其中VCO的输出和PFD的输入联接,以及b)环路滤波器电阻器旁路电路,其包括:环路滤波器电阻器,其被联接到该节点;电容器,其与环路滤波器电阻器串联,该电容器还被接地;以及第一旁路开关,其被联接到该节点,第二旁路开关,其与第一旁路开关串联联接,该第二旁路开关还被联接到电容器的阳极,其中第一旁路开关和第二旁路开关彼此串联并且与环路滤波器电阻器并联联接,其中当第一和第二旁路开关未被关闭时,该环路滤波器电阻器被用于在环路中产生零点;以及第一控制线,其通过CMOS反相器从向上电流开关到联接第一旁路电阻元件;第二控制线,通过另一个CMOS反相器从向上电流开关联接到第二旁路电阻元件,其中第一和第二旁路开关是互补CMOS对,其中当第一和第二旁路开关未被关闭时,环路滤波器电阻器被用于产生零极,且当环路滤波器电阻器被旁路时,环路滤波器电阻器的噪声被旁路。
[0008] 第二方面提供一种电路,包括:PFD;向上电流开关,其被联接到相位频率检测器的输出;向下电流开关,其被联接到PFD的输出;电流源,其通过向上电流开关被联接到节点;向下电流源,其通过向下电流开关被联接到节点,该节点被联接到:a)VCO,其中VCO的输出被联接到PFD的输入,以及b)环路滤波器电阻器旁路电路,其包括:联接到该节点的环路滤波器电阻器;和与环路滤波器电阻器串联联接的电容器,该电容器还接地;以及联接到该节点的第一旁路开关,串联联接到第一旁路开关的第二旁路开关,第二旁路开关还与电容器的阳极联接,其中第一旁路开关和第二旁路开关彼此串联联接且和与环路滤波器电阻器并联联接。
[0009] 第三方面提供一种电路,包括:一种电路,具有:PFD;一向上电流开关,其被联接到相位频率检测器的输出;向下电流开关,其被联接到相位频率检测器的输出;电流源,其通过向上电流开关被联接到节点,向下电流源,其通过向下电流源开关被联接到节点,该节点被联接到:a)VCO,其中VCO的输出联接到PFD的输入,以及b)环路滤波器电阻器旁路电路,其包括:联接到该节点的环路滤波器电阻器;与该环路滤波器电阻器串联联接的电容器,该电容器还被接地;以及第一旁路开关,其被联接到该节点,第二旁路开关,其与第一旁路开关串联联接,第二旁路开关还被联接到电容器的阳极,其中第一旁路开关和第二旁路开关彼此串联联接并且与环路滤波器电阻器并联联接,其中当第一和第二旁路开关没有被关闭时,环路滤波器电阻器被用于在电路中产生零点;以及第一控制线,其从向上电流开关联接到第一旁路电阻元件;以及第二控制线,其从向上电流开关联接到第二旁路电阻元件。附图说明
[0010] 现在参考下面的描述:
[0011] 图1示出了传统PLL电路;
[0012] 图2示出了具有环路滤波器电阻器移除电路的PLL电路;
[0013] 图3A是当图2中PLL处于稳定状态时图2信号的示例性图示;
[0014] 图3B是图2中环路滤波器电阻器移除电路的接收信号的示例性图示;以及[0015] 图4是示例模拟图,比较了具有和不具有噪声旁路电路的环路滤波器的频谱噪声密度

具体实施方式

[0016] 参考图2,其示出了根据本申请原理构造的具有环路滤波电阻器移除电路200的PLL的一个方面。通过本申请指定发明人所理解的,在典型的电荷泵PLL中,环路滤波器电阻器是造成总输出PLL相位噪声(抖动)的原因之一。通过在部分PLL周期期间使用去除环路滤波器电阻器的方法,可以减少PLL的环路滤波器电阻器噪声。
[0017] 通常,PLL在起点包含两个极以及高DC增益,因此是不稳定的。电阻器被串联到电容器,作为环路滤波器电阻器以在PLL的反馈环路中产生零点,这有助于稳定PLL。正如发明人所希望的,环路滤波器电阻器,根据当前发明人的理解,图1中的电阻器Rcp 155的采用在PLL电路中引入了更多问题,如热噪声,这增加了抖动,即,加入热噪声到PLL并影响最终的PLL输出时钟相位噪声。根据发明人的理解,在传统的PLL设计中的高速低抖动应用中,环路滤波器电阻器成为造成相位噪声的主要因素之一
[0018] 通常关于PLL的更多信息,请参阅Behzad Razavi的“Design of Analog CMOS Integrated Circuits”,章节15.2.3,“Basic Charge-Pump PLL”,McGraw Hill International出版,印刷日期2001年,第556-562页,本文合并引用其全部内容。其阐述了PLL环路动态,且更具体地,参阅对于两极的讨论,其进一步介绍了为保持PLL稳定性的零需求的讨论。
[0019] 在电路200中,相位频率检测器(PFD)210接收REFCLK信号,即参考时钟信号,和FDBKCLK信号,即反馈时钟信号。PFD 210输出向上信号UP 211和向下信号DN 212,其分别驱动向上开关222和向下开关227打开或关闭。向上开关222被联接到第一电荷泵220,其为电流源。向下开关227被联接到第二电荷泵225,其同样是电流源。向上开关222和向下开关227在节点229被联接在一起。
[0020] 联接到节点229的是环路滤波器电阻器移除电路250,其在节点229具有VCTRL电压。移除电路250包括联接到节点229的环路滤波器电阻器255。第一开关UPZ 260和第二开关DNZ 265从节点229串联联接,并且同样并联联接到环路滤波器电阻器255。RCP 255也被联接到滤波器电容器270,所述滤波器电容器270被联接接地。开关260、265每个可以是互补CMOS对。
[0021] 节点229,具有电压VCTRL,被联接到压控振荡器(VCO)280的输入。VCO280的输出接着经过反馈线路285作为信号FBKCLK被反馈到PFD 210。
[0022] 在PLL电路200中,UP线222通过控制线230并穿过反相器213联接到UPZ开关260;而向下开关227通过反相器215并通过控制线路235联接到DNZ开关265。
[0023] 当UP 211是逻辑高时,UPZ开关260被打开(逻辑低)。当UP211是逻辑低时,UPZ开关260被关闭(逻辑高)。当DN 212是逻辑高时,DNZ开关265被打开(逻辑低)。当DN 212是逻辑低,DNZ开关265被关闭(逻辑高)。
[0024] 如本发明人所理解的,典型地,一旦PLL被“设定”,电荷泵220、225将仅在整个PLL周期的一小部分被激活,例如,近似5%到10%。因此,环路滤波器Rcp255仅仅在这个相对短的间隔时间被环路稳定性需要。然而,在传统的PLL中,不像本申请的PLL 200,环路滤波器电阻器在所有时间被连接到节点229并贯穿PLL周期的所有时间增加噪声,例如热噪声。
[0025] 在本申请理论的建议方法中,当电荷泵220或电荷泵225充电或放电电容器270时,环路滤波器电阻器被使用,例如Rcp 255。关闭开关222或开关227随后分别被关联到开启的开关260、265,从而添加环路滤波器电阻器Rcp 255以被PLL 200使用。然而,如果UP开关222和DN开关227是打开的,那么UPZ开关260和DNZ开关265是关闭的,短路Rcp255。请注意,开关260和265的电阻组合,即使当两个都关闭且串联加入时,可以是小于Rcp 255的电阻的数量等级,从而导致电路中噪声的降低。同样,开关260和265是互补CMOS开关,且来自PMOS和NMOS噪声会彼此抵销。因此,在节点229会有最小开关噪声。
[0026] 在一方面,通过利用PFD 210生成的信号运行电荷泵220和225,利用两个电路260和265,PLL环路滤波器电阻器255产生的噪声基本上已经被降低。用于PLL电路200一部分的信号在电路200的其他部分被采用。在PLL电路200中,Rcp255对于PLL周期的至少一部分是可被忽略的元件,当需要极性环路稳定性时,其仍然保持它的功能。
[0027] 在更多方面,PLL200可以被用来生成用于信号增量调节器的时钟信号。
[0028] 图3A和3B示出了PLL200的时序表。
[0029] 关于3A,如所示,一旦PLL 200达到稳定状态,时钟REFCLK和FDBCLK都具有相同的频率,并相位对准。在这种状态下,电荷泵将仅被激活一个短暂的时间期间来避免死区,且这个死区时间典型地在时钟周期Tclk的大约5%-10%。稳定状态波形在图3A中被示出。
[0030] 关于3B,示出了开关222、227的示例性状态。如所示,当UP和DN开关打开/逻辑高信号被施加到开关222、227时,开关260和265被打开,因此添加环路滤波器电阻器Rcp 255到滤波器电路中。然而,当关闭信号被施加到开关222、227,开关260和265被关闭,因此短路Rcp255并且在节点229添加较小的噪声。图4示出了具有和不具有噪声旁路电路的回路滤波器的噪声频谱密度的图示。典型值假定是Rcp=8000欧姆,Cap=200pF和旁路开关的总电阻是350欧姆(Ohm),且在90%的时钟期间旁路开关被切换为ON。
[0031] 图4示出了比较了具有和不具有噪声旁路电路的环路滤波器的噪声谱密度的示例性模拟图。从图来看,不具有旁路电路的噪声谱密度高于具有旁路电路的噪声谱密度,直到某些直到频率(Fcut)。这种“Fcut”频率取决于组合的旁路开关电阻器与Rcp的比率。环路滤波器噪声对最终的PLL输出产生带通转换功能,并且上部切断频率为PLL整体增益带宽(UGB)。因此理想的超过PLL UGB频率的全部环路滤波器噪声将会被PLL环路消除,且因此被更少的关注。因此旁路开关阻抗被仔细地设计,以便对于具有旁路开关的环路滤波器,直到PLL UGB的总的整体噪声能量更小。
[0032] 和本申请有关的本领域技术人员将理解其他以及进一步的增加、删除、替换和修改可以被用到所描述的实施例中。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈