在死区补偿时间间隔支持时钟信号更新的锁相环集成电路
专利汇可以提供在死区补偿时间间隔支持时钟信号更新的锁相环集成电路专利检索，专利查询，专利分析的服务。并且一种PLL集成 电路 ，包括一具有第一和第二输入 端子 的充电 泵 ，它们被配置以分别接收UP和DOWN控制 信号 。还提供一鉴相器。所述鉴相器被配置以利用响应于至少一个由所述充电泵所产生的信号的控制电路，在死区补偿时间间隔期间产生处于有效电平的所述UP和DOWN 控制信号 。所述控制电路进一步被配置以在所述死区补偿时间间隔期间支持到所述鉴相器的参考 时钟信号 和/或反馈时钟信号更新，其中所述控制电路具有至少一个 逻辑 门 ，被配置以产生一复位信号的前沿，所述前沿触发死区补偿时间间隔的开始。，下面是在死区补偿时间间隔支持时钟信号更新的锁相环集成电路专利的具体信息内容。
1.一种锁相环集成电路，包括：
一鉴相器，其被构造以利用控制电路在死区补偿时间间隔期间产生处于 有效电平的重叠UP和DOWN控制信号，所述控制电路在死区补偿时间间隔 期间支持到所述鉴相器的参考时钟信号和/或反馈时钟信号更新，
其中所述控制电路具有至少一个逻辑门，被配置以产生一复位信号的前 沿，所述前沿触发死区补偿时间间隔的开始。
2.如权利要求1所述的锁相环集成电路，还包括：
一充电泵，被配置以接收由所述鉴相器所产生的UP和DOWN控制信号。
3.如权利要求2所述的锁相环集成电路，其中所述控制电路包括一传感 器，其被电性耦合到所述充电泵，并被配置以便响应于检测到由所述充电泵 接收重叠的UP和DOWN控制信号而产生死区终止信号。
4.如权利要求1所述的锁相环集成电路，其中所述控制电路包括一传感 器，其被配置以便响应于在所述鉴相器的输出检测到重叠UP和DOWN控制 信号的产生，而产生死区终止信号。
5.如权利要求4所述的锁相环集成电路，其中所述传感器包括一延迟元 件，其被配置以隔开相对于表示死区补偿时间间隔的开始的复位信号前沿的 死区终止信号前沿。
6.一种锁相环集成电路，包括：
一充电泵，具有第一和第二输入端子，它们被配置以分别接收UP和 DOWN控制信号；以及
一鉴相器，其被配置以利用一控制电路而在死区补偿时间间隔期间产生 处于有效电平的UP和DOWN控制信号，所述控制电路响应于至少一个由所 述充电泵所产生的信号，并被配置以在死区补偿时间间隔期间支持至所述鉴 相器的参考时钟信号和/或反馈时钟信号更新，
其中所述控制电路具有至少一个逻辑门，被配置以产生一复位信号的前 沿，所述前沿触发死区补偿时间间隔的开始。
7.如权利要求6所述的锁相环集成电路，其中所述控制电路包括一传感 器，其被配置以接收由所述充电泵所产生的至少一个信号。
8.如权利要求7所述的锁相环集成电路，其中所述控制电路包括：
一锁存电路，响应于所述复位信号。
9.如权利要求8所述的锁相环集成电路，其中所述锁存电路耦合到所述 传感器的输出。
10.一种锁相环集成电路，包括：
一鉴相器，其被配置以在死区补偿时间间隔期间产生处于有效电平的UP 和DOWN控制信号，并进一步被配置以在所述死区补偿时间间隔期间支持至 所述鉴相器的第一时钟信号和第二时钟信号更新，所述鉴相器包括：
具有时钟输入的第一触发器，其被配置以接收所述第一时钟信号；
具有时钟输入的第二触发器，其被配置以接收所述第二时钟信号；以及
一控制电路，其电性耦合到所述第一触发器和所述第二触发器的输出， 所述控制电路具有至少一个逻辑门，被配置以在死区补偿时间间隔的开始产 生一到所述第一和第二触发器的复位信号的前沿。
11.如权利要求10所述的锁相环集成电路，其中所述控制电路包括一锁 存电路，其响应于所述复位信号，所述锁存电路具有一输出，该输出在所述 死区补偿时间间隔期间保持在第一逻辑状态，以及当不出现死区补偿时保持 在第二逻辑状态。
12.如权利要求11所述的锁相环集成电路，还包括一充电泵，响应于所 述UP和DOWN控制信号；并且其中所述控制电路包括一传感器，其响应于 至少一个由所述充电泵所产生的信号。
13.一种锁相环集成电路，包括：
一充电泵，具有第一和第二输入端子，它们被配置以分别接收UP和 DOWN控制信号，并且具有第一和第二控制端子，它们被配置以分别产生第 一和第二反馈信号，所述第一和第二反馈信号指示什么时候所述UP和 DOWN控制信号是有效的；以及
一鉴相器，其被配置以利用控制电路，在死区补偿时间间隔期间产生处 于有效电平的所述UP和DOWN控制信号，所述控制电路响应于由所述充电 泵所产生的第一和第二反馈信号，并被配置以在所述死区补偿时间间隔期间 支持到所述鉴相器的参考时钟信号和/或反馈时钟信号更新，
其中所述控制电路具有至少一个逻辑门，被配置以产生一复位信号的前 沿，所述前沿触发死区补偿时间间隔的开始。
技术领域
本发明涉及集成电路装置，更具体地说，涉及在产生周期信号时利用鉴 相器的集成电路装置。
背景技术
图2示出了具有上拉(pull-up)和下拉(pull-down)两部分的传统的充电 泵14。上拉部分包括一与电阻R1串联的NMOS下拉晶体管N1。PMOS晶 体管P1和P2提供上拉电流镜像。NMOS下拉晶体管N1响应于UP控制信 号。当UP控制信号是有效逻辑1电平时，NMOS下拉晶体管N1导通并下拉 PMOS晶体管P1的栅极和漏极。反馈信号线NMOS_ON也从高-低转换。 这样导致PMOS晶体管P1和P2均导通并提供源电流(ISOURCE)到充电泵14 的输出端子(POUT)。下拉部分包括与电阻R2串联的PMOS上拉晶体管P3。 NMOS晶体管N2和N3提供下拉电流镜像。PMOS上拉晶体管P3的栅极连 接到倒相器I1的一输出上，该倒相器接收DOWN控制信号。当DOWN控制 信号为有效的逻辑1电平时，PMOS上拉晶体管P3导通并上拉NMOS晶体 管N2的漏极和栅极。反馈信号线PMOS_ON也从低电平转换为高电平。这 样导致NMOS晶体管N2和N3导通并从输出端子POUT上撤销反向电流 (Isink)。当控制信号UP和DOWN均为有效的逻辑1电平时，上拉和下拉部 分同时有效。充电泵的上拉和下拉部分达到平衡以使Isource等于Isink且没有净 电流提供到或撤销自输出端子POUT。一种类似的充电泵在名为“具有增强 相位误差补偿电路的数字锁相环设备”(Digital Phase-Locked Loop Apparatus With Enhanced Phase Error Compensating Circuit)的Rhu的U.S.专利No. 6,430,244的图4中示出，其内容结合于此作为参考。
图3A示出一种利用延时装置D1的传统的鉴相器12，以提供死区补偿 时间间隔，在此间隔期间UP和DOWN控制信号均临时有效。在重叠时间间 隔期间保持UP和DOWN控制信号为有效电平防止了死区的出现，当参考时 钟信号CKREF的相位和反馈时钟信号CKVCO的相位被精确对准以致于任 何有效的UP控制信号的产生将立即被任何有效的DOWN控制信号的产生所 取消，反之亦然。如在Prescar的美国专利No.4322,643和Herrmann et al的 美国专利No.6,192,094，以及X.Zhang所作的题为“analysis and verification on side effcct of anti-backlash desay in phase-frequency detector”的文章，微波理论 和技术协会(MTT-S)摘要，IEEE国际微波论坛六月8-13(2003)pp.17-20 中所描述的，也可以把延时装置D1称为“反后冲(anti-backlash)”延时单元。 鉴相器12被描述为包括一对D型触发器(DFF1和DFF2)、一与非门DN1、 一倒相器12以及一延时装置D1。D型触发器与参考和反馈时钟信号CKREF 和CKVCO同步。参考时钟信号CKREF的上升沿将使DEF1的实输出Q1转 换为高电平，反馈时钟信号CKVCO的上升沿将使DFF2的实输出转换为高 电平。为了避免死区工作，每当参考时钟信号CKREF的上升沿被记录(由 DFF1)同时DOWN控制信号有效时，或每当反馈时钟信号CKVCO的上升沿 被记录(由DFF2)同时UP控制信号有效时，UP和DOWN控制信号有效。 设置UP和DOWN控制信号为逻辑1电平将使与非门ND1的输出从高-低 转换并使倒相器12的输出从低-高转换。倒相器12的输出的从低-高的转 换被延迟装置D1延迟一个等于T1的固定时间量。在某些情况下，延迟T1可 以是大约5纳秒。在倒相器I2的输出响应于有效UP和DOWN控制信号从 低-高转换之后的某一时间，在延迟装置D1的输出的复位信号RST将从低 -高转换。当有效时，复位信号RST工作以复位触发器DFF1和 DFF2(Q1＝Q2＝0)。一旦复位，UP和DOWN控制信号将转换到无效电平，并 且图2的充电泵14的输出POUT将处于高阻抗状态。现在将参照图3B-3C 更为详细地描述图3A的鉴相器12的操作。
在图3B中，参考时钟信号CKREF的第一上升沿使得在DFF1的实输出 (true output)的UP控制信号从低-高转换。随之，反馈时钟信号CKVCO的 第一上升沿使得在DFF2的实输出的DOWN控制信号从低-高转换。有效 UP和DOWN控制信号的这种初始重叠使得延迟装置D1的输入转换至高电 平。然后，在等于大约T1(或者如果忽略与所述逻辑元件ND1和I2相关的 延迟则等于T1)的时间期间之后，复位信号RST从低-高转换。这个时间期 间T1表示死区补偿时间间隔的持续时间，在此持续时间期间，控制信号UP 和DOWN都保持在有效电平，以防止当CKREF和CKVCO的相位被精密地 对准时的死区操作。响应于复位信号RST的从低-高的过渡，实输出Q1和 Q2被从高-低转换，然后倒相器I2的输出从高-低转换。在等于T1的时间 间隔之后，在倒相器I2的输出的从高-低的过渡被反映在复位信号RST的从 高-低的过渡。不幸地，有效UP和DOWN控制信号(即实输出Q1和Q2) 重叠大约T1的持续时间使得图3A的鉴相器12在重叠时间间隔错过了输入参 考时钟信号CKREF的上升沿。这种错过的边缘在图3B中被突出。如本领域 技术人员将理解的，这种识别输入参考时钟信号CKREF的上升沿的故障可 以引起增益反转和鉴相器12的锁定时间的减少。当鉴相器12输出错误的控 制信号并使得参考时钟信号CKREF和反馈时钟信号CKVCO之间的相位差 增加而不是减少时，发生增益反转。这在图3B中由在反馈时钟信号CKVCO 的第一和第二上升沿之间延伸的时间间隔期间无法保持有效UP控制信号而 反映。因此，当获得反馈时钟信号CKVCO的第二上升沿时，DOWN控制信 号变得有效(由此使得增益反转)，同时UP控制信号保持无效(当它响应于 错过的时钟信号更新应该已经为有效时)。
这种增益反转问题也可能出现在死区补偿时间间隔之外。特别地，图3C 说明了在当复位信号RST为高并且实输出Q1和Q2保持低时的间隔期间， 可能怎样错过时钟信号更新。因此，如图3C所示，具有大约2T1持续时间的 时间间隔表示在图3A的鉴相器内不可能更新时钟信号的间隔。
发明内容
根据本发明另一实施例的PLL集成电路包括：一充电泵，其响应于UP 和DOWN控制信号；以及一鉴相器，其被配置以在死区补偿时间间隔期间产 生处于有效电平的UP和DOWN控制信号。所述鉴相器包括一控制电路，所 述控制电路在死区补偿时间间隔期间支持到所述鉴相器的参考时钟信号和/ 或反馈时钟信号更新。所述控制电路包括一装置，该装置响应于所述参考时 钟信号和所述反馈时钟信号，用于产生一具有前沿(leading edge)的复位信号， 所述前沿触发死区补偿时间间隔的开始，并产生具有前沿的复位信号的延迟 的版本，所述前沿触发死区补偿时间间隔的终止。
根据本发明的另一实施例提供一种PLL集成电路，该PLL集成电路包括 一充电泵，具有被配置以分别接收UP和DOWN控制信号的第一和第二输入 端子，以及具有被配置以产生第一和第二反馈信号(例如NMOS_ON和 PMOS_ON)的第一和第二控制端子。这些反馈信号指示什么时候所述UP和 DOWN控制信号是有效的。提供一鉴相器。所述鉴相器被配置以利用一控制 电路在死区补偿时间间隔期间产生处于有效电平的UP和DOWN控制信号， 所述控制信号响应于由所述充电泵所产生的第一和第二反馈信号。所述控制 电路被配置以在死区补偿时间间隔期间支持到所述鉴相器的参考时钟信号和 /或反馈时钟信号的更新，其中所述控制电路具有至少一个逻辑门，被配置以 产生一复位信号的前沿，所述前沿触发死区补偿时间间隔的开始。
附图说明
图1是传统的锁相环的方框图。
图2是可以用在图1的锁相环中的传统充电泵的电子示意图。
图3A是可以用在图1的锁相环中的传统鉴相器的电子示意图。
图3B是说明在第一定时状态下图3A的鉴相器的操作的时序图。
图3C是说明在第二定时状态下图3A的鉴相器的操作的时序图。
图4A是根据本发明第一实施例的鉴相器的电子示意图。
图4B是说明图4A的鉴相器的操作和在死区补偿时间间隔期间时钟信号 更新的接收的时序图。
图5是根据本发明第二实施例的鉴相器的电子示意图。
图6是根据本发明第三实施例的鉴相器的电子示意图。
具体实施方式
现在参考图4A，根据本发明第一实施例的鉴相器40包括识别一对时钟 信号的前沿的接收的输入级。这些时钟信号被说明为参考时钟信号CKREF 和反馈时钟信号CKVCO。也可以提供其它时钟信号。这个输入级被说明为 包括第一D型触发器，由DFF1和DFF2表示。响应于参考时钟信号CKREF 的从低-高边沿，第一触发器DFF1的实输出Q1被锁存为高。响应于反馈时 钟信号CKVCO的从低-高边沿，第二触发器DFF2的实输出Q2被锁存为高。 触发器的实输出Q1和Q2被耦合到控制电路42，所述控制电路42提供死区 补偿和消除增益反转行为的增强死区操作。现在将描述这个控制电路42的一 实施例。倒相器13产生一互补信号(complementary signal)Q1B，该互补信号 Q1B被提供作为与非门ND2和或非门NR1的输入。倒相器14产生一互补信 号Q2B，该互补信号Q2B被提供作为与非门ND3和或非门NR1的输入。当 实输出Q1和Q2都被设置为高电平时，或非门NR1的“复位”输出RST从 低-高转换，并工作以便自动复位触发器DFF1和DFF2。因此，当Q2已经 为高时Q1从低-高的转换或者当Q1已经为高时Q2从低-高的转换将导致 触发器DFF1和DFF2的几乎立刻的复位，这意味着或非门NR1的输出产生 相对短持续时间的逻辑1脉冲。一旦复位，第一触发器DFF1将能够识别参 考时钟信号CKREF的任何随后的前沿。同样，一旦复位，第二触发器DFF2 将能够识别反馈时钟信号CKVCO的任何随后的前沿。这种“立即”复位特 性(其将参照图4B的时序图更为详细地进行描述)使得控制电路42能够在 死区补偿时间间隔支持到鉴相器40的参考时钟信号CKREF和反馈时钟信号 CKVCO更新。通过在死区补偿时间间隔期间支持时钟信号更新，可以消除 关于图3A-3B如上所述类型的增益反转行为。
将互补信号Q1B设置为低使得与非门ND2的输出能够转换成高并能够 产生有效UP控制信号。同样，将互补信号Q2B设置为低使得与非门ND3 的输出能够转换成高并产生有效DOWN控制信号。尽管该“立即”复位特性， 这些控制信号在死区补偿时间间隔期间保持有效。特别地，由倒相器15和 16所提供的一锁存器工作，以便在响应于Q1＝Q2＝1的条件复位信号线RST 被转换成高(然后为低)之后，保持死区补偿时间间隔。当复位信号线RST 从低-高过渡时，由倒相器15和16所定义的锁存器的输出节点X被NMOS 晶体管N4下拉至低(并保持为低)。因此，尽管响应于复位信号线RST的从 低-高的过渡，触发器的实输出Q1和Q2被复位至逻辑0电平，但复位脉冲 RST的前沿使得与非门ND2和ND3继续产生处于有效电平的重叠UP和 DOWN的控制信号。复位信号线RST的从低-高的过渡被延迟装置D2(延 迟＝T2)延迟。在复位信号RST从低-高转换然后从高-低转换之后，延迟 装置D2的输出产生逻辑1脉冲(示为信号END)一预定时间。从复位信号 RST的上升沿到END信号的上升沿的时间间隔持续时间表示死区补偿时间 间隔的有效持续时间。当END信号从低-高转换，NMOS晶体管N5接通并 且输出节点X从低-高转换(XB从高-低转换)，并且死区补偿时间间隔被 终止。一旦死区补偿时间间隔被终止，控制信号UP将反映第一触发器的实 输出Q1的值，并且控制信号DOWN将反映第二触发器的实输出Q2的值。
图4A的鉴相器40通过只要死区补偿时间间隔已经开始则提供触发器 DFF1和DFF2的立即复位来消除增益反转事件。这通过图4B的时序图来进 一步说明，图4B示出了信号：CKREF、CKVCO、Q1、Q2、RST、X、END、 UP和DOWN。在图4B中，输出信号X(来自由图4A中的倒相器15和16 定义的锁存器的输出节点X)的从高-低和从低-高的过渡识别出了死区补 偿时间间隔的开始和终止。在这个时间间隔期间，参考时钟信号CKREF(或 反馈时钟信号CKVCO)的任何上升沿将由第一触发器DFF1(或第二触发器 DFF2)识别，这意味着时钟信号更新将由鉴相器40接收。如上关于图4A所 述，当满足如下条件时：Q1＝Q2＝1，复位脉冲RST被触发，并且END脉冲 相对于复位脉冲RST被延迟等于T2的量，即死区补偿时间间隔的有效持续时 间。响应于复位脉冲RST的上升沿，输出节点X被下拉至低并保持低直到产 生各结束脉冲END的上升沿。在死区补偿时间间隔(当X＝0)期间，UP和 DOWN控制信号都有效，并且不受Q1和Q2的值的变化(即DFF1和DFF2 的复位)所影响。
图5图解了根据本发明第二实施例的鉴相器50。这个鉴相器50与图4A 的鉴相器类似，然而，结束脉冲END是一由延迟装置D3所产生的更为宽的 脉冲。如所示的，控制电路52包括：倒相器17和与非门ND4，它们共同执 行逻辑“与”运算。延迟装置D3、倒相器17和与非门ND4共同形成传感器 54，响应于在鉴相器50的输出所检测到的重叠UP和DOWN控制信号的出 现，产生END脉冲。这里，END脉冲代表指定死区补偿时间间隔的终止的 信号。基于传感器54的这种结构，当满足如下条件时：UP＝DOWN＝1，倒相 器17的输出从低-高转换(并保持高)。END脉冲的前沿使得NMOS晶体管 N5接通并且节点XB转换至低。节点X的输出也转换至高，以便信号线Q1B 和Q2B的电平可以在鉴相器50的输出UP和DOWN被反映(以反相的形式)。 另外，鉴相器50的操作等于由图4A-4B示出的鉴相器40的操作。在图6中， 根据本发明第三实施例的鉴相器60具有一不需要延迟装置的控制电路62。 取而代之，提供一传感器64，以监控由充电泵14(例如参见图2)所产生的 反馈信号(NMOS_ON和PMOS_ON)。这个传感器64包括：一倒相器18、 一与非门ND4、和一倒相器17。当响应于有效UP和DOWN控制信号，反 馈信号NMOS_ON被转换至低并且反馈信号PMOS_ON被转换至高时，END 信号将从低-高转换，并且锁存器的输出节点X将被转换并保持高。因此， 每个死区补偿时间间隔的终止可以由充电泵14内的内部操作所控制。这种内 部操作提供一延迟固有量，该延迟固有量支持足够长的时间间隔以防止死区 操作。
在附图和说明书中，公开了本发明的典型优选实施例，尽管使用了特定 术语，它们仅仅被用在一般的和描述性的意义，而不是为了限定的目的，本 发明的范围由所附权利要求书所给出。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种快速捷变的宽带频率合成器 | 2020-05-08 | 823 |
| 一种利用FPGA生成SPWM波的方法及系统 | 2020-05-08 | 827 |
| 一种新型电流舵型电荷泵电路 | 2020-05-08 | 681 |
| 基于分层控制的混合微电网并联换流器环流抑制方法 | 2020-05-08 | 630 |
| 一种低相位噪声中频振荡信号产生电路及方法 | 2020-05-11 | 893 |
| 一种低电源灵敏度的电感电容压控振荡器及其应用 | 2020-05-08 | 614 |
| 基于双有源桥的隔离型双向AC/DC变换器的控制方法 | 2020-05-08 | 709 |
| 逆变器小扰动间谐波放大现象的判定方法及系统 | 2020-05-08 | 488 |
| 一种C波段半双工射频组件 | 2020-05-08 | 372 |
| 应用于锁相环系统的锁相加速电路及锁相环系统 | 2020-05-08 | 484 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
