像素电路及其驱动方法、显示基板、显示装置
阅读：0发布：2021-09-23
专利汇可以提供像素电路及其驱动方法、显示基板、显示装置专利检索，专利查询，专利分析的服务。并且本公开提供了一种 像素 电路 及其驱动方法、显示 基板 、显示装置，属于显示领域。所述像素电路包括栅极 信号 端、数据信号端、 开关 信号端和分压 控制信号 端，所述像素电路还包括： 电流 源模 块 ，所述电流源模块被配置为在所述栅极信号端接收到栅极驱动信号时按照所述数据信号端处的 电压 更新所存储的驱动电压，并在所述开关信号端接收到发光控制信号时按照所存储的驱动电压输出发光电流，所述发光电流的电流值与所述驱动电压的电压值正相关；分压模块，被配置为根据在所述分压控制信号端接收到的信号调节自身在所述发光电流的输出通路中的等效 电阻 值。本公开有助于实现OLED产品在低压制程下的高 对比度 显示。，下面是像素电路及其驱动方法、显示基板、显示装置专利的具体信息内容。
1.一种像素电路，其特征在于，所述像素电路包括栅极信号端、数据信号端、开关信号端和分压控制信号端，所述像素电路还包括：
电流源模块，所述电流源模块分别连接所述栅极信号端、所述数据信号端和所述开关信号端，所述电流源模块被配置为在所述栅极信号端接收到栅极驱动信号时按照所述数据信号端处的电压更新所存储的驱动电压，并在所述开关信号端接收到发光控制信号时按照所存储的驱动电压输出发光电流，所述发光电流的电流值与所述驱动电压的电压值正相关；
分压模块，所述分压模块分别连接所述分压控制信号端和所述电流源模块，所述分压模块被配置为根据在所述分压控制信号端接收到的信号调节自身在所述发光电流的输出通路中的等效电阻值。
2.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括发光电源端和电流输出端，所述电流源模块被配置为在所述发光电源端的电能供应下向所述电流输出端输出发光电流，
所述分压模块设置在所述电流源模块与所述电流输出端之间，或者，所述分压模块设置在所述发光电源端与所述电流源模块之间。
3.根据权利要求1所述的像素电路，其特征在于，所述分压模块包括第一晶体管，所述第一晶体管的栅极连接所述分压控制信号端，所述第一晶体管的源极和漏极各自连接所述发光电流的输出通路中的一个电路节点。
4.根据权利要求1至3中任一项所述的像素电路，其特征在于，所述电流源模块包括：
设置在所述发光电流的输出通路中的开关控制单元，所述开关控制单元与所述开关信号端相连，所述开关控制单元被配置为在所述开关信号端接收到发光控制信号时导通所述发光电流的输出通路；
设置在所述发光电流的输出通路中的驱动单元，所述驱动单元被配置为按照控制端处的电压调节所述发光电流的电流值，以使所述发光电流的电流值与所述控制端处的电压的电压值正相关；
与所述驱动电压的控制端相连的存储单元，所述存储单元被配置为存储所述驱动电压并提供给所述驱动单元的控制端；
数据写入单元，所述数据写入单元分别连接所述存储单元、所述栅极信号端和所述数据信号端，被配置为在所述栅极信号端接收到栅极驱动信号时按照所述数据信号端处的电压更新所述存储单元存储的驱动电压。
5.根据权利要求4所述的像素电路，其特征在于，所述栅极信号端包括第一端子和第二端子，所述数据写入单元包括第一N型晶体管和第一P型晶体管，
所述第一N型晶体管的栅极连接所述第一端子，所述第一N型晶体管的源极和漏极各自连接所述数据信号端和所述存储单元中的一个，
所述第一P型晶体管的栅极连接所述第二端子，所述第一P型晶体管的源极和漏极各自连接所述数据信号端和所述存储单元中的一个。
6.根据权利要求4或5所述的像素电路，其特征在于，所述像素电路还包括发光电源端和电流输出端，所述电流源模块被配置为在所述发光电源端的电能供应下向所述电流输出端输出发光电流；
所述驱动单元包括驱动晶体管，所述存储单元包括第一电容，所述开关控制单元包括第二晶体管，
所述驱动晶体管的栅极连接所述数据写入单元以及所述存储单元，所述驱动晶体管的源极和漏极各自连接所述开关控制单元和所述电流输出端中的一个，
所述第一电容的第一端连接所述数据写入单元以及所述驱动单元，所述第一电容的第二端连接公共电压线；
所述第二晶体管的栅极连接所述开关信号端，源极和漏极各自连接所述发光电源端和所述驱动单元中的一个。
7.根据权利要求1至6中任一项所述的像素电路，其特征在于，所述像素电路还包括发光电源端和电流输出端，所述电流源模块被配置为在所述发光电源端的电能供应下向所述电流输出端输出发光电流，
所述像素电路还包括初始化模块，所述初始化模块被配置为在每次更新所述驱动电压之前将所述电流输出端处的电压置为初始化电压。
8.根据权利要求7所述的像素电路，其特征在于，所述像素电路还包括初始化信号端，所述初始化模块包括第三晶体管，
所述第三晶体管的栅极连接所述初始化信号端，所述第三晶体管的源极和漏极各自连接所述电流输出端和公共电压线中的一个。
9.根据权利要求1至8中任一项所述的像素电路，其特征在于，所述像素电路还包括有机发光二极管，
所述有机发光二极管的一个电极与所述电流源模块相连，以通过接收所述电流源模块所输出的发光电流形成发光显示。
10.一种像素电路的驱动方法，其特征在于，所述像素电路是如权利要求1至9中任一项所述的像素电路，所述驱动方法包括：
在所述开关信号端接收到发光控制信号时向所述分压控制信号端提供分压控制信号，以使所述等效电阻值与所述电流源模块所存储的驱动电压负相关。
11.一种显示基板，其特征在于，所述显示基板包括若干个如权利要求1至9中任一项所述的像素电路。
12.根据权利要求11所述的显示基板，其特征在于，所述显示基板还包括分压控制器，所述分压控制器通过若干条控制线与每个所述像素电路相连，
每条所述控制线将一个所述像素电路的分压控制端连接至所述分压控制器，或者，每条所述控制线将一个显示单元内的全部像素电路的分压控制端连接至所述分压控制器，每个所述像素电路被划分至若干个所述显示单元中的一个，每个所述显示单元各自占据一个单独的显示区域。
13.根据权利要求11或12所述的显示基板，其特征在于，若干个所述像素电路排成多行多列，所述显示基板还包括栅极驱动器和数据驱动器，
所述栅极驱动器通过多条栅线与每个所述像素电路相连，每条所述栅线将一行所述像素电路的栅极信号端连接至所述栅极驱动器，
所述数据驱动器通过多条数据线与每个所述像素电路相连，每条所述数据线将一列所述像素电路的数据信号端连接至所述数据驱动器。
14.一种显示装置，其特征在于，所述显示装置包括如权利要求11至13中任一项所述的显示基板。
像素电路及其驱动方法、显示基板、显示装置
技术领域
[0001] 本公开涉及显示领域，特别涉及一种像素电路及其驱动方法、显示基板、显示装置。
背景技术
[0002] 有机发光二极管(Organic Light-Emitting Diode，OLED)显示器是主要利用有机电致发光二极管制成的显示产品，凭借其亮度高、色彩丰富、驱动电压低、响应速度快、功耗低的优点，已成为目前的主流显示产品之一。OLED是一种全固态型器件，抗震性能好，而且工作温度范围宽，因而适合于军事和特殊应用；其亦属于自发光器件，不需要背光源，视角范围大，厚度薄，有利于减小系统体积，尤其适用于近眼显示系统。
[0003] 而在例如近眼显示系统的一些应用场景中，OLED产品中薄膜晶体管的尺寸和规格受到一定限制，比如某些低压制程下薄膜晶体管任意两极之间的电压差不能超过6V，这使得发光器件两端电压的最大值与最小值之差也受到相应的限制，表现为所能实现的对比度存在上限，无法实现高对比度显示。发明内容
[0004] 本公开提供一种像素电路及其驱动方法、显示基板、显示装置，有助于实现OLED产品在低压制程下的高对比度显示。
[0006] 电流源模块，所述电流源模块分别连接所述栅极信号端、所述数据信号端和所述开关信号端，所述电流源模块被配置为在所述栅极信号端接收到栅极驱动信号时按照所述数据信号端处的电压更新所存储的驱动电压，并在所述开关信号端接收到发光控制信号时按照所存储的驱动电压输出发光电流，所述发光电流的电流值与所述驱动电压的电压值正相关；
[0007] 分压模块，所述分压模块分别连接所述分压控制信号端和所述电流源模块，所述分压模块被配置为根据在所述分压控制信号端接收到的信号调节自身在所述发光电流的输出通路中的等效电阻值。
[0008] 在一种可能的实现方式中，所述像素电路还包括发光电源端和电流输出端，所述电流源模块被配置为在所述发光电源端的电能供应下向所述电流输出端输出发光电流，[0009] 所述分压模块设置在所述电流源模块与所述电流输出端之间，或者，所述分压模块设置在所述发光电源端与所述电流源模块之间。
[0010] 在一种可能的实现方式中，所述分压模块包括第一晶体管，所述第一晶体管的栅极连接所述分压控制信号端，所述第一晶体管的源极和漏极各自连接所述发光电流的输出通路中的一个电路节点。
[0011] 在一种可能的实现方式中，所述电流源模块包括：
[0012] 设置在所述发光电流的输出通路中的开关控制单元，所述开关控制单元与所述开关信号端相连，所述开关控制单元被配置为在所述开关信号端接收到发光控制信号时导通所述发光电流的输出通路；
[0013] 设置在所述发光电流的输出通路中的驱动单元，所述驱动单元被配置为按照控制端处的电压调节所述发光电流的电流值，以使所述发光电流的电流值与所述控制端处的电压的电压值正相关；
[0014] 与所述驱动电压的控制端相连的存储单元，所述存储单元被配置为存储所述驱动电压并提供给所述驱动单元的控制端；
[0015] 数据写入单元，所述数据写入单元分别连接所述存储单元、所述栅极信号端和所述数据信号端，被配置为在所述栅极信号端接收到栅极驱动信号时按照所述数据信号端处的电压更新所述存储单元存储的驱动电压。
[0016] 在一种可能的实现方式中，所述栅极信号端包括第一端子和第二端子，所述数据写入单元包括第一N型晶体管和第一P型晶体管，
[0017] 所述第一N型晶体管的栅极连接所述第一端子，所述第一N型晶体管的源极和漏极各自连接所述数据信号端和所述存储单元中的一个，
[0018] 所述第一P型晶体管的栅极连接所述第二端子，所述第一P型晶体管的源极和漏极各自连接所述数据信号端和所述存储单元中的一个。
[0019] 在一种可能的实现方式中，所述像素电路还包括发光电源端和电流输出端，所述电流源模块被配置为在所述发光电源端的电能供应下向所述电流输出端输出发光电流；
[0020] 所述驱动单元包括驱动晶体管，所述存储单元包括第一电容，所述开关控制单元包括第二晶体管，
[0021] 所述驱动晶体管的栅极连接所述数据写入单元以及所述存储单元，所述驱动晶体管的源极和漏极各自连接所述开关控制单元和所述电流输出端中的一个，
[0022] 所述第一电容的第一端连接所述数据写入单元以及所述驱动单元，所述第一电容的第二端连接公共电压线；
[0023] 所述第二晶体管的栅极连接所述开关信号端，源极和漏极各自连接所述发光电源端和所述驱动单元中的一个。
[0024] 在一种可能的实现方式中，所述像素电路还包括发光电源端和电流输出端，所述电流源模块被配置为在所述发光电源端的电能供应下向所述电流输出端输出发光电流，[0025] 所述像素电路还包括初始化模块，所述初始化模块被配置为在每次更新所述驱动电压之前将所述电流输出端处的电压置为初始化电压。
[0026] 在一种可能的实现方式中，所述像素电路还包括初始化信号端，所述初始化模块包括第三晶体管，
[0027] 所述第三晶体管的栅极连接所述初始化信号端，所述第三晶体管的源极和漏极各自连接所述电流输出端和公共电压线中的一个。
[0030] 第二方面，本公开还提供了一种像素电路的驱动方法，所述像素电路是上述任意一种的像素电路，所述驱动方法包括：
[0031] 在所述开关信号端接收到发光控制信号时向所述分压控制信号端提供分压控制信号，以使所述等效电阻值与所述电流源模块所存储的驱动电压负相关。
[0032] 第三方面，本公开还提供了一种显示基板，所述显示基板包括若干个上述任意一种的像素电路。
[0033] 在一种可能的实现方式中，所述显示基板还包括分压控制器，所述分压控制器通过若干条控制线与每个所述像素电路相连，
[0034] 每条所述控制线将一个所述像素电路的分压控制端连接至所述分压控制器，或者，每条所述控制线将一个显示单元内的全部像素电路的分压控制端连接至所述分压控制器，每个所述像素电路被划分至若干个所述显示单元中的一个，每个所述显示单元各自占据一个单独的显示区域。
[0036] 所述栅极驱动器通过多条栅线与每个所述像素电路相连，每条所述栅线将一行所述像素电路的栅极信号端连接至所述栅极驱动器，
[0037] 所述数据驱动器通过多条数据线与每个所述像素电路相连，每条所述数据线将一列所述像素电路的数据信号端连接至所述数据驱动器。
[0038] 第四方面，本公开还提供了一种显示装置，所述显示装置包括上述任意一种的显示基板。
[0039] 由上述技术方案可知，本公开中的分压模块可以在不同像素电路之间具有不同的等效电阻值，从而可以在保持画面最大亮度基本不变的同时通过分压降低较暗像素内发光器件的端电压，使得画面对比度能够突破低压制程的限制，有助于实现OLED产品的高对比度显示。附图说明
[0040] 为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，这些附图的合理变型也都涵盖在本公开的保护范围中。
[0041] 图1是本公开一个实施例提供的像素电路的结构框图；
[0042] 图2是本公开又一实施例提供的像素电路的结构框图；
[0043] 图3是本公开一个实施例提供的像素电路的电路结构图；
[0044] 图4是本公开一个实施例提供的像素电路的电路时序图；
[0045] 图5是本公开一个实施例中一种显示基板中的像素电路的设置方式示意图；
[0046] 图6是本公开一个实施例中一种显示装置的结构示意图。
具体实施方式
[0047] 为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，且该连接可以是直接的或间接的。
[0048] 图1是本公开一个实施例提供的像素电路的结构框图。参见图1，该像素电路包括栅极信号端Gate、数据信号端Data、开关信号端EM和分压控制信号端SC，还包括电流源模块11和分压模块12。
[0049] 电流源模块11分别连接栅极信号端Gate、数据信号端Data和开关信号端EM，电流源模块11被配置为在栅极信号端Gate接收到栅极驱动信号时按照数据信号端Data处的电压更新所存储的驱动电压，并在开关信号端EM接收到发光控制信号时按照所存储的驱动电压输出发光电流Id，发光电流Id的电流值与所存储的驱动电压的电压值正相关。
[0050] 分压模块12分别连接分压控制信号端SC和电流源模块11，分压模块12被配置为根据在分压控制信号端SC接收到的信号调节自身在发光电流Id的输出通路中的等效电阻值。图1中以可变电阻器的符号示例性地表示出了分压模块12可以调节自身在发光电流Id的输出通路中的等效电阻值的特性，应理解的是该特性并不一定要由可变电阻器来实现，任何能够受控改变分压大小的电路结构均可以用来实现分压模块12的上述特性，例如光敏电阻、电位器、忆阻器、晶体管或包括其中至少一种器件的电路模块。
[0051] 图1中，像素电路还包括电源正极端Vdd和电流输出端Out，电流源模块11被配置为在电源正极端Vdd的电能供应下向电流输出端Out输出发光电流Id，分压模块12设置在电源正极端Vdd与电流源模块11之间。
[0052] 在一个示例中，发光电流Id的输出通路自电源正极端Vdd开始，依次经过电流源模块11和分压模块12后到达像素电路的电流输出端Out。发光电流Id的电流值主要由电流源模块11依照其所存储的驱动电压的电压值进行控制，而分压模块12则可以分得上述发光电流Id的输出通路中的部分电压(分得的电压值可以例如等于发光电流Id的电流值与所述等效电阻值之间的乘积)。可以看出，相比于未设置分压模块12的情形来说，电流输出端Out处的电压值可以在分压模块12的分压作用下有一定程度的下降，下降幅度可以分压控制信号端SC处的信号通过调节所述等效电阻值来进行控制。
[0053] 在一个示例中，上述像素电路的驱动方法包括：在开关信号端EM接收到发光控制信号时向分压控制信号端SC提供分压控制信号，以使所述等效电阻值与电流源模块11所存储的驱动电压负相关。举例来说，像素电路的上述电流输出端Out可以连接一个发光器件的正极以向其提供发光电流Id，该发光器件的负极连接电源负极端，从而电流输出端Out的电压越高，发光器件的发光亮度越大(发光电流Id的电流值越大，发光器件的发光亮度越大)。按照上述驱动方法，对于驱动电压很低、发光电流Id的电流值很小的暗态显示情形，等效电阻值可以在上述分压控制信号的作用下具有一个很大的数值，从而使得电流输出端Out处的电压值具有很大的下降幅度，因而发光器件的发光亮度会降低，即暗态显示的像素会显得更暗。而按照上述驱动方法，对于驱动电压很高、发光电流Id的电流值很大的亮态显示情形，等效电阻值可以在上述分压控制信号的作用下具有一个很小的数值，从而使得电流输出端Out处的电压值具有很小的下降幅度，因而发光器件的发光亮度可以几乎不受影响，即亮态显示的像素的亮暗程度几乎不变。在暗态显示的像素会显得更暗，亮态显示的像素的亮暗程度几乎不变的情况下，显示画面的对比度就会得到提升。可以看出，上述像素电路可以配合上述驱动方法实现画面对比度的提升。
[0054] 在例如低压制程的OLED产品的应用场景中，不包含上述分压模块12的像素电路中电流输出端Out处的电压值可能只能在一个很小的范围内变化，例如电流输出端Out处的电压值Vout可能只能在1V至5V的范围内变化。而通过上述像素电路与其驱动方法的配合，分压模块12可以示例性地在Vout＝1V时分得大小为2V的电压值，并在Vout＝5V时分得大小为0.3V的电压值，从而Vout的变化范围就可以从1V至5V扩展为-1V至4.7V，进而使得发光器件所形成的发光显示具有更大的明暗变化范围。可以看出，上述像素电路可以配合上述驱动方法帮助突破低压制程下OLED产品的画面对比度的限制。
[0055] 由此可知，本公开实施例中的分压模块12可以在不同像素电路之间具有不同的等效电阻值，从而可以在保持画面最大亮度基本不变的同时通过分压降低较暗像素内发光器件的端电压，使得画面对比度能够突破低压制程的限制，有助于实现OLED产品的高对比度显示。
[0056] 图2是本公开又一实施例提供的像素电路的结构框图。比照图1和图2可以看出，相比于如图1所示的像素电路，如图2所示的像素电路中电流源模块11与分压模块12之间的位置发生了交换，即分压模块12设置在电源正极端Vdd与电流源模块11之间。可理解的是，发光电流Id的输出通路中的电流源模块11与分压模块12之间为串联关系，因此上述位置上的交换并不会改变分压模块12对于电流输出端Out处的电压值的影响，该分压模块12仍可以在不同像素电路之间具有不同的等效电阻值，从而可以在保持画面最大亮度基本不变的同时通过分压降低较暗像素内发光器件的端电压，使得画面对比度能够突破低压制程的限制，有助于实现OLED产品的高对比度显示。
[0057] 需要说明的是，上述示例中的像素电路均是连接电源正极，并用于从发光器件的正极提供发光电流的；可替代地，上述电源正极端Vdd可以被电源负极端所替代，从而用于从发光器件的负极向其提供发光电流(此时发光器件的正极可以直接连接电源正极，发光电流Id的输出通路自电源正极开始依次经过发光器件和像素电路到达电源负极)。在将电源正极端和电源负极端均视作一种发光电源端的情况下，上述像素电路可以包括发光电源端和电流输出端，电流源模块被配置为在发光电源端的电能供应下向电流输出端输出发光电流，从而设置位置上分压模块可以设置在电流源模块与电流输出端之间，也可以设置在发光电源端与电流源模块之间。
[0058] 图3是本公开一个实施例提供的像素电路的电路结构图。参见图3，本实施例中的像素电路包括栅极信号端Gate、数据信号端Data、开关信号端EM、分压控制信号端SC、初始化信号端SI、电源正极端Vdd和电流输出端Out，还包括电流源模块、分压模块12、初始化模块13和有机发光二极管D1。
[0059] 本实施例中示例性地给出了分压模块12的结构示例，如图3所示，该分压模块12包括第一晶体管T1，第一晶体管T1的栅极连接分压控制信号端SC，第一晶体管T1的源极和漏极各自连接发光电流Id的输出通路中的一个电路节点。本实施例中第一晶体管T1的源极和漏极各自连接节点Q1和电流输出端Out中的一个，从而分压控制信号端SC处的信号可以控制第一晶体管T1的工作状态，比如可以在第一晶体管T1的线性区内调节第一晶体管T1的工作点以实现源极与漏极之间的等效电阻值，从而实现上述分压模块12的功能。应当理解的是，该第一晶体管T1的源极和漏极还可以通过各自连接上述输出通路中的其他节点来实现上述分压模块12的功能，例如可以按照图3所示的那样将第一晶体管T1设置在电源正极端Vdd与电流源模块之间。需要说明的是，根据晶体管具体类型的不同，可以设置其源极和漏极分别所具有的连接关系，以与流过晶体管的电流的方向相匹配；在晶体管具有源极与漏极对称的结构时，源极和漏极可以视为不作特别区分的两个电极。
[0060] 本实施例中示例性地给出了电流源模块的结构示例，该电流源模块包括：
[0061] 设置在发光电流Id的输出通路中的开关控制单元111，开关控制单元111与开关信号端EM相连，开关控制单元111被配置为在开关信号端EM接收到发光控制信号时导通发光电流Id的输出通路；
[0062] 设置在发光电流Id的输出通路中的驱动单元112，驱动单元112被配置为按照控制端处的电压调节发光电流Id的电流值，以使发光电流Id的电流值与控制端处的电压的电压值正相关；
[0063] 与驱动电压的控制端相连的存储单元113，存储单元113被配置为存储驱动电压并提供给驱动单元112的控制端；
[0064] 数据写入单元114，数据写入单元114分别连接存储单元113、栅极信号端Gate和数据信号端Data，被配置为在栅极信号端Gate接收到栅极驱动信号时按照数据信号端Data处的电压更新存储单元113存储的驱动电压。
[0065] 基于上述单元组成，电流源模块可以实现上文所述的配置：在栅极信号端Gate接收到栅极驱动信号时按照数据信号端Data处的电压更新所存储的驱动电压，并在开关信号端EM接收到发光控制信号时按照所存储的驱动电压输出发光电流Id。图3示例性地示出了上述各单元的电路实现方式：
[0066] 图3中，开关控制单元111包括一个第二晶体管T2，第二晶体管T2的栅极连接开关信号端EM，源极和漏极各自连接电源正极端Vdd和驱动单元112中的一个。示例性地，第二晶体管T2可以为P型晶体管，开关信号端EM接收到发光控制信号的时段为开关信号端EM处为低电平的时段，该时段内第二晶体管T2开启从而发光电流Id的输出通路导通，该时段外第二晶体管T2关闭从而发光电流Id的输出通路断开，上述开关控制单元111的功能得以实现。
[0067] 图3中，驱动单元112包括驱动晶体管Td，存储单元113包括第一电容C1，驱动晶体管Td的栅极连接数据写入单元114以及存储单元113，驱动晶体管Td的源极和漏极各自连接开关控制单元111和电流输出端Out中的一个，第一电容C1的第一端连接数据写入单元114以及驱动单元112，第一电容C1的第二端连接公共电压线Vcom。示例性地，驱动晶体管Td可以是N型晶体管，从而第一电容C1所存储的驱动电压(即驱动晶体管Td的栅极电压)可以控制驱动晶体管Td的源漏电流的电流值，并且驱动电压越高，驱动晶体管Td的源漏电流的电流的电流值越大。从而，上述驱动单元112和上述存储单元113的功能得以实现。需要说明的是，上述驱动电压的数值可以是为偏离参考电压的幅值，从而即便采用P型晶体管实现驱动单元112，发光电流Id的电流值仍可以与控制端(栅极)处的电压的电压值正相关。
[0068] 图3中，上文所述的栅极信号端Gate包括第一端子Gate1和第二端子Gate2，第一端子Gate1和第二端子Gate2各自加载正相的栅极驱动信号和反相的栅极驱动信号。上述数据写入单元114包括第一N型晶体管N1和第一P型晶体管P1，第一N型晶体管N1的栅极连接第一端子Gate1，第一N型晶体管N1的源极和漏极各自连接数据信号端Data和存储单元113中的一个，第一P型晶体管P1的栅极连接第二端子Gate2，第一P型晶体管P1的源极和漏极各自连接数据信号端Data和存储单元113中的一个。如此，上文所述的栅极信号端Gate接收到栅极驱动信号的时段即第一端子Gate1为高电平且第二端子Gate2为低电平的时段，该时段内第一N型晶体管N1和第一P型晶体管P1均开启，从而数据信号端Data处电压可以写入到电流源模块内部以更新存储单元113所存储的驱动电压；该时段外第一N型晶体管N1和第一P型晶体管P1均关闭，数据信号端Data处电压与存储单元113所存储的驱动电压可以互不影响。由此，上述数据写入单元114的功能得以实现。此外由于第一N型晶体管N1和第一P型晶体管P1可以分别用来导通高电压和低电压，因此相比于使用单个晶体管来说更有利于扩大所写入电压的电压范围。
[0069] 本实施例中还示例性地给出了初始化模块13的电路实现方式，该初始化模块13被配置为在每次更新驱动电压之前将电流输出端Out处的电压置为初始化电压，由此可以帮助减小前后帧数据电压的相互影响，有助于改善高频驱动下动态模糊(motion blur)的问题。图3中，初始化模块13包括第三晶体管T3，第三晶体管T3的栅极连接初始化信号端SI，第三晶体管T3的源极和漏极各自连接电流输出端Out和公共电压线Vcom中的一个。示例性地，第三晶体管T3可以是N型晶体管，初始化信号端SI处的高电平时段可以设置在每个栅极信号端Gate接收到栅极驱动信号的时段之前，如此第三晶体管T3可以在每次更新存储单元113所存储的驱动电压之前将节点Q1处的电压置为公共电压，实现上述初始化模块13的功能。可替代地，上述初始化电压除了可以采用公共电压之外，也可以在可能范围内采用例如栅极低电平电平(VGL)或者发光电源低电压(ELVSS)等等，可依照应用需求进行配置。
[0070] 本实施例中，像素电路还包括有机发光二极管D1。示例性地，该有机发光二极管D1的一个电极与电流源模块11相连，以通过接收电流源模块11所输出的发光电流Id形成发光显示。应理解的是，上述像素电路可以是专门为发光器件提供发光电流的电路结构，也可以是包含有发光器件从而作为一个子像素或一个像素的电路结构。而且，可以看出本实施例中的电流输出端Out实际上属于像素电路的内部节点，以此为例上文所述的像素电路的各端均可以是外部节点和内部节点中的一种，而并不需要全部属于用来与外部结构相连的节点。
[0071] 图4是本公开一个实施例提供的像素电路的电路时序图。参见图4，上述像素电路可以在每个工作周期内包括初始化阶段I、数据写入阶段II和发光阶段III。依照顺序，上述像素电路在每个工作周期内的工作过程如下所述：
[0072] 初始化阶段I：第二端子Gate2、开关信号端EM、初始化信号端SI以及分压控制信号端SC处均为高电平，第一端子Gate1处为低电平，从而第一晶体管T1和第三晶体管T3开启，第一N型晶体管N1、第一P型晶体管P1和第二晶体管T2关闭。此时，公共电压线Vcom上的公共电压会写入到节点Q1处，并通过第一晶体管T1将有机发光二极管D1的正极处置为公共电压，由此完成像素电路的初始化。该阶段内，节点Q2处的电压会被保持为第一电容C1先前所存储的驱动电压，从而驱动晶体管Td可能是开启的；但由于第二晶体管T2的关闭断开了发光电流的输出通路，因此可能没有电流通过有机发光二极管D1，有机发光二极管D1可以处于例如反偏状态的不发光状态。
[0073] 数据写入阶段II：第一端子Gate1、开关信号端EM以及分压控制信号端SC处均为高电平，第二端子Gate2和初始化信号端SI处均为低电平，从而第一N型晶体管N1、第一P型晶体管P1和第一晶体管T1开启，第二晶体管T2和第三晶体管T3关闭。此时，数据信号端Data的电压作用下第一电容C1会充电或放电至节点Q2的电压大致上等于数据信号端Data的电压为止，从而完成了节点Q2处的驱动电压的更新，可以预见的是此后第一N型晶体管N1和第一P型晶体管P1关闭后第一电容C1可以使节点Q2处的电压保持不变，即实现了驱动电压的存储。该阶段中第二晶体管T2仍为关闭状态，没有发光电流供应的有机发光二极管D1仍然处于不发光状态。
[0074] 发光阶段III：第二端子Gate2处为高电平，第一端子Gate1、开关信号端EM以及初始化信号端SI处均为低电平，分压控制信号端SC处由当前帧的分压控制信号变为控制电压Vc2，从而第一N型晶体管N1、第一P型晶体管P1和第三晶体管T2关闭，第一晶体管T1、第二晶体管T2和驱动晶体管Td均开启，发光电流的输出通路导通。假设此时节点Q2的电势为Vdata，驱动晶体管Td的阈值电压为Vth，那么理想条件下根据源跟随原理节点Q1的电势接近Vdata-Vth，第一晶体管T1会在栅极的控制电压Vc2的作用下具有一定的等效源漏电阻，从而会使有机发光二极管D1的正极电压降为Vdata-Vth-Vp，其中Vp是第一晶体管T1的等效源漏电阻在上述发光电流的输出通路中所分得的电压值。由于第一晶体管T1的等效源漏电阻可以在一定范围内随栅极电压的增大而减小，因此通过例如实验测定的方法可以预先得到一定Vdata条件下控制电压Vc2与Vp的数值对应关系，基于此可以通过调节控制电压Vc2的电压值来得到所期望的Vp。例如，Vdata的大小范围可能受到例如上述低压制程下薄膜晶体管耐压特性方面的限制，对于Vdata-Vth为最大值5V的情况下，可以通过调节控制电压Vc2来使第一晶体管T1具有很小的等效源漏电阻，从而使实际的Vp＝0.3V；而对于Vdata-Vth为最小值1V的情况下，可以通过调节控制电压Vc2来使第一晶体管T1具有很大的等效源漏电阻，从而使实际的Vp＝2V。如此，可以实现上述暗态显示的像素会显得更暗，亮态显示的像素的亮暗程度几乎不变的提升画面对比度的效果。可理解的是，如果去除发光电流的输出通路中第一晶体管T1的设置，有机发光二极管D1的正极电压只能在1V至5V的范围内变化，从而画面对比度受到相应的限制。
[0075] 可以看出，本公开实施例中的分压模块12可以在不同像素电路之间具有不同的等效电阻值，从而可以在保持画面最大亮度基本不变的同时通过分压降低较暗像素内发光器件的端电压，使得画面对比度能够突破低压制程的限制，有助于实现OLED产品的高对比度显示。
[0076] 应理解的是，对于每个像素电路的每个工作周期，可以分别根据数据信号端Data处的电压设置不同的分压控制信号的电压，比如图4中前后两个工作周期中的分压控制信号的电压分别是Vc1和Vc2，如此帮助实现上述提升画面对比度的效果。
[0077] 基于同样的发明构思，本公开的一个实施例提供一种显示基板，该显示基板包括若干个上述任意一种的像素电路。需要说明的是，该显示基板可以例如是阵列基板、阵列基板母板、OLED面板、OLED面板母板等等，显示基板中的像素可以全部采用本公开提供的像素电路，也可以部分采用本公开提供的像素电路。在一种可能的实现方式中，显示基板还包括分压控制器，分压控制器通过若干条控制线与每个像素电路相连，每条控制线将一个像素电路的分压控制端连接至分压控制器，或者，每条控制线将一个显示单元内的全部像素电路的分压控制端连接至分压控制器，每个像素电路被划分至若干个显示单元中的一个，每个显示单元各自占据一个单独的显示区域。
[0078] 在一种可能的实现方式中，所述显示基板还包括栅极驱动器和数据驱动器，[0079] 所述栅极驱动器通过多条栅线与每个所述像素电路相连，每条所述栅线将一行所述像素电路的栅极信号端连接至所述栅极驱动器，
[0080] 所述数据驱动器通过多条数据线与每个所述像素电路相连，每条所述数据线将一列所述像素电路的数据信号端连接至所述数据驱动器。
[0081] 作为一种示例，图5是本公开一个实施例中一种显示基板中的像素电路的设置方式示意图。
[0082] 参见图5，所述若干个像素电路100排成多行多列，显示基板除了若干个像素电路100之外还包括栅极驱动器200、数据驱动器300和分压控制器400。图5中，栅极驱动器200通过多条第一栅线和多条第二栅线与每个像素电路100相连，每条第一栅线将一行像素电路
100的栅极信号端Gate连接至栅极驱动器200，每条第二栅线将一行像素电路100的开关信号端EM连接至栅极驱动器200。数据驱动器300通过多条数据线与每个像素电路100相连，每条数据线将一列像素电路100的数据信号端Data连接至数据驱动器300。此外，每列像素电路100各自组成一个显示单元，分压控制器400通过若干条控制线与每个像素电路100相连，每条控制线将一个显示单元内的全部像素电路100的分压控制端SC连接至分压控制器400。
由此，栅极驱动器200可以为每个像素电路100提供栅极驱动信号和开关控制信号，数据驱动器300可以为每个像素电路100提供用于更新驱动电压的数据电压，而分压控制器400可以为每个像素电路100提供分压控制信号。此外，每个像素电路100的初始化信号端SI可以连接所在行的上一行像素电路100所连接的栅线，以通过例如图4中所示出的第一端子Gate1处的信号来实现另一像素电路100所需要的初始化信号端SI处的信号。
100的栅极信号端Gate连接至栅极驱动器200，每条第二栅线将一行像素电路100的开关信号端EM连接至栅极驱动器200。数据驱动器300通过多条数据线与每个像素电路100相连，每条数据线将一列像素电路100的数据信号端Data连接至数据驱动器300。此外，每列像素电路100各自组成一个显示单元，分压控制器400通过若干条控制线与每个像素电路100相连，每条控制线将一个显示单元内的全部像素电路100的分压控制端SC连接至分压控制器400。
由此，栅极驱动器200可以为每个像素电路100提供栅极驱动信号和开关控制信号，数据驱动器300可以为每个像素电路100提供用于更新驱动电压的数据电压，而分压控制器400可以为每个像素电路100提供分压控制信号。此外，每个像素电路100的初始化信号端SI可以连接所在行的上一行像素电路100所连接的栅线，以通过例如图4中所示出的第一端子Gate1处的信号来实现另一像素电路100所需要的初始化信号端SI处的信号。
[0083] 在一种变形实现方式中，图5中示出的每条控制线可以具体包括分别与同一列中每个像素电路100相对应的子线路，从而每条子线路将一个像素电路100的分压控制端连接至分压控制器400，如此分压控制400可以单独对每个像素电路100进行分压控制，有助于实现更优的显示效果。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种共面双栅聚焦结构的纳米冷阴极电子源及其制作方法 | 2020-05-13 | 2 |
| 由用户设备执行的方法以及用户设备 | 2020-07-01 | 0 |
| 多输入可扩展整流器下降检测器 | 2021-03-08 | 0 |
| 使用大规模 FET 阵列测量分析物的方法和装置 | 2020-06-28 | 0 |
| 大型飞机机翼后缘组件调姿系统的布局方法 | 2021-09-30 | 0 |
| 一种X射线管阴极结构 | 2021-01-12 | 1 |
| 一种空间螺旋运动装置 | 2022-06-15 | 1 |
| 半导体结构和半导体结构的形成方法 | 2021-11-27 | 1 |
| 滤网组件及具有其的原汁机 | 2021-02-03 | 2 |
| 轨道车辆监测装置 | 2021-07-06 | 0 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈