首页 / 专利库 / 资料储存系统 / 数字音频文件 / 순차 코드신호 발생용 인코딩 장치

순차 코드신호 발생용 인코딩 장치

阅读:767发布:2022-08-23

专利汇可以提供순차 코드신호 발생용 인코딩 장치专利检索,专利查询,专利分析的服务。并且The programmable logic array controls the sequential timing of the encoder and receives signals from an operators keyboard through a keyboard decoder. A shift register receives parallel data from a file memory in accordance with the address input to it from the keyboard decoder and the PLA control logic. The message format consists broadly of the address followed by the information or message intelligence for the paging receiver identified by the address and, finally, the coded deactivation signal. The deactivation signal is a digital word which causes only that receiver identified by the addressed receiver to disable the audio channel.,下面是순차 코드신호 발생용 인코딩 장치专利的具体信息内容。

  • 복수 군의 수신기에 전송될 정보를 포함하는 순차 코드 신호를 발생하기 위한 인코딩 장치에 있어서, 상기 복수 군의 수신기중 선택된 수신기를 어드레스하기 위한 코드화된 신호를 발생하기 위한 장치부(123(파일 메보리), 129(시프트 레지스터) 또는 214(컴퓨터)), 어드레스하기 위한 상기 코드화된 신호에 후속하여, 상기 복수 군의 수신기중 상기 선택된 수신기에 의해 처리될 선택적으로 변화가능한 길이의 정보를 발생하기 위한 장치부(135 또는 200 : 마이크로폰)와, 상기 복수 군의 수신기중 선택된 수신기로 하여금 상기 정보의 처리를 종단하도록 야기하는, 선택적으로 변화가능한 길이의 상기 정보의 단부 이후에 즉시 코드화된 비활성 신호를 발생하기 위한 장치부(119(제어 논리 회로), 123, 129,나 또는 214, 218(오디오/데이타 검출 회로))를 구비하는 것� � 특징으로 하는 순차 코드 신호 발생용 인코딩 장치.
  • 제1항에 있어서, 한 어드레스에 대해 상호 관련하여 상기 복수군의 수신기에 대한 최소한 제1및 제2시간 주기중 한 주기를 선택하기 위해, 어드레스하기 위한 상기 코드화된 신호의 발생 이전에, 제1셋트의 코드화된 신호를 발생하기위한 장치부(119, 123, 129 또는 214)를 더 구비하는 것을 특징으로 하는 순차 코드 신호 발생용 인코딩 장치.
  • 각각의 수신기가 어드레스 상호 관계에 대한 한 시간 주기 이상을 설정할 수 있으며 예정된 경보 순차를 가지는 복수 군의 수신기에 전송될 정보를 포함하는 순차 코드 신호를 발생하기 위한 인코딩 장치에 있어서, 상기 복수 군의 수신기중 최소한 하나의 선택된 수신기를 어드레스하기 위한 코드화된 신호를 발생하기 위한 장치부(123, 129 또는 214)와, 상기 최소한 하나의 선택된 수신기의 예정된 경보 순차를 활성화시키기 위해, 상기 어드레스하기 위한 코드화된 신호에 후속하여 제1활성 코드 신호를 발생하기 위한 장치부(123, 129 또는 214)와, 상기 최소한 하나의 선택된 수신기를 비활성화 시키기 위해, 상기 제1활성 코드 신호 이후 시간의 선택적으로 변화가능한 주기에서 제2활성 코드 신호를 발생하기 위한 장치부(123, 129 또는 214)를 구비하는 것을 � �징으로 하는 순차 코드 신호 발생용 인코딩 장치.
  • 제3항에 있어서, 상기 복수 군의 수신기중 선택된 수신기를 어드레스하기 위한 코드화된 신호를 발생하기 이전에, 한 어드레스에 대해 상호 관련하여 상기 복수 군의 수신기에 대한 최소한 제1및 제2시간 주기중 하나를 선택하기 위해, 제1셋트의 코드화된 신호를 발생하기 위한 장치부(123, 129 또는 214)를 더 구비하는 것을 특징으로 하는 순차 코드 신호 발생용 인코딩 장치.
  • 제4항에 있어서, 상기 최소한 하나의 선택된 수신기의 상기 예정된 경보 순차의 지속기간 동안에 상기 복수 군의 수신기의 최소한 하나의 선택된 다른 수신기에 대해, 어드레스하기 위한 코드화된 신호 및 추가 제1셋트의 코드화된 신호를 발생하기 위한 장치부(123, 129 또는 214)를 더 구비하는 것을 특징으로 하는 순차 코드 신호 발생용 인코딩 장치.
  • 각각의 수신기가 어드레스 상호 관계에 대한 한 시간 주기 이상을 선택적으로 설정할 수 있으며 예정된 경보 순차를 가지는 그런 복수 군의 수신기에 전송되는 정보를 포함하는 순차 코드 신호를 발생하기 위한 인코딩 장치에 있어서, 코드 신호가 최소한 한 어드레스와 상호 관련하여 상기 복수 군의 수신기에 대한 최소한 제 1 및 제 2 시간 주기중 하나를 선택하기 위한 제1셋트의 코드화된 신호와, 상기 복수 군의 수신기의 최소한 하나의 선택된 수신기를 어드레스 하기 위한 제2셋트의 코드화된 신호 및, 상기 복수 군의 수신기의 예정된 경보 순차를 활성화 시키기 위한 활성 코드 신호를 포함하는 그런 전송될 코드 신호를 저장 및 선택하기 위한 선택 장치부(123, 129 또는 214)와, 상기 선택 장치부에 접속되어, 상기 코드 신호를 송신하기 위한 송신기(1 39 또는 208)와, 상기 선택 장치부 및 상기 송신기에 접속된 제어 회로 장치부(119 또는 214, 218)를 구비하며, 최소한 한 어드레스와 상호 관련하여 상기 복수 군의 수신기에 대한 최소한 제1및 제2시간 주기중 하나를 선택하기 위해 선택된 제1셋트의 코드화된 신호를 발생하도록 상기 선택 장치부를 인에이블시키기 위한 장치와, 상기 복수군의 수신기중 최소한 하나의 선택된 수신기를 어드레스하기 위해 선택된 제2셋트의 코드화된 신호를 발생하도록 상기 선택 장치부를 인에이블시키기 위한 장치와, 상기 최소한 하나의 선택된 수신기의 예정된 경보 순차를 활성화시키기 위해 상기 제2셋트의 코드화된 신호에 후속하여 제1활성코드 신호를 발생하도록 상기 선택 장치부를 인에이블 시키기 위한 장치와, 최소한 하나의 선택된 다른 수신기에 대한 추가의 � ��택된 제1및 제2셋트의 코드 신호를 발생하도록 상기 선택 장치부를 인에이블시키기 위한 장치와, 상기 최소한 하나의 선택된 수신기를 비활성화시키기 위해 상기 제1활성 코드 신호 이후의 선택적으로 변화 가능한 주기의 시간에 제2활성 코드 신호를 발생하도록 상기 선택 장치부를 인에이블시키기 위한 장치와, 상기 최소한 하나의 선택된 수신기의 상기 예정된 경보 순차의 지속기간 동안에 상기 복수 군의 수신기중 최소한 하나의 선택된 다른 수신기를 어드레스 하기 위해 최소한 하나의 추가 선택된 제2셋트의 코드화된 신호를 발생하도록 상기 선택 장치부를 인에이블시키기 위한 장치와, 상기 선택 장치부에 따라, 상기 최소한 하나의 선택된 수신기의 상기 예정된 경보 순차를 활성화시키고, 응답으로부터 상기 최소한 하나의 선택된 수신기를 � ��활성화시키기 위해 상기 제1활성코드 신호 이후 시간의 선택적으로 변화가능한 주기에 제2활성 코드 신호를 발생하도록 상기 선택 장치부를 인에이블 시키기 위한 장치를 더 포함하는 것을 특징으로 하는 순차 코드 신호 발생용 인코딩 장치.
  • 제6항에 있어서, 상기 제1송신기 및 상기 제어 회로 장치부에 접속되어 오디오 메시지를 발생하기 위한 오디오 발생 장치부(133(선택기), 135(마이크로폰), 137(증폭기), 또는 2000(마이크로폰), 202(증폭기), 204(프리엠퍼시스 회로), 206(게이트))와, 상기 오디오 메시지 및 상기 코드 신호의 송신의 순차를 더 제어하기 위한 제어 회로 장치부를 더 구비하는 것을 특징으로 하는 순차 코드 신호 발생용 인코딩 장치.
  • 제7항에 있어서, 상기 선택 장치부가, 선택 키를 가진 키보드(121)와, 상기 키보드에 접속되어 상기 키보드로부터의 신호를 디코딩하기 위한 키보드 디코더(125)와 상기 키보드 디코더 및 상기 제어 회로 장치부에 접속되어, 상기 키보드 디코더 및 상기 제어 회로 장치부에 응답하여 코드 신호를 저장 및 발생하기 위한 워드 파일 메모리(123)와, 상기 워드 파일 메모리 및 상기 제어회로 장치부에 접속외어 직렬 코드 신호를 발생하기 위한 시프트 레지스터(129)를 더 구비하는 것을 특징으로 하는 순차 코드 신호 발생용 인코딩 장치.
  • 제8항에 있어서, 상기 제어 회로 장치부가, 프로그램가능한 타이머를 가지며, 상기 코드 신호의 선정된 부분의 지속기간과 상기 오디오 메시지의 전송의 지속기간을 제어하기 위한 제어 논리 회로(119)와, 상기 제어 논리 회로 및 상기 시프트 레지스터에 접속되어 그 시간 베이스를 제공하기 위한 타이머와, 상기 송신기와 상기 오디오 발생 장치부 및 상기 시프트 레지스터와 상기 논리 제어 회로에 접속되어, 상기 코드화된 신호의 상기 송신기에 의한 송신으로부터 상기 오디오 메시지로 스위칭하고 그 역으로도 스위칭하기 위한 스위칭 장치인 선택기(133)를 더 포함하는 것을 특징으로 하는 순차 코드 신호 발생용 인코딩 장치.
  • 제7항에 있어서, 상기 선택 장치부가 키보드 및 키보드 제어기(210)와 표시 장치인 CRT(212)를 더 포함하는 것을 특징으로 하는 순차 코드 신호 발생용 인코딩 장치.
  • 제10항에 있어서, 상기 제어 회로 장치부가, 전송될 코드 신호를 발생하고, 상기 코드 신호의 예정된 부분의 지속기간과 상기 오디오 메시지의 전송의 지속기간을 제어하기 위한 처리 수단인 컴퓨터(214)와, 상기 처리 수단에 접속되어, 상기 오디오 메세지와 상기 코드 신호중 하나가 전송되어야 한다는 것을 나타내는 출력을 발생하기 위한 오디오 데이타 선택 회로(216)와, 상기 처리 수단 및 상기 송신기에 접속되어, 상기 오디오 메시지와 상기 코드 신호중 하나가 전송되어야 한다는 것을 나타내는 출력을 발생하기 위한 오디오 데이타 검출 회로(218)와, 상기 처리 수단과 상기 오디오 데이타 선택 회로 및 상기 오디오 발생 장치부와 상기 송신기에 접속되어, 상기 코드 신호의 상기 송신기에 의한 전송으로부터 상기 보이스 메시지를 스위칭하고 그 역으 로도 스위칭하기 위한 스위칭 수단인 송신 게이트(206)를 더 포함하는 것을 특징으로 하는 순차 코드 신호 발생용 인코딩 장치.
  • 제7항에 있어서, 상기 제어 회로 장치부가, 전송될 코드 신호를 발생하고, 상기 코드 신호의 지속기간과 상기 오디오 메시지의 전송의 지속기간을 제어하기 위한 처리 수단인 컴퓨터(214)와, 상기 처리 수단에 접속되어, 상기 오디오 메시지와 상기 코드 신호중 하나가 전송되어야 한다는 것을 나타내는 출력을 발생하기 위한 오디오 데이타 선택회로(216)와, 상기 처리 수단 및 송신기에 접속되어, 상기 오디오 메세지 및 상기 코드 신호중 하나가 전송되어야 한다는 것을 나타내는 출력을 발생하기 위한 오디오 데이타 검출회로(218)와, 상기 처리 수단과 상기 오디오 데이타 선택 회로 및 상기 오디오 발생 장치부와 상기 송신기에 접속되어, 상기 코드 신호의 상기 송신기에 의한 전송으로부터 상기 오디오 메시지로 스위칭하고 그 역으로도 스위칭하기 위한 스위칭 수단인 송신 게이트(206)를 더 포함하는 것을 특징으로 하는 순차 코드 신호 발생용 인코딩 장치.
  • 说明书全文

    순차 코드신호 발생용 인코딩 장치

    제1(a)도 내지 제1(c)도는 본 발명의 인코드된 메시지 시스템에 대한 타이밍 다이어그램.

    제2도는 본 발명의 하드웨어 실시예의 기능적 블럭 다이어그램.

    제3도는 제2도의 다이어그램에 대한 기능을 나타내는 상태 다이어그램.

    제4도는 본 발명의 훰웨어 실시예의 기능적 블럭 다이어그램.

    제5도는 제4도 일부분의 전기적 개략도.

    제6도는 본 발명의 훰웨어 실시예에 대한 흐름도.

    * 도면의 주요부분에 대한 부호의 설명

    119 : 제어 논리 회로 121 : 키보드

    123 : 파일 메모리 125 : 키보드 디코더

    129 : 시프트 레지스터 133 : 선택기

    137 : 증폭기 139 : 송신기

    141 : 토크 라이트 143 : 프로그램 가능한 카운터

    스켈치(squelch)의 개념이란 특정의 입력신호 특성에 응답하여 라디오 수신기를 자동적으로 잡음이 생기지 않게 하거나 뮤트(mute)하는 것이며 이러한 동작을 제공하기 위한 회로는 기술상 공지되어 있다. 고이득 수신기에서 주어진 주파수상에 캐리어가 없기 때문에 생긴 스피커 잡음은 오퍼레이터에게 매우 괴로움을 줄 것이다. 보편적으로 이러한 스켈치 회로는 RF신호 또는 캐리어의 존재에 대하여 연속적으로 감시한다. 아무런 신호가 검출되지 않을 때에는 스켈치 회로가 활성화되고 오디오 채널은 비동작 상태로 된다.

    이러한 검출 시스템에 있어서 주요 애로점 중의 하나는 검출 시스템이 캐리어의 존재 검출을 일정하게 감시하는 것을 필요로 하며 실질적인 전력누출을 야기시킬 수 있다는 점이다. 대응하는 고 메시지 트래픽 비율을 갖는 대다수의 페이저(pager)를 가진 페이징(paging) 수신기 시스템에 인가될때, 송신기 캐리어 신호는 트래픽량 때문에 결코 정지(shut down)되지 않을 것이다. 그러므로 캐리어의 부재는 결코 검출되지 않을 것이므로 이 스켈치 회로는 정확힐 동작할 수 없다. 또다른 애로점은 스켈치를 얻으려는 통상적인 아날로그 회로는 검출 및 활성을 확인할 기간이 필요하다는 점이다. 본 발명의 비활성 제어워드는 선택적으로 어드레스된 페이징 수신기가 선택적으로 스켈치 하도록 동작한다. 따라서, 정확히 어드레스되어 메시지를 수신한 페이저만이 비활성화 된다.

    페이징 시스템에 있어서, 이러한 기능을 달성하기 위해 비활성 제어워드를 사용하면 괴로운 잡음이 제거된 보이스(voice) 채널, 즉 동작자 수신을 할 수 있을 뿐만 아니라 메시지가 더욱 조밀하게 되는 것을 가능케하며 따라서 메시지 처리량을 증가시킨다는 잇점이 있다.

    적합한 실시예의 시스템에서는, 페이징을 달성하기 위한 코딩 포맷(format)은 본질적으로 디지탈식이며 따라서 비활성 제어를 제공하도록 이용된 코딩신호 자체는 디지탈 신호이다. 그러므로 페이징 수신기의 스켈치 동작은 정상적이 못되는 페이징의 경우와 동일한 감도를 가진다. 변할 수 있는 길이의 오디오 메시지의 결론에 따라 정(positive) 비활성 제어워드의 사용은 고정된 길이의 메시지 시스템에 할당된 지금 원하는 정상적인 시간 종료를 이용하고 더욱 조밀해진 메시지 배열을 가능케하며, 따라서 전체 시스템에 대해 처리량을 증가시킨다.

    본 발명의 목적은 전송된 코드정보에 대한 개성된 디코더를 제공하는 것이다.

    본 발명의 또다른 목적은 수신기에 의해 전송된 코드정보의 처리에 대한 종료를 제어할 수 있는 인코더를 제공하는 것이다.

    코드신호를 발생하여 적어도 하나의 수신기에 어드레스하기 위한 수단을 구비한 복수개의 수신기군중에서 선택된 수신기들에 대한 전자기 복사에 의해서 전송될 정보를 포함한 순차 코드신호를 발생하기 위한 인코딩 장치에 있어서, 상기 수신기군은 어드레스 수신기에 의해 처리될 코드정보를 생성하기 위한 수단과, 코드정보에 잇따른 비활성 코드신호를 발생하여 어드레스된 수신기가 코드정보의 처리를 종료하도록 하기 위한 수단을 구비하고 있는 것을 특징으로 한다.

    제1(a)도 내지 제1(c)도는 메시지 시스템과 관련하여 비활성 제어워드의 사용을 설명하는 타이밍도를 보인 것이다.

    제1(a)도는 개개의 수신기가 송신기 단자로부터 어드레스되어 어드레스의 결론에 따라 수신기가 메시지를 수신하도록 작동한다는 것을 좌에서 우로 연장하는 시간 순서로 보인 것이다. 메시지는 일반적으로 보이스 메시지이며 그것의 제1부분동안 실제 시간에 의해 수반되는 경보시간 또한 데이타정보를 포함할 수 있는 이와는 달리 변형된 보이스신호가 있다. 우선 이러한 단말 시스템에 의해 보내질 정보가 변할 수 있는 길이라고 가정합시다. 그러한 메시지 시스템이 고정된 길이의 주기를 제공할때 빈번히 전체 고정시간이 사용되지 않으며, 이에 따라 시스템 시간의 낭비 및 시스템에 의해 다루어질 수 있는 결과적인 1시간당 메시지수의 감축을 초래하게 된다는 사실을 기술상 잘 알려져 있다. 메시지 부분의 마지막에 임하여 제1(a)도에 도시한 바와같이, 캐리어 또는 배경잡음의 형태로 수신기에 대한 아무런 교란이 없도록 개별적인 어드레스된 수신기 및 단지 그 수신기만이 오디오 채널을 디스에이블시키며, 또, 방송 송신기가 다음에 추가 수신기를 어드레싱하는데 즉각 사용될 수 있도록 보장하는, 상기 양호한 실시 디지탈 워드인 비활성 제어신호가 포함되어 있다. 이러한 비활성 코드의 장점은 변화할 수 있는 길이의 메시지가 그 정확한 어드레스의 수신시 수신기의 초기의 활성과 동일한 특성으로 확실히 종료될 수 있다는 점이다.

    제1(b)도는 개개의 수신기의 여러 어드레스가 묶음의 형태로 함께 시퀀스될 수도 있는 활성코드 신호 사용의 다양한 형태를 보인 것이다. 묶음에서 최종 어드레스의 마지막에 임하여, 메시지가 시작되고 메시지의 마지막에 임하여, 비활성 제어워드가 이전에 어드레스된 모든 수신기의 오디오 동작을 종료하도록 동작한다. 제1(b)도에서는, 그러한 묶음을 구성하는 수신기의 수가 마지막 어드레스된 수신기의 수신기 사용자가 메시지에 대한 충분한 경보시간을 가질 수 있도록 충분한 시간이 할당되어야 하는 메시지 연산의 일부분인 경보시간이 있다는 점 때문에 메시지 지속시간에 영향을 미칠 것이다.

    보이스의 경우처럼 변할 수 있는 길이의 메시지의 마지막에 임하여, 어드레스된 수신기 전부가 비활성 제어워드의 수신에 의해 턴오프된 오디오 채널을 갖게 되며 그래서 방송채널이 즉각 추가 메시지 전송의 유용하게 되게 된다.

    한편, 여러 형태 및 포맷의 신호코딩이 본 발명에 이용될 수 있다는 것이 명백하지만, 양호한 실시예는 골레이(Golay) 순차코드로서 명명된 디지탈 신호 시스템을 사용한다. 골레이 순차코드(GSC)는 주로 골레이 2진 페이징 포맷에 근거한 선택적인 호출 페이징 프로토콜(protocol)이다. 골레이 코드에 대한 충분한 설명은 1978년 3월 22-24에 콜로라도 덴비에서 개최된 28차 IEEE 차량 기술회의에서 레오나드 이.넬슨이 제안한 명칭이 "휴대용을 위한 선택적인 신호화"라는 페이저에서 찾을 수 있다. 골레이 순차코드는 상호 혼합된 단독 톤(tone), 톤 및 데이타를 수용하고, 뿐만 아니라 톤 및 보이스 페이징과 현재의 개선된 밧데리 절약을 수용하도록 초기 포맷으로부터 크게 변형된 NRZ 2진 신호표시 포맷이다.

    GSC는 페이지가 개별적으로나 묶음으로 전송되게 하는 비동기 페이징 포맷이다. 단독 톤과 톤 및 데이타에 대한 최대 메시지 처리량은 묶음 전송모드에서 얻어지는 반면, 개별적인 호출모드는 톤 및 보이스 페이징에 유용하다.

    단일 호출 어드레스 포맷은 프리엠블(preamble), 제어워드, 어드레스 코드, 그리고 보이스 페이징의 경우 활성코드(AC)로서 이루어진다. 프리엠블은 시스템내의 페이저을 밧데리 수명을 개선하기 위한 군으로 나눔과 동시에 밧데리 수명이나 잘못된 호출 보전에 손상을 주지 않고 채널 공유를 용이하게 하도록 다른 코딩 설계로부터의 전송을 유일하게 식별하도록 작용한다. 제어워드는 프리엠블의 중단을 제한하고 묶음 모드 디코딩에 대한 타이밍 정보를 공급한다. 어드레스는 각 페이저를 식별하고 AC는 보이스 페이징에서 페이저 오디오 회로를 제어하는데 사용된다. 연산의 묶음 모드는 일련의 어드레스가 제어워드를 뒤따라 전송될 수 있게 한다.

    데이타 메시지는 하나 또는 그 이상의 데이타 블록이 수반되는 어드레스로 이루어진다. 데이타 메시지는 단일 호출모드에서 개별적으로 전송되거나 묶음 전송모드에서는 어드레스 단독 페이저와 혼합될 수 있다. 어드레스 및 데이타 블럭은 정확히 같은 길이이다. 어드레스 정보는 골레이(23,12) 주기적 코드로부터 선택된 워드로 구성되는 반면 데이타 정보는(15,7) BCH 코드를 사용하여 인코드된다. 어드레스 정보는 300 비트/초로 전송되는 반면, 데이타 정보는 비트/초로 전송된다.

    페이저가 밧데리 절약모드에서 동작하도록 인에이블시키는 것 이외에도. 프리엠블의 극성은 단일 호출 또는 묶음 전송모드를 식별한다. 예를들어, 프리엠블 워드가 하나의 기정의 비트 극성으로 전송될때에는 단일 호출모드가 식별되며, 한편 프리엠블 비트가 반전되는 묶음 모드가 지시된다.

    제어워드 활성코드 및 어드레스 코드 모두는 두(23, 12) 코드워드에 의해 수반되는 28비트의 콤마(comma)로 이루어진 2가지 워드 포맷을 사용한다. 그 콤마는 600비트/초로 전송된 1,0 비트 역전패턴이다. 두가지 골레이 코드워드(워드 1 및 워드 2)가 1/2 비트 간격만큼 분리된다. 1/2 비트간격의 극성은 두번째 워드의 제1비트의 반대일 것이며, 시작 콤마 비트는 첫번째 워드의 제1비트와 동일한 극성이어야 한다. 제어워드 및 활성코드는 양호한 시스템에서 미리 정해진다. 제어워드 및 활성코드의 워드 2는 고정된 워드의 역전어이다.

    어드레스 포맷은 비트의 수, 콤마에 대한 규칙 및 1/2 비트간격의 관점에서 보아 제어워드 및 활성코드 포맷에 동일하다. 어드레스 워드 2는 모드 0과 모든 1의 조합을 제외하고서(23,12) 코드 셋트의 임의의 워드로부터 선택될 수도 있다. 따라서, 12 정보 비트 및 11패리티 비트로 이루어진 4094 포텐셜 제2워드가 있다. 제1워드는 골레이 코드의 100워드 서브셋트로부터 선택된다. (23,12) 골레이 코드에 대한 2진 비트패턴을 발생하기 위해, 코드의 십진 표기가 2진으로 변환된다. 이러한 2진 표기는 좌측에 대한 LSB로 재기록된다.

    톤 단독 페이저는 보이스 메시지를 포함하지 않는 그러한 페이지 어드레스이다. 신호 호출모드가 사용될 수 있지만, 묶음 동작모드는 톤 단독 및 톤 및 데이타 페이저에 대한 어드레스 전송의 양호한 방법이다. 활성코드는 일반적으로 톤 단독 페이징에는 사용되지 않지만, 신장된 묶음 모드는 고 트랙픽 기간에 특히 유용하다.

    묶음 전송 포맷은 제어워드 및 16페이저 어드레스 또는 데이타 블럭까지 수반되는 반전된 프리엠블로 시작한다. 도달하는 페이저 요청은 프리엠블의 함수로서 군집되어야 하고 단말기 제조자 및 그의 고객의 임의로 시간이나 트래픽을 근거로 하여 전송되어져야 한다.

    단일 프리엠블 묶음내에서 16어드레스 이상을 전송하는 것이 바람직하다. 이 신장된 묶음 모드는 이와같은 상황을 위해 마련된 것이다. 이 신장된 묶음 설계는 프리엠블의 재전송을 요하지 않고, 16어드레스의 배수로 묶은 모드를 신장시킨다. 이와같은 신장을 위해서는 단말기 제어워드 만을 보낼 필요가 있다. 이론적으로, 묶음은 무한정 신장될 수 있지만, 페이저에서의 미세한 감도 저하가 신장에 따라 일어날 것이다.

    GSC 포맷은 데이타 페이지가 톤 단독 또는 톤 및 보이스 페이지와 상호 혼합되게 할 수 있다. 데이타 페이지는 하나 또는 그 이상의 데이타 블럭에 의해 수반되는 페이지 어드레스로 이루어진다. 데이타 블럭은 길이면에서 어드레스 블럭과 똑같으며 묶음 동작모드에서 어드레스에 대해 자유롭게 대치될 수 있다. 단일 호출모드는 또한 페이저 어드레스를 데이타 메시지를 수반하여 사용될 수 있다. 데이타 정보는 어드레스와 데이타 사이의 엇갈린 잘못된 가능성을 최소화하도록 600BPS로 전송된다.

    이제 제1(c)도를 참조하자면, 양호한 실시예의 비활성 코드를 포함하는 정상적인 보이스 페이징 포맷이 좌측면에서 시작하는 시간 순차를 근거로 하여 도시되어 있다. 프리엠블 신호는 수신기군의 특별한 세그먼트(segment)를 표시할 목적으로 공급된다. 이것에는 양호한 시스템에서 본 발명에 관계되지 않는 기능에 사용되는 제어워드가 뒤따른다. 차례대로 처음에 표시된 페이저용 어드레스에는 어드레스된 페이저가 이러한 어드레스 수신에 즉각 반응하도록 하는 기능을 가진 활성코드가 뒤따른다. 보이스 시스템에 대한 정상 경보시간가 일치하여, 대략 두개의 제2갭이 있는데, 이 시간동안에 어드레스되고 활성된 페이저는 보이스 메이지가 전송되는 페이저 사용자에게 비프(beef) 신호를 제공한다. 경보신호의 결론에 따라 변화가능한 길이의 보이스 메시지가 전송되고 또 변화가능한 길이의 보이스 메시지의 마지막에 임하여, 비활성 제어워드가 전송되어 어드레스된 수신용 오디오 채널을 디스에이블시킨다.

    그다음. 페이저 어드레스용 프리엠블이 즉각 전송되며, 적당한 제어워드 및 제2페이저용 어드레스 차례대로 대응 활성코드가 뒤따르게 된다. 이것은 두번째로 어드레스되고 활성된 페이저용 두개의 두번째 경보가 뒤따르게 되는데, 이 시간후에 대응 보이스의 그 두번째 페이저용 변할 수 있는 길이의 메시지가 전송된다. 두번째로 어드레스되고 활성된 페이저용 변할 수 있는 길이의 메시지의 마지막에 임하여, 단지 어드레스되고 활성화된 페이저만의 오디오 동작을 정지시키고 또한 다른 페이저용 정보의 전송을 가능케하는 정의(positive) 비활성 제어워드가 존재한다.

    제1(a)도, 제1(b)도 및 제1(c)도를 비교하여 알 수 있는 바와같이, 양호한 실시예가 다른 목적을 달성하도록 여분의 신호워드를 포함한다 할지라도 그 기본구성은 제1(a)도와 동일하며, 이 경우에 변할 수 있는 길이의 메시지에는 디지탈 시스템에서 오디오 채널의 즉각적인 정지를 가능케하고 전체 메시지 시스템을 전체 메시지 시스템의 처리양을 증가시키기 위하여 여분의 어드레스 및 잇다른 여분의 정보에 대한 전송에 이용될 수 있게 해주는 비활성 제어워드가 뒤따르게 된다.

    제2도는 페이저 수신기 또는 유사한 장치에 의해 수신될 비활성 코드를 전송하기 위한 본 발명에 따른 인코더이다. 제어 논리회로(119)는 인코더의 순차적인 타이밍을 제어하는 PLA가 좋다. 키보드(121)상이 키패드(key pad)는 키보드 디코더(125)를 통하여 파일 메모리(123)을 어드레스한다. 4개의 키는 단지 예시 목적상 키보드(121)상에 도시되어 있다. 그 특별한 수효는 오퍼레이터의 필요에 좌우된다. 키보드 디코더(125)는 또한 키패드가 눌러졌을때 그것의 H 입력에서 제어 논리 회로(119)에 신호한다. 타임 카운터(127)은 제어논리회로(119)와 시프트 레지스터(129) 양자에 대해 타이밍을 제공해준다. 시프트 레지스터(129)는 파일 메모리 어드레스 A 0 , A 1 및 A 2 에 따라서 파일 메모리(123)로부터 병렬 데이타를 수신하며 그 파일 메모리 어드레스는 키보드 디코더(125)(A 0 , A 1 ) 및 제어 논리회로(119)(A 2 )로 부터 대응하여 수신된다. 토크 라이트(talk light)(141)가 인코더의 오퍼레이터에게 마이크로폰이 전송을 위해 인코드되었다는 것을 신호해준다. 토크 라이트(141)가 켜질때, 제어 논리회로(119)의 T입력은 토크버턴(131)의 풀림에 민감하다. 토크 버턴(131)의 풀림에 응답하여, 제어논리회로(119)는 선택기(133)가 선택기(133) 입력 A 또는 B상의 신호를 출력시키도록 한다. 선택기(133) A 입력상의 신호는 마이크로폰(135)으로부터 증폭기(137)을 거친 보이스 오디오 신호이다. 선택기(133)의 B 입력상의 신호는 시프트 레지스터(129)의 직렬 데이타 출력이다. 제어논리회로(119)는 제3도와 관련하여 더욱 충분히 설명되는 바와같이, 적당한 시간순차로 송신기(139)를 키한다. 프로그램 가능한 카운터(143)는 제3도와 관련하여 더욱 특별히 서술될 인코더 내부 시간 간격을 카운트하도록 작용한다.

    제3도는 보이스 메시지 및 비활성 코드에 의해 수반되는 페이저의 어드레스를 전송하는 제2도의 인코드에 대한 상태 다이어그램을 보인 것이다. 오프상태(상태 0)로부터 제2도의 인코더를 턴온시키면 결과적으로 제3도에 도시된 바와같이 인코더 유입상태 1로 된다. 상태 1에서 인코더는 키보드(121)의 키패드의 풀림에 민감하다. 시프트 레지스터(129)는 타임 카운터(127)에 의해 시간 조정된 바와같이 파일 메모리(123)로부터 2진 데이타를 연속적으로 순한시키고 로드시키지만, 상태 1에서는 아무런 전송도 없으므로 데이타가 임의의 것이 될 수 있다. 그러므로, 파일 메로리(123)의 상태도 임의의 것이 될 수 있다. 송신기(139)는 제어논리회로(119)에 의해 키오프되는 반면 선택기(133)는 토크 라이트(141)가 오프되도록 제어논리회로(119)에 의해 B위치로 선택된다. 제어논리회로(119)는 상태 2에 있을 동안 토크 버턴(131)의 상태를 모니터링 않는다. 키보드(121)상의 키패드가 풀러질때, 키보드 디코더는 키보드(121)로부터 키번호로 랫치시켜 키 검출신호를 제어논리회로(119)의 H 입력에 보낸다. 이에 대한 응답으로 제어논리회로(119)는 인코더가 제3도에 도시된 바와같은 상태 2로 이동되게 한다. 제어논리회로(119)는 키보드 디코더(121)로부터의 출력 A 0 , A 1 이 4페이저중 1에 대한 어드레스 코드(비활성 코드가 아닌)라고 파일 메모리(123)에 알려주는 파일 메모리(123)로 향하는 신호를 A 2 에서 출력시킨다. 파일 메모리(123)는 A 0 ,A 1 및 A 2 에 응답하여 키패드가 눌러진 페이저에 대응하는 적당한 2진 어드레스 코드를 시프트 레지스터(129)에 출력시킨다.

    상태 2에서 시프트 레지스터(129)는 그것이 다음에 모드신호를 수신하고 선택기(133)의 B입력으로 어드레스를 직렬로 출력시키기 시작할때 이 어드레스를 로드시킨다. 제어논리회로(119)는 선택기(133)의 입력B를 선택한다. 송신기 (139)는 제어논리회로(119)에 의한 K 출력에 의해 키 온(Key on) 된다. 토크 라이트(144)는 꺼지고 토크버턴(141)은 금지된다. 제어논리회로(119)내의 자동 사이클링 시간은 인코더의 상태를 제3도에 도시된 바와같이 상태2(어드레스 전송상태)로부터 상태 3으로 (비프시간 상태)로 이동시킨다. 페이저 어드레스 전송의 끝부분에서, 제어논리회로(119)는 페이저가 그것의 적당한 어드레스를 수신할때 출력시킨 비프에 대한 지속기간에 프로그램 가능한 카운터(143)로 로드시킨다.

    상태 3에서 제어논리회로(119)는 송신기(139)를 디키(dekey)하거나 비활성시키며 제어논리회로(119)의 H로 향하는 키보드 디코더(125) 입력은 제지된다. 프로그램 가능한 카운터(143)의 종료에 의해 결정된 바와같은 비프시간의 끝부분에서, 인코더는 비프시간 상태(제3도의 상태 3)로부터 토크 버턴(131)의 풀림에 대하여 탐색하는 상태(상태 4)로 변환시킨다.

    상태 4에서 제어논리회로(119)는 선택기(133)의 A 입력을 선택한다. 이에 따라 토크 라이트(141)는 켜질것이다. 토크 버턴(131)이 풀려질때 제어논리회로(119)는 인코더를 제3도의 상태 4로부터 상태 5로 이동시키게 된다.

    상태 5에서 제어논리회로(119)는 송신기를 온으로 키시키고 최대 토크 길이를 종료하도록 내부의 프로그램 가능한 카운터(143)을 셋트시킨다. 제어논리회로(119)는 그것의 해제를 위해 토크버턴 입력을 모니터링한다. 제어논리회로(119)로 향하는 키보드 디코더(125) 입력 즉 제2도의 H는 제지된다. 토크 버턴(131)이 해제되거나 프로그램 가능한 카운터(143)가 종료할때 인코더는 상태 5에서 상태 6으로 변화하게 된다.

    상태 6에서 제어논리회로(119)는 선택기(133)를 입력 B로 전환한다. 제어논리회로(119)는 파일 메모리(123)를 어드레스하여 비활성 코드를 출력시킨다. 비활성 코드는 파일 메모리(123)로부터 2진 어드레스로 출력되고 시프트 레지스터(129)내로 병렬로 로드되어 선택기(123)의 입력 B에 직렬로 출력된다. 제어논리회로(119)는 송신기 (139)를 키시키고 비활성 코드는 전송된다. 제어논리회로(119)는 선택기(133)의 입력 B를 나타내므로, 토크 라이트(141)는 꺼진다. 토크 버턴(131)은 제지된다. 제어논리회로(119)의 내부 타이밍은 자동적으로 인코더의 상태를 제3도에 도시된 바와같이 상태 6에서 역으로 상태 1로 전달하며 그 사이클은 키보드(121)의 키패드가 다시 눌러지는 경우에 반복된다.

    다음 표 1은 본 발명에 따른 제어논리회로(119)를 포함하는 PLA의 시간순차 논리표이다.

    [표 1]

    PLA용 논리표

    제4도는 본 발명의 양호한 실시예용 인코더의 기능적 블럭 다이어그램을 도시한 것이다. 여기에서 마이크로폰(200)은 오디오 증폭기를 통하여 최종적으로 오디오 신호를 생성하는 프리엠퍼시스(preemphasis)회로(204)에 결합된다. 이 오디오 신호는 나중에 설명하는 바와같이 송신기(208)의 변조 입력에 전달된 오디오 정보 또는 데이타 정보의 선택을 가능케 해주는 한쌍의 전송 게이트(206)에 공급된다. 안테나(209)는 송신기(208)에 결합된다. 송신 게이트(206)는 모토로라에서 제조된 MC 4551형의 것이 좋다. 키보드(210)는 CRT(212)에 결합된다. 이 조합은 Lear Siegler Model ADM -3A가 바람직하다. CRT의 RS 232 출력은 몇가지 부가적인 모듈(module) 즉 MEX x6820 I/O 모듈, 68MM 196809 모노보드(monoboard) 및 마이크로 모듈용 M68 MMCC05 카드 케이지(Card Cage)등을 포함하는 6800 베이스 컴퓨터(214)에 결합된다.

    컴퓨터(214)의 PBO 출력은, 전송 게이트(206)의 데이타 입력과, 오디오 데이타 선택회로(216)의 입력 및 오디오/데이타 검출회로(218)의 입력에 결합된다. 오디오/데이타 검출회로(218)의 출력은 전송 게이트(206)의 선택 입력에 결합된다. 이 선택 입력단자에서의 제로 논리 레벨은 데이타 전송 게이트가 활성된다는 것을 지시하며 1논리 레벨은 오디오 정보 게이트가 활성되어 송신기(208)의 변조입력에 대응 정보를 공급한다는 것을 지시한다.

    오디오 데이타 검출회로(218)의 출력은 오디오/데이타 검출회로(218)의 동작이 OR 기능에 유사하도록 송신기를 키하는데, 그것은 어느 신호가 그것의 입력에 나타나는 바와같이 검출되는 경우에, 송신기가, 입력신호가 RF 반송파에 의해 변조될 수 있도록 키된다는 점에서 유사하다. 그 합성신호는 방송용 안테나(209)에 공급된다.

    제5도는 오디오/데이타 검출회로(218) 및 오디오 데이타 선택회로(216)에 대한 상세 회로망을 도시한 것이다. 컴퓨터(214)의 PBO 출력은 재트리거할 수 있는 모노스 테이블을 구비하고 있는 오디오 데이타 검출기(218)의 입력단자에 결합된다. 이 회로는 신호 연부가 매 100밀리초의 예정된 시간주기내에 검출되는 한 일정한 신호출력을 유지하도록 동작한다. 이 주기동안 검출된 신호연부의 부재는 데이타 신호도 오디오 신호도 존재하지 않았다는 것을 지시하게 된다.

    오디오/데이타 검출회로(218)의 동작시에, 컴퓨터(214)의 PBO 출력단자는 OR 게이트(230)의 제1입력에는 직접, 그리고 제2입력에는 인버터(232)를 통하여 결합된다. OR 게이트(230)의 출력은 MC 14538형의 IC의 절반을 사용하여 구성될 수 있는 모노스테이블(234)의 트리거 입력에 결합된다. 타이밍 회로망은 모노스테이블에 대해 제공되며, 상기 모노스테이블(234)의 클리어 입력단자에는 전압원인 VDD 가 인가된다. VDD는 또한 저항(236)을 통하여 모노스테이블의 타이밍 입력에 결합되며 그리고 캐패시터(238)를 통해 접지에 접속된다. 저항(234) 및 캐패시터(238)의 조합은 모노스테이블(234)에 대한 타이밍 회로를 제공해 준다. 모노스테이블(234)의 Q 1 출력은 제4도에 도시된 바와같이 송신기(208)에 직접 결합되어 송신기 키잉 제어신호를 제공한다.

    오디오 데이타 검출기(218)의 기능은 매 100 밀리초 간격내에서 데이타 신호 또는 오디오 신호가 라인상에 나타난다는 것을 지시하는 연부를 수신하는 것이다. 각 연부가 OR 게이트에서 검출될때, 이것은 예정된 시간동안 모노스테이블(234)를 재 트리거한다. 펄스가 모노스테이블에 대한 정상적인 종료시간보다 더 짧은 간격으로 수신되는 한 오디오 데이타 검출기(218)내에 있는 모노스테이블(234)의 Q 1 출력은 일정한 논리레벨을 유지할 것이며 따라서 송신기를 키시키게 된다.

    컴퓨터(214)의 PBO 출력은 또한 OR 게이트(240)의 제1입력에 직접 접속되고, OR 게이트(240)의 제2입력에는 인버터(242)를 통하여 접속된다. OR 게이트(204)의 제1입력은 접지에 결합된다. OR 게이트(240) 출력은 제2의 재 트리거 가능한 모노스테이블(244)의 트리거 입력에 결합된다. 모노스테이블(244)은 오디오/데이타 검출기 회로(218)을 구현하는데 이용되었던 것과 동일 IC 패캐지(package)의 반이 바람직하다. 모노스테이블(244)에 있어서, VDD는 동일한 방식으로 인가되어 그것의 동작에 대해 약간 다른 타이밍 특성을 생성한다. 이러한 새로운 시간은 모노스테이블(244)의 타이밍 입력에 결합된 저항(246) 및 캐패시터(248)의 값에 의해 선택된다. VDD는 또한 모노스테이블(244)의 클리어 입력단자에 접속된다. 모노스테이블의 Q 2 단자는 데이타 플립플롭(240)의 D 입력단자에 결합된다.

    컴퓨터(214)의 PBO 출력은 D 플립플롭(250)의 클럭입력에 결합된다. 데이타 플립플롭(250)의 셋트입력은 접지에 접속된다. 플립플롭(250)은 MC 14013형 IC의 반이 좋다. 플립플롭(250)의 Q 출력은 오디오/데이타 선택회로(216)의 제어신호 출력을 제공하는데, 이 출력은 전송 게이트(206)에 공급되며 오디오 정보 또는 데이타 정보가 송신기의 변조 입력에 공급될 것인지의 여부에 따라 게이트들중의 하나를 선택적으로 활성시킨다.

    오디오 신호를 전송하기 원할때, 본 실시예용의 인코더는 외부의 마이크로폰 또는 다른 보이스 저장 및 전송장치의 활성이 이루어져 적당한 시간에 보이스 메세지를 송신기내로 삽입할 수 있도록 600HZ 신호의 존재에 응답하도록 설계된다.

    예정된 주파수를 가진 여러 구형파 신호가 사용될 수 있지만 본 발명에 대해서는 600HZ 신호만이 이러한 특정의 목적에 사용되는 데에는 몇가지 다른 이유가 있다.

    오디오 데이타 선택회로(216)는 OR 게이트(240)가 모노스테이블(244)의 Q 2 출력단자에서 비교적 긴 지속기간의 출력펄스를 생성하도록 구형파 신호연부의 검출시 트리거되는 톤 검출기로서 동작한다. 이 신호는 역시 그것의 클럭단자를 통하여 컴퓨터(214)의 PBO 출력에 직접 결합되는 플립플롭의 D 입력에 공급된다. 모노스테이블로부터의 긴 지속시간의 펄스가 잇따른 구형파 신호 연부가 컴퓨터의 PBO 출력으로부터 검출되는 시간동안 계속된다면, 데이타 플립플롭(250)이 그것의 Q 단자에서 일정하게 유지되거나 1 논리레벨 출력으로 로토글된다. 이것은 600HZ 신호의 검출을 지시한다. 연부가 데이타 플립플롭의 클럭단자에서 일어나기 이전에 모노스테이블로부터의 긴 지속기간의 펄스가 종료하면 제로로 토글되거나 제로로 유지되면 따라서 아무런 600HZ 오디오 신호가 선택되지 않았으며 그 결과 아무런 오디오 신호도 전송되지 않았다는 것을 지시한다.

    제6도는 제4도 및 제5도에 도시된 인코더의 훰 웨어 동작에 대한 흐름도를 나타낸 것이다. 인코더가 작동될때, 프로그램이 로드되어 실행될 수 있도록 모든 레지스터가 셋트되는 초기화 루틴을 통해 진행한다. 초기화후, 제어는 결정 블럭으로 전달되고 그 시간에 오퍼레이터는 제어모드를 선택한다. 제어모드로는 세가지가 가능하다. 즉 첫째는 다중 행렬 전송의 선택이고, 둘째는 단일 행렬 전송의 선택이며, 셋째는 가장 중요한 것으로 전송될 정보의 블럭수 및 형태에 대한 선택이다.

    블럭수는 오퍼레이터가 정확히 정보가 선택될 곳에서 주어진 메세지 순서로 선택하게 해준다. 정보의 형태는 이용된 코딩 시스템을 직접 일컬으며 오퍼레이터가 프리엠블수 및 프리엠블 신호의 지속시간을 선택하고 단 양호한 실시예의 반향 코딩 시스템에 대한 첫번째 및 두번째 어드레스 워드를 선택할 수 있게 해준다. 이 동작의 완료로, 페이지될 수 있는 페이저의 어드레스가 설정된다. 정상동작에서, 가입자 어드레스는 개개의 페이저가 정확히 어드레스될 수 있도록 메모리 파일상태로 유지될 것이다.

    다음 오퍼레이터 선택은 수치 또는 데이타 페이저에 전송하기에 적당한 한 블럭의 수치 데이타를 생성하는 수치 데이타 정보를 명시할 것인지의 여부에 대한 선택이다. 마지막 오퍼레이터 선택은 양호한 GSC 코딩 실시예의 경우에 페이저에 대한 톤 및 보이스 동작을 지시하는 주파수 신호이다. 이것은 이미 상세히 설명되었다.

    4가지 형태의 선택에 대한 결론에 따라, 제어는 결정블럭에 전달되어, 모든 선택이 완료되었는지의 여부를 결정한다. 그렇지 않은 경우에, 동작의 제어는 숫자 및 형태동작의 선택블럭으로 다시 되돌아가며, 이 시간에 정보의 블럭에 대한 추가 로케이션이 선택될 수도 있으며, 추가형태가 지정된다. 블럭수 및 정보형태 및 메시지가 데이타 톤 단독 또는 톤 및 보이스일 것인지의 여부에 대한 선택이 각 정보블럭에 대하여 이루어질 것이다. 모드 결정이 이루어지고 오퍼레이터가 블럭 선택을 끝낸후, 동작의 제어는 선택 모드 결정 블럭으로 되돌아가며 그 시간에 오퍼레이터는 부가적인 정보를 블럭 및 정보의 조립에 부가하는 것을 포함하는 세개의 가능한 모드 동작중에서 선택할 수 있다.

    다중 큐우 전송 또는 단일 큐우 전송의 선택은 정보의 순서에 따라 표시된 블럭의 정보를 단독으로 보내질 수 있게 한다. 즉, 한번의 전송으로 이루어지거나 또는 여러번 되풀이 되게 된다. 정상적으로는 단지 단일 큐우 전송만이 극히 긴 메시지를 보낼 목적으로 사용될 것이며, 리던던시의 사용이 길고 복잡한 메시지의 수신에 대하여 훨씬 더 큰 신뢰도를 보장하도록 짜맞추어질 수 있다.

    전송을 위한 선택 큐우 동작을 마지막에 임하여, 제어는 전송 결정블럭으로 전달된다. 이 시간에 오퍼레이터가 아무런 전송을 행하지 않는다면, 프로그램의 동작은 다시 선택제어 모드로 되돌아가게 된다. 오퍼레이터가 전송하는 것을 선택한다면, 제어는 시작 타이머 동작으로 전달된다.

    시작 타이머 동작은 정보 블럭을 취하며 그것은 여러 전송 패턴으로 포맷한다. 초당 1200회의 일정한 간격에서 정보가 포맷되었던 정보저장 버퍼는 주어진 버퍼의 출력을 취하고 순차 제어동작에 대한 한 비트의 정보를 제공하는 타이머 차단 루틴에 의해 호출되므로 전송 패턴은 한번에 1비트씩 보내어질 수 있다. 각차단의 끝부분에서 프로그램의 제어는 포맷동작으로 돌아가며 그 시간에 여분의 정보가 버퍼에 로드될 수도 있다.

    동작시에 포맷 제어는, 지정되고 선택된 바와같은 정보블럭을 취하며 그것을 임시저장 버퍼로 로드하므로 그것은 매비트의 시간 차단시 비게 되어 송신기에 제공된다. 송신기로부터의 출력은 초당 1200비트의 비율로 반송파상에 중첩된 디지탈 논리신호이다.

    여러 정보 저장 버퍼가 매비트 식으로 비게 되므로 포맷화 루틴은 여분의 선택된 정보를 계속 로드한다. 버퍼는 메세지 순서를 정하도록 직렬로 드레인 될 수도 있다. 마지막 저장 버퍼에 있는 정보의 끝부분에서, 전송을 끝내려는 결정이 이루어진다. 전송이 끝나지 않는다면, 제어는 여분의 전송패턴이 정보 저장 버퍼에 로드될수 있도록 포맷화 블럭으로 되돌아가게 되므로 그것은 전송을 위한 정보를 제공하도록 호출될 수도 있다. 전송 결정 블럭의 끝부분으로부터 결정하는 것이 중단된다면, 이때 중단 타이머 루틴이 활성되며 그 시간에 제어는 역으로 선택제어모드 동작으로 전달된다.

    이러한 일차 흐름도와, 함께 초당 규칙적인 1200회시 저장 버퍼에 기억된 정보순차를 검색하여 출력을 송신기에 제공하는 타이머 차단 루틴용 분리된 2차 흐름도가 포함되어 잇다. 각 비트의 정보의 전달의 마지막에 임하여, 동작제어는 역으로 1차 흐름도의 포맷화 동작으로 전달된다.

    표 2는 제4도에 도시된 컴퓨터에 적합한 언어와 일치하는 전체 휄 웨어 코딩 프로그램의 16진 코어 덤프(dump)를 도시한 것이다. 이 코드를 ROM에 로드하는 것은 제6도에 도시된 흐름도에 의해 기술되는 동작을 제공할 것이다.

    [표 2]

    高效检索全球专利

    专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

    我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

    申请试用

    分析报告

    专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

    申请试用

    QQ群二维码
    意见反馈