【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロコンピュータシステムさらにはソフトウェアのデバッグ技術に適用して特に有効な技術に関し、例えばデータの未設定領域又はアクセス禁止領域を読み出すというソフトウェアの不良をなくす場合に利用して有用なソフトウェアの不良検出方法及びマイクロコンピュータシステムに関する。

【０００２】

【従来の技術】マイクロコンピュータの応用システムの開発にあたっては、通常、システムの完成後にテストを行って、そのシステムの良否を判断している。 一般に、
マイクロコンピュータシステムにおいては、システム開発者が作成したプログラム（ソフトウェア）に従って、
メモリ領域に対するデータの書込み・読出し処理、読み出したデータの演算処理、さらに演算で得られた新たなデータの再書込み処理等の動作をマイクロコンピュータにより繰り返し行なっている。 従って、従来より行われていたテスト方法は、上記マイクロコンピュータにおける動作に鑑みて、システムに入力したテストデータに対してシステムから期待通りの出力や反応が得られたか否かを判断基準とするものであった。 そして、そのテストをプログラムの例えば全分岐又は全命令に付いて行っていた。

【０００３】

【発明が解決しようとする課題】しかしながら、上述した技術には、次のような問題のあることが本発明者らによってあきらかとされた。 すなわち、その問題点とは、
実際には不良であるにもかかわらずテストでは正常であるとの結果が得られてしまい、システム完成後の実稼働状態（即ち、ユーザーにおける使用状態）において初めて不良であることが顕在化することがある、というものである。 これは、プログラムの読出し命令に従って、マイクロコンピュータがＲＡＭなどの該当するメモリ領域を読みに行った時に、その読出し動作の前にそのメモリ領域に目的とするデータが書き込まれていなかったり、
或は既に不要となった古いデータが消去されずに残っていたりすることが原因と考えられる。

【０００４】つまり、上述したように目的とするデータが格納されていないデータ未設定領域であっても、その領域の各ビットには“０”か“１”の何れかが書き込まれた状態となっており、従ってその領域には“０”や“１”が並んでなる何等かのデータらしきものが格納されていることになる。 そのようなデータらしきものや上述した古いデータの“０”や“１”の並び方の一部又は全部が、偶然にも本来の正しいデータにおける並び方と一致している場合、上述したテストにおいてシステムから期待通りの出力等が得られてしまう。

【０００５】従って、テスト結果が正常となってしまうため、従来は、データ未設定領域を読み出す命令の存在や、古いデータを消去して新しいデータを書き込む命令の欠如、というプログラム上のバグ、即ちソフトウェアの不良を発見することができない。 このような不都合な現象が起こる確率は、例えばデータを一バイトの値として使用する場合には１／２５６であり小さいが（正規のデータとそうでないものとの間で８ビットの各ビットにおける“０”や“１”が完全に一致しなければならないため）、一バイトデータにおけるある一ビットの値のみを使用する場合には１／２となり極めて深刻である（正規のデータとそうでないものとの間で８ビット中の該当するビットにおいてのみ一致していればよいため）。

【０００６】本発明はかかる事情に鑑みてなされたもので、その目的とするところは、データ未設定領域を読み出す命令の存在や、古いデータを消去して新しいデータを書き込む命令の欠如、というプログラム上のバグを発見することを可能ならしめるソフトウェアの不良検出方法を提供することにある。 また、本発明の他の目的は、
上記ソフトウェアの不良検出方法の実行を可能ならしめるマイクロコンピュータシステムを提供することである。 この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述及び添附図面から明らかになるであろう。

【０００７】

【課題を解決するための手段】本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。 すなわち、本発明のソフトウェアの不良検出方法においては、マイクロコンピュータシステムのデータ記憶領域の１ワード毎に、そのワードにデータが格納されていることを識別するフラグを設け、データ記憶領域からデータを読み出す際にはそのフラグの状態を参照することによって、そのワードに有効なデータが格納されているか否かの判断を行なうようにしたものである。

【０００８】具体的には、特に限定はしないが、例えばＣＬＲ（クリア）命令などの特定の命令または命令群により、先ず各フラグを例えば“０”の初期状態にする。
そして、マイクロコンピュータからデータ記憶領域にデータを書き込む時に、フラグを立てる。 即ち、フラグを反転させて“１”にしておく。 また、書き込んだデータが不要となったときには、再びフラグを初期状態、即ち“０”に戻しておく。

【０００９】以上の処理を常時行いながら、読みだし命令の実行によりデータ記憶領域からデータを読みだした場合、同時に対応するフラグの値を参照する。 そして、
その値が“１”なら読み出したデータは有効、即ち正常であると判断して、以後プログラムに従って処理を続ける。 フラグの値が“０”であれば、そのデータは無効、
即ち未だ正規にデータ設定されていない領域から読み出したデータであると判断して、アラームを発するなどの例外処理を行なう。 このようにして、プログラム上のバグを検出する。

【００１０】なお、上記特定の命令または命令群とは、
ＣＬＲ命令に限らず、少なくとも各フラグを初期状態に設定することができれば、如何なる命令でもよく、データ記憶領域の初期化の可否に付いては問わない。 また、
フラグにおける上記値を逆にしてもさしつかえない。 即ち、初期状態において“１”とし、データ記憶領域へのデータの書込みにより“０”としてもよい。

【００１１】さらに、データ記憶領域へのデータの書込み処理には、通常の書込み命令による書込みは勿論、サブルーチンジャンプ時の戻り番地や割込み発生時の戻り番地等をスタックに退避するための暗黙的な書込みなど、すべての書込み処理が含まれる。 同様に、読出し処理には、通常の読出し命令による読出し処理は勿論、サブルーチンからの戻り番地や割込みルーチンからの戻り番地等をスタックから回復するための暗黙的な読出しなど、すべての読出し処理が含まれる。

【００１２】また、本発明のマイクロコンピュータシステムにおいては、上記各フラグを格納するフラグ格納領域として、各フラグに対して夫々１ビットの記憶領域を設け、その１ビットの記憶領域に対する読出し手段を設けるとともに、各フラグの初期設定手段と反転手段とを設ける。 その初期設定手段及び反転手段は、上記フラグ格納領域に、マイクロコンピュータに設けられてなるフラグ用の拡張データバスが直接接続されていることにより構成されているとしてもよい。

【００１３】

【作用】上記した手段によれば、データ記憶領域からデータを読み出すのと同時にデータの格納領域の対応するフラグの状態を参照するようになっているので、フラグが反転状態になっていればその読み出したデータが事前に設定された有効なデータであると判定し、一方フラグが初期状態になっていれば未だ正規に設定されていない無効データ（データらしきもの）を読み出したと判定することができる。 従って、そのような無効データを誤って使用することを未然に防ぐことができるとともに、プログラム中にデータ未設定領域の読出し命令が存在するというバグを発見することができる。

【００１４】また、フラグの初期化をマイクロコンピュータシステムの動作開始時、即ち電源投入時又はリセット時だけでなく、プログラムの途中においても不要となった古いデータを格納している領域に対応するフラグを随時初期化しておくことにより、以後その領域のデータの読出し命令が実行された場合に、読み出したデータが無効データであることを判別することができる。 従って、そのような無効データを誤って使用することを未然に防ぐことができるとともに、プログラム中に古いデータを消去して新しいデータを書き込む命令が欠如しているというバグを発見することができる。

【００１５】さらに、記憶領域以外の、本来システム上読み出すはずのない領域を誤って読み出した場合にも、
フラグの初期状態と同じ信号がマイクロコンピュータに入力されるようにしておくことにより、読み出したデータが無効であると判定することができる。 従って、そのような無効データを誤って使用することを未然に防ぐことができるとともに、プログラム中に本来システム上読み出すはずのない領域の読出し命令が存在するというバグを発見することができる。

【００１６】

【実施例】

（第１実施例）図１には、本発明に係るソフトウェアの不良検出方法の実施に供せられるマイクロコンピュータシステムの回路の一例が示されている。 同図に示すように、このマイクロコンピュータシステムは、例えばマイクロコンピュータ１と、それに夫々接続されてなるデータＲＡＭ２及びテスト用ＲＡＭ３並びに制御回路４とを備えてなる構成となっている。

【００１７】ここで、データＲＡＭ２はデータを格納する記憶領域（データ記憶領域）を構成している。 一方、
テスト用ＲＡＭ３は、データＲＡＭ２の各ワードに目的とするデータが書き込まれているか否かを識別するフラグを格納する領域（フラグ格納領域）を構成しており、
特に限定しないが例えば１ビットのメモリである。 このフラグは、データＲＡＭ２の１ワード毎に設けられている。 制御回路４は、データＲＡＭ２及びテスト用ＲＡＭ
３に対する書込み処理及び読出し処理に関する制御を行うものである。

【００１８】マイクロコンピュータ１は、図示省略するが、例えば８ビットデータ用の８個のデータバスの他に、上記フラグ用の拡張データバスを新たに設けてなるものである。 そして、マイクロコンピュータ１には、それら各データバス及び拡張データバスに夫々接続されてなるデータ端子Ｄ ₀ ，Ｄ ₁ ，Ｄ ₂ ，Ｄ ₃ ，Ｄ ₄ ，Ｄ ₅ ，Ｄ ₆ ，
Ｄ ₇ （便宜上、図１ではＤ ₀ 〜Ｄ ₇と略記した。）及び拡張データ端子Ｄ _xが設けられている。

【００１９】上記各データバスは、夫々、データＲＡＭ
２に設けられてなる８個のデータ入出力バッファ（図示省略）に、各入出力バッファ用のデータ端子Ｄ ^' ₀ ，
Ｄ ^' ₁ ，Ｄ ^' ₂ ，Ｄ ^' ₃ ，Ｄ ^' ₄ ，Ｄ ^' ₅ ，Ｄ ^' ₆ ，Ｄ ^' ₇ （便宜上、
図１ではＤ ^' ₀ 〜Ｄ ^' ₇と略記した。 ）を介して個々に接続されている（便宜上、図１では対応する端子間の各配線を省略して１本の線で示した）。 また、上記拡張データバスは、テスト用ＲＡＭ３に設けられてなる拡張データ入力バッファ（図示省略）に、その入力バッファ用の拡張データ入力端子Ｄ _iを介して接続されているとともに、テスト用ＲＡＭ３に設けられてなる拡張データ出力バッファ（図示省略）に、その出力バッファ用の拡張データ出力端子Ｄ _oを介して接続されている。

【００２０】上記拡張データバスからは“０”又は“１”の信号が出力されるようになっている。 従って、
上述した配線により、拡張データバスから出力された例えば“０”信号をテスト用ＲＡＭ３の拡張データ入力バッファに入力して書き込むようになっていることにより、フラグを初期状態に設定する手段（初期設定手段）
が構成されている。 一方、フラグを反転させる手段（反転手段）は、上記拡張データバスから出力された例えば“１”信号をテスト用ＲＡＭ３の拡張データ入力バッファに入力して書き込むようになっていることにより構成されている。 また、フラグの状態を読み出す手段（読出し手段）は、上記拡張データバスとテスト用ＲＡＭ３の拡張データ出力バッファとが直接接続されていて、マイクロコンピュータ１がテスト用ＲＡＭ３のデータを読み込むことができるようになっていることにより構成されている。

【００２１】また、上記拡張データ端子Ｄ _xは、制御回路４からの制御信号により開閉可能なゲート５を介して接地されている。 このゲート５は、マイクロコンピュータ１の誤動作等により本来システム上読み出すはずのない領域を読み出した場合に、拡張データ端子Ｄ _xに“０”信号を返すためのものである。

【００２２】図２には、本システムにおけるメモリマップが示されている。 同図において、例えば、領域（イ），（ハ），（ニ），（ホ）はマイクロコンピュータ１に内蔵されてなるＲＯＭやＲＡＭやＩＯポートなどのメモリ領域、領域（ロ）はデータＲＡＭ２のメモリ領域、領域（ヘ）はテスト用ＲＡＭ３のメモリ領域である。 同図に示すように、テスト用ＲＡＭ３はデータＲＡ
Ｍ２の全メモリ領域と同じアドレスに重なるようになっている。 なお、マイクロコンピュータ１の内蔵ＲＡＭ
は、ＣＬＲ命令等の実行によりデータＲＡＭ２及びテスト用ＲＡＭ３の全体を初期化する時に、スタック用及びワーク用メモリとして使用される。

【００２３】次に、このマイクロコンピュータシステムを用いたソフトウェアの不良検出方法に付いて説明する。 先ず、テストされるプログラム（被テストプログラム）を、特に制限しないがマイクロコンピュータ１の上記内蔵ＲＯＭに格納する。 また、このプログラム内で使用するデータエリアに付いては、スタックを含めて全てデータＲＡＭ２を使用するようにプログラムの割付けを行なう。 そして、ＣＬＲ命令等を実行する初期化プログラム（被テストプログラム内に組み込んでおいても可）
を起動してデータＲＡＭ２及びテスト用ＲＡＭ３の各ビットを予め“０”に初期化する。 しかる後、被テストプログラムを起動する。

【００２４】被テストプログラムの書込み命令が実行されると、先ずマイクロコンピュータ１は、そのライト端子ＷＲから制御回路４にライト信号Ｓ _WRを送信する。 それによって、データＲＡＭ２及びテスト用ＲＡＭ３の各チップセレクト入力端子ＣＳ ₁に、制御回路４のＲＡＭ
イネーブル端子ＲＡＭＥから出力したＲＡＭイネーブル信号Ｓ _RAMEが夫々入力する。 同時に、データＲＡＭ２及びテスト用ＲＡＭ３の各ライトイネーブル端子ＷＥに、
制御回路４から出力したライト信号Ｓ _WRが夫々入力して、データＲＡＭ２及びテスト用ＲＡＭ３は何れも書込み可能な状態となる。

【００２５】また、マイクロコンピュータ１はデータＲ
ＡＭ２に各データ信号Ｓ _D0 〜Ｓ _D7を送信するとともに、
テスト用ＲＡＭ３に拡張データ信号Ｓ _DXを送信する。 そのデータ信号Ｓ _D0 〜Ｓ _D7に基くデータは、マイクロコンピュータ１に設けられてなる図示しないアドレスバス用のアドレス端子Ａ ₀ 〜Ａ ₁₅から出力した信号Ｓ _A0 〜Ｓ _{A 12}
によりアドレス指定されて、データＲＡＭ２に書き込まれる。 同時に、同じアドレス信号Ｓ _A0 〜Ｓ _A12によりテスト用ＲＡＭ３の同じアドレスに“１”が書き込まれる。

【００２６】被テストプログラムの読出し命令が実行されると、先ずマイクロコンピュータ１は、そのリード端子ＲＤから制御回路４にリード信号Ｓ _RDを送信し、それによって、データＲＡＭ２及びテスト用ＲＡＭ３の各チップセレクト入力端子ＣＳ ₁に、ＲＡＭイネーブル信号Ｓ _RAMEが夫々入力する。 同時に、データＲＡＭ２のアウトプットイネーブル端子ＯＥに、制御回路４から出力したアウトプット信号Ｓ _OEが入力して、データＲＡＭ２及びテスト用ＲＡＭ３は何れも読出し可能な状態となる。

【００２７】そして、マイクロコンピュータ１は、アドレス信号Ｓ _A0 〜Ｓ _A12により指定されてなるアドレスのデータ信号Ｓ _D0 〜Ｓ _D7をデータＲＡＭ２から受信することによりデータの読込みを行うと同時に、テスト用ＲＡ
Ｍ３から同じアドレスの拡張データ信号Ｓ _DXを受信することにより拡張データ（即ち、フラグの状態を“０”又は“１”で表したデータ）の読込みを行う。

【００２８】読み込んだ拡張データが“１”の場合には、データＲＡＭ２から読み込んだデータは、この読込み処理よりも前に書込みを行った有効なデータであると判断して、以後プログラムに従って処理を続ける。 一方、拡張データが“０”の場合には、データＲＡＭ２から読み込んだデータは、この読込み処理で読み込むべきデータの書込みを未だ行っていない無効データであると判断して、アラームを発するなどの例外処理を行なう。
それによって、データＲＡＭ２のデータ未設定領域を読み込むというバグがプログラムにあることがわかる。

【００２９】また、テスト用ＲＡＭ３の各データは、一度“１”が設定されるとそのまま保持されるので、データＲＡＭ２に格納されているデータ群のうち不要となったデータに対応するテスト用ＲＡＭ３の拡張データを、
ＣＬＲ命令等により再度初期化して“０”に戻しておく。 それによって、再度、データ未設定領域を読み出すというプログラム不良の検出が可能となる。

【００３０】なお、図１においては、マイクロコンピュータ１の１６個のアドレスバス用のアドレス端子に付いては、上記データ端子Ｄ ₀ 〜Ｄ ₇と同様に、Ａ ₀ 〜Ａ ₁₅と略記するとともに、データＲＡＭ２及びテスト用ＲＡＭ
３の１３個のアドレス入力バッファ用のアドレス端子に付いても、Ａ ^' ₀ 〜Ａ ^' ₁₂と略記した。 また、マイクロコンピュータ１、データＲＡＭ２、テスト用ＲＡＭ３及び制御回路４の各アドレス端子間に個々に設けられている各配線を１本の線で省略して示した。 さらに、図１において、ＡＳはアドレス・ストローブ信号Ｓ _AS用の端子であり、またＳ _{A1 3} 〜Ｓ _A15はマイクロコンピュータ１から制御回路４に送信されるアドレス信号である。 さらにまた、アドレス・ストローブ端子ＡＳ、リード端子ＲＤ及びライト端子ＷＲに夫々接続されてなる各配線を１本の線で省略して示した。

【００３１】以上詳述したように、この実施例によれば、データＲＡＭ２にデータを書き込むと同時に、テスト用ＲＡＭ３の対応するアドレスに拡張データとして“１”を書き込み、一方データＲＡＭ２からデータを読み出すと同時にテスト用ＲＡＭ３から対応するアドレスの拡張データを読み出すようになっていることによって、その読み出した拡張データが“１”であればプログラムが正常であり、また拡張データが“０”であればプログラム上にバグがあることが検出される。 さらに、データＲＡＭ２の不要となった古いデータの消去及びそのアドレスに対する新データの書込み命令が欠如しているというバグや、本来システム上読み出すはずのない領域の読出し命令が存在するというバグの検出も可能であり、ソフトウエアの品質向上に極めて有効である。

【００３２】加えて、プログラム上にバグがなくても、
システムの稼働中において外来ノイズ等によりマイクロコンピュータ１が異常動作して、本来システム上読み出すはずのない領域を読み出した場合に、その異常動作を検出することができ、従って安全にシステムを停止させるようなフェールセーフ機能の実現を図ることもできる。

【００３３】なお、ＲＡＭ１３を設ける代わりに、ＲＡ
Ｍ１２を９ビットのメモリで構成し、そのうち８ビットを通常のデータ用に割り当て、残り１ビットをフラグの格納用に割り当てるようにしてもよい。 また、マイクロコンピュータ１の上記以外の機能は、特に制限されない。 さらに、ＣＬＲ命令の実行時に、少なくともテスト用ＲＡＭ３の各フラグを初期状態、即ち“０”を書き込んだ状態にすることができれば、マイクロコンピュータ１の通常のデータバスから“０”信号を出力してデータＲＡＭ２の各ビットに“０”を書き込むようになっていなくてもよい。 さらにまた、上記実施例では一例として８ビットマイクロコンピュータ１を用いてシステムの説明をしたが、マイクロコンピュータ１は８ビットに限らないのは勿論である。 また、フラグの初期設定状態を“１”とし、反転状態を“０”としてもよいのはいうまでもない。

【００３４】（第２実施例）図３には、本発明に係るソフトウェアの不良検出方法の実施に供せられるマイクロコンピュータシステムの回路の他の例が示されている。
このシステムが上記第１実施例と異なるのは、テスト用ＲＡＭ３のアクセスに上記第１実施例の拡張データバスの代りとしてマイクロコンピュータ１０１のデータ端子Ｄ ₇のデータバスを用いるとともに、例外処理の代りとしてマスクできない割込み（Ｎｏｎｍａｓｋａｂｌｅ
Ｉｎｔｅｒｒｕｐｔ）を用いる点である。 なお、上記第１実施例と同一の構成要素及び端子並びに信号等に付いては同一の符号を付し、その説明を省略する。

【００３５】上記データ端子Ｄ ₇のデータバスは、データＲＡＭ２のデータ端子Ｄ ^' ₇を介して同ＲＡＭ２の対応するデータ入出力バッファ（図示省略）に接続可能になっているとともに、テスト用ＲＡＭ３の拡張データ入力端子Ｄ _iを介して同ＲＡＭ３の拡張データ入力バッファに接続可能になっている。 そして、上記データ端子Ｄ ₇
のデータバスを何れのＲＡＭに接続するかの切替えはマイクロコンピュータ１０１のパラレルポートＰ ₇₁のレベルの切替え（即ち、“０”か“１”）により行なうようになっている。 また、マイクロコンピュータ１０１のデータ端子Ｄ ₀ ，Ｄ ₁ ，Ｄ ₂ ，Ｄ ₃ ，Ｄ ₄ ，Ｄ ₅ ，Ｄ ₆は、夫々、データＲＡＭ２のデータ端子Ｄ ^' ₀ ，Ｄ ^' ₁ ，Ｄ ^' ₂ ，Ｄ
^' ₃ ，Ｄ ^' ₄ ，Ｄ ^' ₅ ，Ｄ ^' ₆に直接接続されている（便宜上、
図３では夫々Ｄ ₀ 〜Ｄ ₆ 、Ｄ ^' ₀ 〜Ｄ ^' ₆と略記するとともに、対応する端子間の各配線を省略して１本の線で示した）。

【００３６】この実施例では、フラグの初期設定手段は、マイクロコンピュータ１０１のデータ端子Ｄ ₇のデータバスから出力された“０”信号を、テスト用ＲＡＭ
３の拡張データ入力端子Ｄ _iに接続されてなる拡張データ入力バッファに入力して書き込むことができるようになっていることにより構成されている。 一方、フラグの反転手段は、テスト用ＲＡＭ３の拡張データ入力端子Ｄ
_iに接続されているプルアップ抵抗９ａによってテスト用ＲＡＭ３の拡張データ入力バッファに“１”信号を入力して書き込むようになっていることにより構成されている。 また、フラグの読出し手段は、テスト用ＲＡＭ３
の拡張データ出力端子Ｄ _oとマイクロコンピュータ１０
１の上記マスクできない割込み用の端子ＮＭＩとを接続して、マイクロコンピュータ１０１がテスト用ＲＡＭ３
のデータを読み込むことができるようになっていることにより構成されている。

【００３７】また、データ端子Ｄ ₇のデータバスからは“０”信号のみならず“１”信号も出力されるようになっているため、上述したプルアップ抵抗９ａによる反転手段（第１の反転手段とする。）の他に、データ端子Ｄ
₇のデータバスから出力された“１”信号を、テスト用ＲＡＭ３の拡張データ入力バッファに入力して書き込むことができるようになっていることにより構成されてなる手段（第２の反転手段とする。）も設けられている。
この第２の反転手段は、テスト用ＲＡＭ３の故障診断を行なうためにテスト用ＲＡＭ３に“１”を書き込む際に用いられる。

【００３８】さらに、上述したマスクできない割込み用端子ＮＭＩによる読出し手段（第１の読出し手段とする。）の他に、テスト用ＲＡＭ３の拡張データ出力端子Ｄ _oとマイクロコンピュータ１０１のデータ端子Ｄ ₇とを接続して、そのデータ端子Ｄ _７を介してマイクロコンピュータ１０１がテスト用ＲＡＭ３のデータを読み込むことができるようになっていることにより構成されてなる手段（第２の読出し手段とする。）も設けられている。
この第２の読出し手段は、テスト用ＲＡＭ３の故障診断の際に、テスト用ＲＡＭ３に予め書き込んでおいたデータを読み出すのに用いられる。

【００３９】次に、このマイクロコンピュータシステムを用いたソフトウェアの不良検出方法に付いて説明する。 先ず、上記第１実施例と同様に、被テストプログラムの内蔵ＲＯＭへの格納、データエリアの割付け、及びデータＲＡＭ２及びテスト用ＲＡＭ３の初期化を行なう。

【００４０】データＲＡＭ２の初期化にあたっては、パラレルポートＰ _７１を“０”レベルにする。 それによって、ＮＯＲゲート６ａ及びインバータ７ｃを介して、制御回路４から出力されてなるライト信号Ｓ _WR及びＲＡＭ
イネーブル信号Ｓ _RAMEに応じてゲート８ａが開放し、マイクロコンピュータ１０１のデータ端子Ｄ ₇がデータＲ
ＡＭ２のデータ端子Ｄ ^' ₇に接続する。 そして、マイクロコンピュータ１０１のデータ端子Ｄ ₀ 〜Ｄ ₆及びＤ ₇から“０”信号を出力して、データＲＡＭ２の全ビットに“０”を書き込む。

【００４１】テスト用ＲＡＭ３の初期化にあたっては、
パラレルポートＰ ₇₁を“１”レベルにする。 それによって、ＮＯＲゲート６ａ及びＮＡＮＤゲート７ａを介して、制御回路４から出力されてなるライト信号Ｓ _WR及びＲＡＭイネーブル信号Ｓ _RAMEに応じてゲート８ｃが開放し、マイクロコンピュータ１０１のデータ端子Ｄ ₇がテスト用ＲＡＭ３の拡張データ入力端子Ｄ _iに接続する。
そして、データ端子Ｄ ₇から“０”信号を出力して、テスト用ＲＡＭ３の全ビットに“０”を書き込む。

【００４２】初期化が済んだら、パラレルポートＰ ₇₁を“０”レベルにして、マイクロコンピュータ１０１のデータ端子Ｄ ₇をゲート８ａを介してデータＲＡＭ２のデータ端子Ｄ ^' ₇に接続し得るようにしておく。 その後、被テストプログラムを起動する。

【００４３】被テストプログラムの書込み命令が実行されると、制御回路４からライト信号Ｓ _WR及びＲＡＭイネーブル信号Ｓ _RAMEが出力され、それに応じて、ＮＯＲゲート６ａ及びインバータ７ｃを介して、ゲート８ａが開放し、データ端子Ｄ ₇がデータ端子Ｄ ^' ₇に接続する。 そして、マイクロコンピュータ１０１は各データ端子Ｄ ₀
〜Ｄ ₆及びＤ ₇を介してデータＲＡＭ２に各データ信号Ｓ
_D0 〜Ｓ _D6及びＳ _D7を送信する。 その際、テスト用ＲＡＭ
３の拡張データ入力端子Ｄ _iにはプルアップ抵抗９ａによって“１”信号が入力する。 それによって、テスト用ＲＡＭ３には、データＲＡＭ２に書き込まれたデータと同じアドレスに”１”が書き込まれる。

【００４４】被テストプログラムの読出し命令が実行されると、制御回路４からリード信号Ｓ _RD及びＲＡＭイネーブル信号Ｓ _RAMEが出力され、それに応じて、ＮＯＲゲート６ｂ及びＮＡＮＤゲート７ｄを介して、ゲート８ｂ
が開放し、データ端子Ｄ ₇がデータ端子Ｄ ^' ₇に接続する。 そして、データ端子Ｄ ₀ 〜Ｄ ₆とデータ端子Ｄ ^' ₀ 〜Ｄ
^' ₆とは夫々直結しているので、マイクロコンピュータ１
０１はデータ信号Ｓ _D0 〜Ｓ _D6及びＳ _D7をデータＲＡＭ２
から受信することによりデータの読込みを行う。 また、
マイクロコンピュータ１０１は、そのマスクできない割込み用端子ＮＭＩにおいて、テスト用ＲＡＭ３の拡張データ出力端子Ｄ _oから送信されてなるデータ信号Ｓ
_DOを、ゲート１０及びラッチ回路１１を介して、受信することにより、テスト用ＲＡＭ３のデータ（即ち、フラグの状態を“０”又は“１”で表したデータ）を読み込む。

【００４５】テスト用ＲＡＭ３から読み込んだフラグのデータが“１”の場合には、データＲＡＭ２から読み込んだデータは有効であると判断して、以後プログラムに従って処理を続ける。 一方、上記フラグのデータが“０”の場合には、データＲＡＭ２から読み込んだデータは無効であると判断して、マスクできない割込みが発生する。 それによって、データＲＡＭ２のデータ未設定領域を読み込むというバグがプログラムにあることがわかる。

【００４６】上述したプログラム不良を再度検出可能な状態にするため、データＲＡＭ２の不要となったデータに対応するテスト用ＲＡＭ３のデータに付いては、以下の３命令を実行することにより再度初期化して“０”に戻しておく。 先ず、パラレルポートＰ ₇₁を“１”レベルにしてマイクロコンピュータ１０１のデータ端子Ｄ ₇をテスト用ＲＡＭ３の拡張データ入力端子Ｄ _iに接続する。 そして、データ端子Ｄ ₇から“０”信号を出力して、テスト用ＲＡＭ３の初期化したいアドレスのビットに“０”を書き込む。 その後、パラレルポートＰ ₇₁を“０”レベルにしてマイクロコンピュータ１０１のデータ端子Ｄ ₇を再びデータＲＡＭ２のデータ端子Ｄ ^' ₇に接続する。 以上の３命令を被テストプログラム中に適宜設けておく。

【００４７】次に、このマイクロコンピュータシステムにおけるテスト用ＲＡＭ３の故障診断方法に付いて説明する。 これは、テスト用ＲＡＭ３にマイクロコンピュータ１０１から“０”又は“１”を書き込み、それを読み出し、書き込んだデータと同じものが読み出されたか否かによって行なう。

【００４８】書込みを行なう時は、パラレルポートＰ ₇₁
を“１”レベルにし、ＮＯＲゲート６ａ及びＮＡＮＤゲート７ａを介して、ライト信号Ｓ _WR及びＲＡＭイネーブル信号Ｓ _RAMEに応じてゲート８ｃを開放し、マイクロコンピュータ１０１のデータ端子Ｄ ₇とテスト用ＲＡＭ３
の拡張データ入力端子Ｄ _iとを接続する。 そして、データ端子Ｄ ₇から“０”又は“１”信号を出力して、テスト用ＲＡＭ３に“０”又は“１”を書き込む。

【００４９】読込みを行なう時は、パラレルポートＰ ₇₁
を“１”レベルにし、ＮＯＲゲート６ｂ及びＮＡＮＤゲート７ｂを介して、リード信号Ｓ _RD及びＲＡＭイネーブル信号Ｓ _RAMEに応じてゲート８ｄを開放し、マイクロコンピュータ１０１のデータ端子Ｄ ₇とテスト用ＲＡＭ３
の拡張データ出力端子Ｄ _oとを接続する。 それによって、マイクロコンピュータ１０１はデータ端子Ｄ ₇のデータバスを用いてテスト用ＲＡＭ３のデータを読み込む。

【００５０】なお、図３において、プルアップ抵抗９
ｂ，９ｃは、信号線がハイインピーダンスとなった場合に“１”レベルにするためのものである。 また、Ｐ ₇₂はパラレルポートであり、ＣＳ ₂はチップセレクト入力端子であり、Ａ ^' ₁₃はアドレス端子である。

【００５１】以上詳述したように、この実施例によれば、上記第１実施例と同様な効果、即ちデータ未設定領域を読み出すというプログラム上のバグを検出することができるという効果に加えて、マイクロコンピュータ１
０１のデータ端子Ｄ ₇のデータバスを用いて、テスト用ＲＡＭ３に対する書込み及び読出しを行うことができるので、テスト用ＲＡＭ３の故障診断を行うことができる。

【００５２】なお、マイクロコンピュータ１０１、データＲＡＭ２、テスト用ＲＡＭ３及び制御回路４以外の回路は、上記実施例により何等制限をされるものではなく、同等の機能を有していれば如何様に構成されていてもよい。 また、フラグの初期設定状態を“１”とし、反転状態を“０”としてもよいのはいうまでもなく、その場合にはプルアップ抵抗９ａの代わりにプルダウン抵抗を用いることとなる。

【００５３】（第３実施例）図４には、本発明に係るソフトウェアの不良検出方法の実施に供せられるマイクロコンピュータシステムにパリティチェック回路を付加してなる例が示されている。 このシステムが上記第１実施例と異なるのは、パリティ発生回路１２を設け、それによってテスト用ＲＡＭ３を、上記第１実施例と同様にソフトウエアのテストに用いるのに加えて、ソフトウエアのテスト完了後においてはパリティチェックにも利用可能にした点である。 なお、上記第１実施例と同一の構成要素及び端子並びに信号等に付いては同一の符号を付し、その説明を省略する。

【００５４】ソフトウエアのテスト段階では、マイクロコンピュータ１のパラレルポートＰ ₇₁から“０”を出力してゲート１５ａ，１５ｂを開いておく。 そして、マイクロコンピュータ１がテスト用ＲＡＭ３に拡張データ（フラグの状態を表したデータ）を書き込む時には、マイクロコンピュータ１の拡張データバスの拡張データ端子Ｄ _xを、ゲート１３ａ，１５ａを介して、テスト用Ｒ
ＡＭ３の拡張データ入力端子Ｄ _iに接続する。 マイクロコンピュータ１がテスト用ＲＡＭ３から拡張データを読み出す時には、拡張データ端子Ｄ _xを、ゲート１３ｂ，
１５ｂ及びＯＲゲート１６を介して、テスト用ＲＡＭ３
の拡張データ出力端子Ｄ _oに接続する。 それによって、
上記第１実施例と同様に、未設定データエリアの読み出し不良というプログラム上のバグを検出することができる。

【００５５】ソフトウエアのテスト完了後の実稼働段階では、パラレルポートＰ ₇₁から“１”を出力してゲート１４ａ，１４ｂを開いておく。 マイクロコンピュータ１
からの書込み時には、パリティ発生回路１２にマイクロコンピュータ１のデータバス情報を入力してパリティ信号を作成し、ゲート１４ａを通じてテスト用ＲＡＭ３の拡張データ入力端子Ｄ _iに入力する。 読出し時には、テスト用ＲＡＭ３に書き込んだパリティ情報を読み出し、
そのパリティ情報とパリティ発生回路１２により生成したパリティ情報とをＥＯＲ１７において比較する。 そして、その比較結果を、ＮＡＮＤゲート１８、ゲート１４
ｂ，１３ｂを介して拡張データ端子Ｄ _x 、即ち拡張データバスに入力する。

【００５６】ここで、ＮＯＲゲート１９は、データＲＡ
Ｍ２のデータを読み出す時にのみＮＡＮＤゲート１８を有効にするようになっている。 これによって、ハードウエアの故障または外来ノイズ等の要因によりデータの読出し経路上においてデータが突発的に変わってしまう、
所謂データ化けを検出することが可能となっている。

【００５７】なお、図４において破線で囲んだ回路部分２０をマイクロコンピュータ１の同一シリコンチップ上に設けてもよい。 また、ソフトウエアのテストとパリティチェックの２通りの機能の切替えをパラレルポートＰ
₇₁により行わずに、ハードウエアのスイッチで行うようにしてもよい。

【００５８】（第４実施例）図５には、本発明に係るソフトウェアの不良検出方法の実施に供せられるマイクロコンピュータシステムをインサーキットエミュレータに適用してなる例が示されている。 なお、上記第１実施例と同一の構成要素及び端子並びに信号等に付いては同一の符号を付し、その説明を省略する。

【００５９】本実施例では、特に限定はしないが、ユーザシステム５０上のデータＲＡＭ（図示しないが、上記第１実施例におけるデータＲＡＭ２に相当する。）に対応するアドレスにインサーキットエミュレータ内部のテスト用ＲＡＭ３を割り付けている。 そして、制御回路４
で作った書込みタイミングで、ユーザシステム５０上のデータＲＡＭの割付けアドレスの上位４ビットの値を、
エミュレータ本体３０（図５において破線で囲んだ部分）の制御用ＣＰＵ２１からラッチ２２に設定する。

【００６０】このラッチ２２から出力される上記アドレスの上位４ビットと、評価チップ、即ちマイクロコンピュータ１から出力されるアドレスの上位４ビットとをコンパレータ２３を用いて比較し、両者が一致している場合にコンパレータ２３から一致信号Ｓ ₀を出力する。 その一致信号Ｓ ₀によりテスト用ＲＡＭ３をアクセスするとともにマイクロコンピュータ１のＥＮ端子を通じて、
マイクロコンピュータ１内に構成した未設定データエリア読出し不良検出機能を動作可能な状態（即ち、マイクロコンピュータ１内の例外処理機能を有効にした状態）
とする。

【００６１】図５において、符号３１を付して破線で囲んだ部分はエミュレータＢＯＸであり、符号３２を付して破線で囲んだ部分は未設定データ読出し検出回路である。

【００６２】なお、インサーキットエミュレータの構成は、上記実施例により何等制限されるものではないのはいうまでもない。 例えば、マイクロコンピュータ１の全アドレスに対してテスト用ＲＡＭ３を割り付け、テスト用ＲＡＭ３を初期化する際に、マイクロコンピュータ１
のデータエリアとして使用しない領域で且つアクセスする領域（即ち、内蔵ＲＯＭ領域や内蔵ＩＯ領域）に対応するテスト用ＲＡＭ３のアドレスのビットに付いては“１”となるようにしてもよい。 そうすれば、被テストプログラムが一度もデータを書き込むことなく読み出してもエラーとならない。 マイクロコンピュータ１のアクセスしない領域に対応するテスト用ＲＡＭ３のアドレスのビットに付いては“０”となるように初期化し、被テストプログラムの不良により、アクセスするはずのない領域を読みだした場合にエラー検出できるようしてもよい。

【００６３】以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

【００６４】

【発明の効果】本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。 すなわち、未だ正規に設定されていない無効データを読み出し誤って使用したり、不要となった古いデータを読み出し誤って使用したり、本来システム上読み出すはずのない領域を読み出し誤って使用してしまうということが起こるのを未然に防ぐことができる。

【００６５】また、プログラム中に、データ未設定領域の読出し命令が存在するというバグや、古いデータを消去して新しいデータを書き込む命令が欠如しているというバグや、本来システム上読み出すはずのない領域の読出し命令が存在するというバグを発見することができ、
ソフトウェアの不良を検出することができる。 従って、
ソフトウエアの品質向上に極めて有効である。

【００６６】さらに、ソフトウエアのテスト中のみならず、システムの稼働中において生ずる虞のある、外来ノイズ等によるマイクロコンピュータの異常動作を検出し、安全にシステムを停止させるようなフェールセーフ機能の実現を図ることも可能である。

【図面の簡単な説明】

【図１】本発明に係るソフトウェアの不良検出方法の実施に供せられるマイクロコンピュータシステムの第１実施例を示す回路図である。

【図２】第１実施例のマイクロコンピュータシステムにおけるメモリマップ図である。

【図３】本発明に係るソフトウェアの不良検出方法の実施に供せられるマイクロコンピュータシステムの第２実施例を示す回路図である。

【図４】本発明に係るソフトウェアの不良検出方法の実施に供せられるマイクロコンピュータシステムにパリティチェック回路を付加してなる第３実施例を示す回路図である。

【図５】本発明に係るソフトウェアの不良検出方法の実施に供せられるマイクロコンピュータシステムをインサーキットエミュレータに適用してなる第４実施例を示す回路図である。

【符号の説明】

Ａ ₀ 〜Ａ ₁₅ ，Ａ ^' ₀ 〜Ａ ^' ₁₂アドレス端子 Ｄ ₀ 〜Ｄ ₆ ，Ｄ ^' ₀ 〜Ｄ ^' ₆ ，Ｄ ₀ 〜Ｄ ₇ ，Ｄ ^' ₀ 〜Ｄ ^' ₇データ端子 Ｄ _i拡張データ入力バッファ用の拡張データ入力端子 Ｄ _o拡張データ出力バッファ用の拡張データ出力端子 Ｄ _x拡張データバス用の拡張データ端子 １ マイクロコンピュータ ２ データＲＡＭ（データ記憶領域） ３ テスト用ＲＡＭ（フラグ格納領域）