首页 / 专利库 / 软件 / 建模语言 / 统一建模语言 / 一种面向GPU芯片的渲染输出装置及建模方法

一种面向GPU芯片的渲染输出装置及建模方法

阅读:239发布:2020-05-08

专利汇可以提供一种面向GPU芯片的渲染输出装置及建模方法专利检索,专利查询,专利分析的服务。并且本 发明 涉及计算机 硬件 建模技术领域,本发明提供了一种面向GPU芯片的 渲染 输出装置及装置建模方法,建模方法包括:根据统一 建模语言 UML和事务级建模TLM方法,对所述GPU芯片的渲染输出装置进行事务级建模;所述渲染输出装置包括裁剪测试单元、Alpha测试单元、深度测试单元、模板测试单元、混合操作单元、逻辑操作单元和更新缓冲区单元。实现了快速评估大规模硬件系统的架构,适用于集成 电路 早期的系统级架构设计开发;对利用装置实现GPU芯片的渲染输出单元的架构设计具有指导性意见。,下面是一种面向GPU芯片的渲染输出装置及建模方法专利的具体信息内容。

1.一种面向GPU芯片的渲染输出装置的建模方法,其特征在于:
根据统一建模语言UML和事务级建模TLM方法,对所述GPU芯片的渲染输出装置进行事务级建模。
2.根据权利要求1所述的一种面向GPU芯片的渲染输出装置的建模方法,其特征在于:
使用建模语言UML的类图和结构图对所述GPU芯片的渲染输出装置的内部子结构进行描述;
基于事务级TLM方法,对GPU芯片的渲染输出装置的内部子结构之间的通信进行事务级描述;
使用建模语言UML的状态跳转图对所述GPU芯片的渲染输出装置的内部行为进行描述。
3.一种面向GPU芯片的渲染输出装置,其特征在于:包括裁剪测试单元(1)、Alpha测试单元(2)、深度测试单元(3)、模板测试单元(4)、混合操作单元(5)、逻辑操作单元(6)和更新缓冲区单元(7);
所述裁剪测试单元(1)用于接收光栅化单元输出的片元数据进行裁剪测试,将测试结果发送至Alpha测试单元(2);
所述ALPHA测试单元(2)用于进行alpha测试,并将测试结果发送至深度测试单元(3);
所述深度测试单元(3)用于进行深度测试,并将测试结果发送至模板测试单元(4);
所述模板测试单元(4)用于进行模板测试,并将测试结果发送至混合操作单元(5);
所述混合操作单元(5)用于进行混合操作,并将结果发送至逻辑操作单元(6);
所述逻辑操作单元(6)用于进行逻辑操作,并将结果发送至更新缓冲区单元(7)。
4.根据权利要求3所述的一种面向GPU芯片的渲染输出装置,其特征在于:
所述裁剪测试单元(1)包括了scissorTestExport端口,该端口与渲染输出装置外部的光栅化单元的scissorTestPort端口进行相连,端口之间通过ScissorTestIf接口进行通信;
所述裁剪测试单元(1)包括了alphaTestPort端口,该端口与Alpha测试单元(2)的alphaTestExport端口进行相连,端口之间通过AlphaTestIf接口进行通信。
5.根据权利要求4所述的一种面向GPU芯片的渲染输出装置,其特征在于:
所述Alpha测试单元(2)包括了alphaTestExport端口,该端口与裁剪测试单元(1)的alphaTestPort端口进行相连,端口之间通过AlphaTestIf接口进行通信;
所述Alpha测试单元(2)包括了depthTestPort端口,该端口与深度测试单元(3)的depthTestExport端口进行相连,端口之间通过DepthTestIf接口进行通信。
6.根据权利要求5所述的一种面向GPU芯片的渲染输出装置,其特征在于:
所述深度测试单元(3)包括了depthTestExport端口,该端口与Alpha测试单元(2)的depthTestPort端口进行相连,端口之间通过DepthTestIf接口进行通信;
所述深度测试单元(3)包括了stencilTestPort端口,该端口与模板测试单元(4)的stencilTestExport端口进行相连,端口之间通过StencilTestIf接口进行通信。
7.根据权利要求6所述的一种面向GPU芯片的渲染输出装置,其特征在于:
所述模板测试单元(4)包括了stencilTestExport端口,该端口与深度测试单元(3)的stencilTestPort端口进行相连,端口之间通过StencilTestIf接口进行通信;
所述模板测试单元(4)包括了blendOptPort端口,该端口与混合操作单元(5)的blendOptExport端口进行相连,端口之间通过BlendOptIf接口进行通信。
8.根据权利要求7所述的一种面向GPU芯片的渲染输出装置,其特征在于:
所述混合操作单元(5)包括了blendOptExport端口,该端口与模板测试单元(4)的blendOptPort端口进行相连,端口之间通过BlendOptIf接口进行通信;
所述混合操作单元(5)包括了logicOptPort端口,该端口与逻辑操作单元(6)的logicOptExport端口进行相连,端口之间通过LogicOptIf接口进行通信。
9.根据权利要求8所述的一种面向GPU芯片的渲染输出装置,其特征在于:
所述逻辑操作单元(6)包括了logicOptExport端口,该端口与混合操作单元(5)的logicOptPort端口进行相连,端口之间通过LogicOptIf接口进行通信;
所述逻辑操作单元(6)包括了updateBufPort端口,该端口与更新缓冲区单元(7)的updateBufExport端口进行相连,端口之间通过UpdateBufIf接口进行通信。
10.根据权利要求9所述的一种面向GPU芯片的渲染输出装置,其特征在于:
所述更新缓冲区单元(7)包括了updateBufExport端口,该端口与逻辑操作单元(6)的updateBufPort端口进行相连,端口之间通过UpdateBufIf接口进行通信;
所述更新缓冲区单元(7)包括了colorCachePort端口,该端口与渲染输出装置外部的颜色cache单元的colorCacheExport端口进行相连,端口之间通过ColorCacheIf接口进行通信;
所述更新缓冲区单元(7)包括了depthCachePort端口,该端口与渲染输出装置外部的深度cache单元的depthCacheExport端口进行相连,端口之间通过DepthCacheIf接口进行通信。

说明书全文

一种面向GPU芯片的渲染输出装置及建模方法

技术领域

[0001] 本发明涉及计算机硬件建模技术领域,尤其涉及一种面向GPU芯片的渲染输出装置及建模方法。

背景技术

[0002] 随着图形化应用的不断增加,早期单靠CPU进行图形绘制的解决方案已经难以满足成绩和技术增长的图形处理需求,图形处理器(Graphic Processing Unit,GPU)应运而生。从1999年Nvidia发布第一款GPU产品至今,GPU技术的发展主要经历了固定功能流线阶段、分离染色器架构阶段、统一染色器架构阶段,其图形处理能不断提升,应用领域也从最初的图形绘制逐步扩展到通用计算领域。GPU流水线高速、并行的特征和灵活的可编程能力,为图形处理和通用并行计算提供了良好的运行平台。
[0003] 对于类似于GPU这样的超大规模集成电路芯片的软/硬件架构、设计,如何完成从传统的规格说明书文档到硬件RTL电路实现的跨越,成为工程实践过程中一个重要的、急待解决的问题。

发明内容

[0004] 基于背景技术中存在的问题,本发明提供的一种面向GPU芯片渲染输出装置及建模方法,能够解决在集成电路系统架构阶段快速描述功能、结构的问题。
[0005] 本发明提出一种面向GPU芯片的渲染输出装置的建模方法:
[0006] 根据统一建模语言UML和事务级建模TLM方法,对所述GPU芯片的渲染输出装置进行事务级建模。
[0007] 优选的,使用建模语言UML的类图和结构图对所述GPU芯片的渲染输出装置的内部子结构进行描述;
[0008] 基于事务级TLM方法,对GPU芯片的渲染输出装置的内部子结构之间的通信进行事务级描述;
[0009] 使用建模语言UML的状态跳转图对所述GPU芯片的渲染输出装置的内部行为进行描述。
[0010] 本发明还提出一种面向GPU芯片的渲染输出装置,包括裁剪测试单元(1)、Alpha测试单元(2)、深度测试单元(3)、模板测试单元(4)、混合操作单元(5)、逻辑操作单元(6)和更新缓冲区单元(7);
[0011] 所述裁剪测试单元(1)用于接收光栅化单元输出的片元数据进行裁剪测试,将测试结果发送至Alpha测试单元(2);
[0012] 所述ALPHA测试单元(2)用于进行alpha测试,并将测试结果发送至深度测试单元(3);
[0013] 所述深度测试单元(3)用于进行深度测试,并将测试结果发送至模板测试单元(4);
[0014] 所述模板测试单元(4)用于进行模板测试,并将测试结果发送至混合操作单元(5);
[0015] 所述混合操作单元(5)用于进行混合操作,并将结果发送至逻辑操作单元(6);
[0016] 所述逻辑操作单元(6)用于进行逻辑操作,并将结果发送至更新缓冲区单元(7);
[0017] 优选的,所述裁剪测试单元(1)包括了scissorTestExport端口,该端口与渲染输出装置外部的光栅化单元的scissorTestPort端口进行相连,端口之间通过ScissorTestIf接口进行通信;
[0018] 所述裁剪测试单元(1)包括了alphaTestPort端口,该端口与Alpha测试单元(2)的alphaTestExport端口进行相连,端口之间通过AlphaTestIf接口进行通信;
[0019] 优选的,所述Alpha测试单元(2)包括了alphaTestExport端口,该端口与裁剪测试单元(1)的alphaTestPort端口进行相连,端口之间通过AlphaTestIf接口进行通信;
[0020] 所述Alpha测试单元(2)包括了depthTestPort端口,该端口与深度测试单元(3)的depthTestExport端口进行相连,端口之间通过DepthTestIf接口进行通信;
[0021] 优选的,所述深度测试单元(3)包括了depthTestExport端口,该端口与Alpha测试单元(2)的depthTestPort端口进行相连,端口之间通过DepthTestIf接口进行通信;
[0022] 所述深度测试单元(3)包括了stencilTestPort端口,该端口与模板测试单元(4)的stencilTestExport端口进行相连,端口之间通过StencilTestIf接口进行通信;
[0023] 优选的,所述模板测试单元(4)包括了stencilTestExport端口,该端口与深度测试单元(3)的stencilTestPort端口进行相连,端口之间通过StencilTestIf接口进行通信;
[0024] 所述模板测试单元(4)包括了blendOptPort端口,该端口与混合操作单元(5)的blendOptExport端口进行相连,端口之间通过BlendOptIf接口进行通信;
[0025] 优选的,所述混合操作单元(5)包括了blendOptExport端口,该端口与模板测试单元(4)的blendOptPort端口进行相连,端口之间通过BlendOptIf接口进行通信;
[0026] 所述混合操作单元(5)包括了logicOptPort端口,该端口与逻辑操作单元(6)的logicOptExport端口进行相连,端口之间通过LogicOptIf接口进行通信;
[0027] 优选的,所述逻辑操作单元(6)包括了logicOptExport端口,该端口与混合操作单元(5)的logicOptPort端口进行相连,端口之间通过LogicOptIf接口进行通信;
[0028] 所述逻辑操作单元(6)包括了updateBufPort端口,该端口与更新缓冲区单元(7)的updateBufExport端口进行相连,端口之间通过UpdateBufIf接口进行通信;
[0029] 优选的,所述更新缓冲区单元(7)包括了updateBufExport端口,该端口与逻辑操作单元(6)的updateBufPort端口进行相连,端口之间通过UpdateBufIf接口进行通信;
[0030] 所述更新缓冲区单元(7)包括了colorCachePort端口,该端口与渲染输出装置外部的颜色cache单元的colorCacheExport端口进行相连,端口之间通过ColorCacheIf接口进行通信;
[0031] 所述更新缓冲区单元(7)包括了depthCachePort端口,该端口与渲染输出装置外部的深度cache单元的depthCacheExport端口进行相连,端口之间通过DepthCacheIf接口进行通信;
[0032] 本发明能够带来的有益效果
[0033] 综上所述,本发明由于使用UML视图语言对GPU芯片渲染输出装置进行事务级建模,避免采用传统文档形式描述硬件架构容易造成文字描述的不准确性和二义性、同时也避免硬件底层繁琐的电路信号设计,可以快速评估大规模硬件系统的架构,适用于集成电路早期的系统级架构设计开发。也就是说,本发明所达到的有益技术效果包括:
[0034] 1、采用UML统一建模语言,可以通过视图来摆脱传统文字描述文档的不准确性和二义性,便于项目组成员之间的技术交流;
[0035] 2、采用TLM的函数调用通信方式事务级建模,避免了硬件电路模之间繁琐的信号连接描述,可以快速对模型进行适应性修改
[0036] 3、通过本发明的模型,可以快速探索、评估GPU大规模集成电路硬件架构,适用于集成电路早期的系统级架构设计开发;
[0037] 4、通过本发明的模型,可以为项目后期TLM模型设计提供开发输入。附图说明
[0038] 图1是本发明面向GPU芯片渲染输出装置硬件TLM模型结构框图
[0039] 其中:1、包括裁剪测试单元;2、Alpha测试单元;3、深度测试单元;4、模板测试单元;5、混合操作单元;6、逻辑操作单元;7、更新缓冲区单元。

具体实施方式

[0040] 下面结合附图和具体实施例,对本发明的技术方案进行清楚、完整地表述。显然,所表述的实施例仅是本发明一部分实施例,而不是全部的实施例,基于本发明中的实施例,本领域技术人员在没有做出创造性劳动前提所获得的所有其他实施例,都属于本发明的保护范围。
[0041] 为了缩短从系统架构文档到硬件RTL电路实现之间的巨大鸿沟,必须要在这两个阶段之间采用一种高级建模语言对整个电路系统的功能、架构进行描述,同时又不能陷入硬件电路繁杂的信号时序、电路之中。
[0042] 事务级模型(Transaction Level Models,TLM)是比RTL级更高的抽象级别,在此级别可以根据系统的初始功能规范快速建立硬件的可执行规范、快速创建系统模型。通过在其中加入时序细节,可以评估系统的性能、探索系统的结构。
[0043] UML(Unified Modeling Language)又称统一建模语言或标准建模语言,是始于1997年一个OMG标准,它是一个支持模型化和软件系统开发的图形化语言,为软件开发的所有阶段提供模型化和可视化支持。
[0044] 在本发明的一个实施例中提出一种面向GPU芯片的渲染输出装置的建模方法:根据统一建模语言UML和事务级建模TLM方法,对所述GPU芯片的渲染输出装置进行事务级建模。
[0045] 在一个实施例中,使用建模语言UML的类图和结构图对所述GPU芯片的渲染输出装置的内部子结构进行描述;
[0046] 基于事务级TLM方法,对GPU芯片的渲染输出装置的内部子结构之间的通信进行事务级描述;
[0047] 使用建模语言UML的状态跳转图对所述GPU芯片的渲染输出装置的内部行为进行描述。
[0048] 在一个实施例中,提出一种面向GPU芯片的渲染输出装置,包括裁剪测试单元(1)、Alpha测试单元(2)、深度测试单元(3)、模板测试单元(4)、混合操作单元(5)、逻辑操作单元(6)和更新缓冲区单元(7);
[0049] 所述裁剪测试单元(1)用于接收光栅化单元输出的片元数据进行裁剪测试,将测试结果发送至Alpha测试单元(2);
[0050] 所述ALPHA测试单元(2)用于进行alpha测试,并将测试结果发送至深度测试单元(3);
[0051] 所述深度测试单元(3)用于进行深度测试,并将测试结果发送至模板测试单元(4);
[0052] 所述模板测试单元(4)用于进行模板测试,并将测试结果发送至混合操作单元(5);
[0053] 所述混合操作单元(5)用于进行混合操作,并将结果发送至逻辑操作单元(6);
[0054] 所述逻辑操作单元(6)用于进行逻辑操作,并将结果发送至更新缓冲区单元(7);
[0055] 在一个实施例中,所述裁剪测试单元(1)包括了scissorTestExport端口,该端口与渲染输出装置外部的光栅化单元的scissorTestPort端口进行相连,端口之间通过ScissorTestIf接口进行通信;
[0056] 所述裁剪测试单元(1)包括了alphaTestPort端口,该端口与Alpha测试单元(2)的alphaTestExport端口进行相连,端口之间通过AlphaTestIf接口进行通信;
[0057] 在一个实施例中,所述Alpha测试单元(2)包括了alphaTestExport端口,该端口与裁剪测试单元(1)的alphaTestPort端口进行相连,端口之间通过AlphaTestIf接口进行通信;
[0058] 所述Alpha测试单元(2)包括了depthTestPort端口,该端口与深度测试单元(3)的depthTestExport端口进行相连,端口之间通过DepthTestIf接口进行通信;
[0059] 在一个实施例中,所述深度测试单元(3)包括了depthTestExport端口,该端口与Alpha测试单元(2)的depthTestPort端口进行相连,端口之间通过DepthTestIf接口进行通信;
[0060] 所述深度测试单元(3)包括了stencilTestPort端口,该端口与模板测试单元(4)的stencilTestExport端口进行相连,端口之间通过StencilTestIf接口进行通信;
[0061] 在一个实施例中,所述模板测试单元(4)包括了stencilTestExport端口,该端口与深度测试单元(3)的stencilTestPort端口进行相连,端口之间通过StencilTestIf接口进行通信;
[0062] 所述模板测试单元(4)包括了blendOptPort端口,该端口与混合操作单元(5)的blendOptExport端口进行相连,端口之间通过BlendOptIf接口进行通信;
[0063] 在一个实施例中,所述混合操作单元(5)包括了blendOptExport端口,该端口与模板测试单元(4)的blendOptPort端口进行相连,端口之间通过BlendOptIf接口进行通信;
[0064] 所述混合操作单元(5)包括了logicOptPort端口,该端口与逻辑操作单元(6)的logicOptExport端口进行相连,端口之间通过LogicOptIf接口进行通信;
[0065] 在一个实施例中,所述逻辑操作单元(6)包括了logicOptExport端口,该端口与混合操作单元(5)的logicOptPort端口进行相连,端口之间通过LogicOptIf接口进行通信;
[0066] 所述逻辑操作单元(6)包括了updateBufPort端口,该端口与更新缓冲区单元(7)的updateBufExport端口进行相连,端口之间通过UpdateBufIf接口进行通信;
[0067] 在一个实施例中,所述更新缓冲区单元(7)包括了updateBufExport端口,该端口与逻辑操作单元(6)的updateBufPort端口进行相连,端口之间通过UpdateBufIf接口进行通信;
[0068] 所述更新缓冲区单元(7)包括了colorCachePort端口,该端口与渲染输出装置外部的颜色cache单元的colorCacheExport端口进行相连,端口之间通过ColorCacheIf接口进行通信;
[0069] 所述更新缓冲区单元(7)包括了depthCachePort端口,该端口与渲染输出装置外部的深度cache单元的depthCacheExport端口进行相连,端口之间通过DepthCacheIf接口进行通信;
[0070] 综上所述,本发明弥补了系统规格说明书和硬件RTL电路实现之间的巨大鸿沟,便于系统架构自顶向下不断细化形成硬件RTL电路,便于软硬件人员协调工作,减少不必要的迭代。基于UML的GPU芯片渲染输出装置硬件TLM模型,还可以根据图形视图自动生成代码框架
[0071] 最后应说明的是,以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解;其依然可以对前述各实施例记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈