具有低掺杂漏极的高功率化合物半导体场效应晶体管器件专利检索-计算机集成制造制造过程专利检索查询-专利查询网

具有低掺杂漏极的高功率化合物 半导体 场效应晶体管器件

阅读：849发布：2020-05-11

专利汇可以提供具有低掺杂漏极的高功率化合物半导体场效应晶体管器件专利检索，专利查询，专利分析的服务。并且一种化合物半导体场效应晶体管，包括沟道层(524)，在沟道层上的多层外延阻挡层(636、534b、638、534c、640、534d)。沟道层被布置在掺杂缓冲层 (622)上，掺杂缓冲层被布置在未掺杂缓冲层(522)上。化合物半导体场效应晶体管还包括栅极(1454c)，该栅极在多层外延阻挡层的第一层(636)上，并且穿过多层外延阻挡层的第二层的部分之间的空间。化合物半导体场效应晶体管还可以包括电耦合到掺杂缓冲层(622)的体接触 (1454)。，下面是具有低掺杂漏极的高功率化合物半导体场效应晶体管器件专利的具体信息内容。

权利要求

1.一种化合物半导体场效应晶体管，包括：
在沟道层上的多层外延阻挡层，所述沟道层在掺杂缓冲层上或在第一未掺杂缓冲层上；以及
栅极，在所述多层外延阻挡层的第一层上，并且穿过所述多层外延阻挡层的第二层的部分之间的空间。
2.根据权利要求1所述的化合物半导体场效应晶体管，进一步包括电耦合到所述掺杂缓冲层或所述第一未掺杂缓冲层的体接触。
3.根据权利要求1所述的化合物半导体场效应晶体管，其中所述掺杂缓冲层包括P型掺杂缓冲层。
4.根据权利要求1所述的化合物半导体场效应晶体管，进一步包括在所述掺杂缓冲层上或在所述第一未掺杂缓冲层上的蚀刻停止层。
5.根据权利要求1所述的化合物半导体场效应晶体管，其中所述多层外延阻挡层的厚度随着距所述栅极的距离增加而逐步增加。
6.根据权利要求1所述的化合物半导体场效应晶体管，其中所述栅极和源极区之间的距离小于所述栅极和漏极区之间的距离。
7.根据权利要求1所述的化合物半导体场效应晶体管，其中所述多层外延阻挡层包括第三层、以及在所述第一层、所述第二层和所述第三层中的每一层之间的蚀刻停止层。
8.根据权利要求1所述的化合物半导体场效应晶体管，其中所述化合物半导体场效应晶体管包括高电子迁移率晶体管(HEMT)或赝晶高电子迁移率晶体管(pHEMT)。
9.根据权利要求1所述的化合物半导体场效应晶体管，其中所述掺杂缓冲层或所述第一未掺杂缓冲层在第二未掺杂缓冲层上。
10.根据权利要求1所述的化合物半导体场效应晶体管，所述化合物半导体场效应晶体管被集成到功率放大器中。
11.根据权利要求10所述的化合物半导体场效应晶体管，其中所述功率放大器被结合到音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理PDA、固定位置数据单元、移动电话和便携式计算机中的至少一个中。
12.一种制造化合物半导体场效应晶体管的方法，包括：
外延生长掺杂缓冲层或第一未掺杂缓冲层；
在沟道层上形成多层外延阻挡层，所述沟道层在所述掺杂缓冲层上或在所述第一未掺杂缓冲层上；
蚀刻所述多层外延阻挡层，以暴露所述多层外延阻挡层的第一层；以及
在所述多层外延阻挡层的所述第一层上、并穿过所述多层外延阻挡层的第二层的部分之间的空间形成栅极。
13.根据权利要求12所述的方法，进一步包括制造体接触和将所述体接触电耦合到所述掺杂缓冲层。
14.根据权利要求12所述的方法，进一步包括：
将所述化合物半导体场效应晶体管与功率放大器集成；以及
将所述功率放大器集成到无线收发器中，所述无线收发器被结合到音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理PDA、固定位置数据单元、移动电话和便携式计算机中的至少一个中。
15.根据权利要求12所述的方法，其中所述掺杂缓冲层或所述第一未掺杂缓冲层外延生长在第二未掺杂缓冲层上。
16.一种射频(RF)前端模块，包括：
芯片，包括化合物半导体场效应晶体管，所述化合物半导体场效应晶体管包括沟道层和多层外延阻挡层，所述多层外延阻挡层在所述沟道层上，所述沟道层在掺杂缓冲层上或在第一未掺杂的缓冲层上，并且栅极在所述多层外延阻挡层的第一层上，并且穿过所述多层外延阻挡层的第二层的部分之间的空间；以及
天线，耦合到所述芯片的输出。
17.根据权利要求16所述的RF前端模块，其中所述化合物半导体场效应晶体管包括电耦合到所述掺杂缓冲层或所述第一未掺杂缓冲层的体接触。
18.根据权利要求16所述的RF前端模块，其中所述掺杂缓冲层包括P型掺杂缓冲层。
19.根据权利要求16所述的RF前端模块，进一步包括在所述掺杂缓冲层或所述第一未掺杂缓冲层上的蚀刻停止层。
20.根据权利要求16所述的RF前端模块，其中，所述多层外延阻挡层的厚度随着与所述栅极的距离的增加而逐步增加。
21.根据权利要求16所述的RF前端模块，其中所述栅极和源极区之间的距离小于所述栅极和漏极区之间的距离。
22.根据权利要求16所述的RF前端模块，其中所述多层外延阻挡层包括第三层、以及在所述第一层、所述第二层和所述第三层中的每一层之间的蚀刻停止层。
23.根据权利要求16所述的RF前端模块，其中所述掺杂缓冲层或所述第一未掺杂缓冲层在第二未掺杂缓冲层上。
24.一种化合物半导体场效应晶体管，包括：
装置，用于将沟道层与所述化合物半导体场效应晶体管的有源层隔离，所述隔离装置的至少一部分在所述沟道层上，所述沟道层在掺杂缓冲层上或在第一未掺杂缓冲层上；以及
栅极，在所述隔离装置的第一层上，并且穿过所述隔离装置的第二层的部分之间的空间。
25.根据权利要求24所述的化合物半导体场效应晶体管，进一步包括电耦合到所述掺杂缓冲层或所述第一未掺杂缓冲层的体接触。

说明书全文

具有低掺杂漏极的高功率化合物半导体 场效应晶体管器件

技术领域

[0001] 本公开大体上涉及无线通信系统，并且更具体地，涉及具有低掺杂漏极(LDD)的高功率化合物半导体(例如，III-V)场效应晶体管(FET)器件。

背景技术

[0002] 无线通信系统中的无线设备(例如，蜂窝式电话或智能电话)或基站可包含射频(RF)收发器以发射和接收数据以用于双向通信。移动RF收发器可以包括用于数据传输的发射部分和用于数据接收的接收部分。对于数据传输，发射部分可用数据调制RF载波信号以获得经调制的RF信号，放大经调制的RF信号以获得具有适当输出功率水平的经放大的RF信号，且经由天线将经放大的RF信号发射到基站或无线设备。对于数据接收，接收部分可以经由天线获得接收的RF信号，并且可以放大和处理接收的RF信号以恢复由基站或无线设备发送的数据。

[0003] 移动RF收发器的发射部分可以放大并发射通信信号。发射部分可以包括用于放大和发射通信信号的一个或多个电路。放大器电路可以包括一个或多个放大器级，其可以具有一个或多个驱动器级和一个或多个功率放大器级。放大器级中的每一个放大器级包括以各种方式被配置以放大通信信号的一个或多个晶体管。被配置以放大通信信号的晶体管通常被选择为在实质上更高的击穿电压下操作，用于支持来自基站的通信。

[0004] 化合物半导体材料(例如，列III和列V(III-V)或列II和列IV(II-VI，例如GaAs和InP))具有更高的带隙和更高的迁移率，因此应当具有更高的击穿和功率附加效率(PAE)，这是功率放大器所期望的。然而，由于在化合物半导体的衬底(例如，III-V衬底)上的注入损坏导致形成缺陷，因此化合物半导体材料的晶体管(例如，III-V场效应晶体管(FET))中更高的击穿电压尚未实现，使得很难满足用于通信的功率规范。发明内容

[0005] 化合物半导体场效应晶体管可以包括沟道层。化合物半导体场效应晶体管还可以包括在沟道层上的多层外延阻挡层。沟道层可以在掺杂缓冲层上或者在第一未掺杂缓冲层上。化合物半导体晶体管还可以包括栅极。栅极可以在多层外延阻挡层的第一层上，并且穿过多层外延阻挡层的第二层的部分之间的空间。

[0006] 制造化合物半导体场效应晶体管(FET)的方法可以包括外延生长掺杂缓冲层或第一未掺杂缓冲层。方法可以包括在沟道层上形成多层外延阻挡层。沟道层可以在掺杂缓冲层上或者在第一未掺杂缓冲层上。方法还可以包括蚀刻多层外延阻挡层以暴露多层外延阻挡层的第一层。方法还可以包括在多层外延阻挡层的第一层上并且穿过多层外延阻挡层的第二层的部分之间的空间形成栅极。

[0007] 射频(RF)前端模块可以包括芯片。芯片可以包括化合物半导体场效应晶体管，其包括沟道层和在沟道层上的多层外延阻挡层。沟道层可以在掺杂缓冲层上或者在第一未掺杂缓冲层上。芯片还可以包括在多层外延阻挡层的第一层上的栅极，并且该栅极穿过多层外延阻挡层的第二层的部分之间的空间。RF前端模块还可以包括耦合到芯片的输出的天线。

[0008] 这已经相当宽泛地概述了本公开的特征和技术优点，以便可以更好地理解下面的详细描述。下面将描述本公开的附加特征和优点。本领域技术人员应了解，本公开可容易地用作修改或设计用于实施本公开的相同目的的其它结构的基础。本领域技术人员还应认识到，这样的等效构造不偏离所附权利要求书中所陈述的本发明的教导。当结合附图考虑时，根据以下描述，将更好地理解在其组织和操作方法方面被认为是本公开的特征的新颖特征以及进一步的目的和优点。然而，应当明确地理解，提供每个附图仅出于说明和描述的目的，并且不旨在作为对本公开的限制的定义。

附图说明

[0009] 图1示出了根据本公开的一方面的与无线系统通信的无线设备。

[0010] 图2示出了根据本公开的一方面的图1中无线设备的框图。

[0011] 图3是横向扩散的金属氧化物半导体的截面图的示例。

[0012] 图4示出了示例性化合物半导体材料器件的截面图。

[0013] 图5图示了具有单层外延阻挡层的化合物半导体场效应晶体管的一部分。

[0014] 图6A、图6B、图7、图8、图9、图10、图11、图12、图13和图14图示了根据本公开的方面的化合物半导体场效应晶体管的形成。

[0015] 图15是图示出根据本公开的方面的制造化合物半导体场效应晶体管的方法的流程图。

[0016] 图16是示出其中可以有利地采用本公开的一方面的示例性无线通信系统的框图。

具体实施方式

[0017] 以下结合所附附图所阐述的详细描述旨在作为对各种配置的描述，而不旨在表示其中可实践本文中所描述的概念的唯一配置。为了提供对各种概念的透彻理解，详细描述包括具体细节。然而，对于本领域技术人员显而易见的是，可以在没有这些具体细节的情况下实践这些概念。在一些实例中，以框图形式示出了公知的结构和部件，以避免模糊这些概念。

[0018] 如本文所述，术语“和/或”的使用旨在表示“包含或”，术语“或”的使用旨在表示“排除或”。如本文所述，贯穿本说明书使用的术语“示例性”意指“用作示例、实例或说明”，且不应必然被解释为优于或有利于其它示例性配置。在整个说明书中使用的术语“耦合”是指“直接地或间接地通过中间连接(例如，开关)连接、电连接、机械连接或其它连接”，并且不一定限于物理连接。另外，连接可以使得对象永久地连接或可释放地连接。连接可以通过开关进行。

[0019] 常规化合物半导体材料(例如，III-V场效应晶体管(FET)或II-VI场效应晶体管(FET))不包括低掺杂漏极(LDD)，并且因此遭受低于其最终电势的击穿电压。例如，这些化合物半导体材料可以包括但不限于砷化镓(GaAs)、磷化铟(InP)、氮化镓(GaN)、锑化镓(GaSb)、磷化镓(GaP)、砷化铟镓(InGaAs)、砷化铝镓(AlGaAs)、磷化铟镓(InGaP)、磷化铝镓(AsGaP)、铝镓锑(AlGaSb)、铟镓锑(InGaSb)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)、磷化铟镓砷(InGaAsP)、铟镓砷锑(InGaAsSb)或砷化铟镓：氮化物(InGaAs：N)。这些仅是示例性的，并且其它材料也是可能的。

[0020] 由于低掺杂漏极的缺乏，化合物半导体材料(例如砷化镓(GaAs)和磷化铟(InP)FET)限于高速应用。这是因为III-V器件具有更好的频率性能。然而，III-V器件不能承受高电压。例如，III-V器件的击穿电压可以低至15V。因此，目前没有为具有GaAs或InP的基站制造功率放大器(PA)。相反，即使硅(Si)具有较小的带隙，硅横向扩散的金属氧化物半导体(LDMOS)可以提供50V-100V或更高的击穿电压，并且主要用在无线基站的功率放大器中。

[0021] 常规的硅LDMOS可以实现高击穿电压，因为可以根据多个注入步骤将低掺杂漏极注入到漏极上。在诸如III-V器件的化合物半导体器件中的多个注入步骤不是可选的。相反，III-V器件中从源极到漏极的每个层是均匀的。例如，掺杂阻挡器、沟道、缓冲器和衬底都是均匀的。由于缺陷形成或沟道迁移率劣化问题，不允许对高迁移率III-V晶体管进行注入。这是因为III-V器件材料可以生长并回蚀，但是不能经历多次注入以形成LDD。

[0022] 原理上，GaAs和InP具有更高的带隙和更高的迁移率，因此应当具有更高的击穿和功率附加效率(PAE)，这对于PA是非常理想的。然而，由于引起形成缺陷的III-V衬底上的注入损伤，还没有实现III-VFET中的LDD。常规氮化镓(GaN)高电子迁移率晶体管(HEMT)器件可由于实质上更高的带隙导致的低得多的冲击电离而以高击穿和高功率制造。然而，因为常规GaN HEMT不具有LDD，所以当前实现的击穿电压远低于GaN HEMT可能实现的电势极限。

[0023] 因此，需要一种高功率化合物半导体FET器件。本公开的方面涉及具有用于GaAs、InP和GaN HEMT或赝晶高电子迁移率晶体管(pHEMT)器件的新颖LDD结构的高功率化合物半导体FET器件。LDD结构可以包括新颖的外延层设计，其通过新颖的工艺实现，以显著增加化合物半导体FET中的击穿电压。

[0024] 在本公开的一个方面，化合物半导体场效应晶体管包括在沟道层上的多层外延阻挡层(例如，复合的，多层外延阻挡层)。化合物半导体晶体管可以包括高电子迁移率晶体管(HEMT)或赝晶高电子迁移率晶体管(pHEMT)。复合的多层外延阻挡层可以包括第一层和第二层。栅极被提供在复合多层外延阻挡层的第一层上，穿过多层外延阻挡层的第二层的部分之间的空间。化合物半导体场效应晶体管还包括电耦合到掺杂缓冲层的体接触。掺杂缓冲层可以是p型掺杂缓冲层。可以在掺杂缓冲层上提供蚀刻停止层，其中蚀刻停止层在掺杂缓冲层和沟道层之间。

[0025] 在本公开的一个方面，复合多层外延阻挡层的厚度随着距栅极的距离增加而逐步增加。例如，多层外延阻挡层可以包括与栅极的距离增加的第三层，这导致复合多层外延阻挡层相对于第三层的厚度增加。可以在每个层之间提供蚀刻停止层。在一些方面，化合物半导体场效应晶体管的栅极和源极区之间的距离小于栅极和漏极区之间的距离。

[0026] 优点包括化合物半导体FET击穿电压提高了2x-10x倍。LDD结构也可以在化合物半导体FET中制造，而没有任何注入损伤问题。该工艺利用常规的化合物半导体工艺技术，因此无需使用其他设备或专用工具。该实现是低成本的，并且适用于各种各样的电信产品。

[0027] 图1示出了与无线通信系统120通信的无线设备110。无线通信系统120可以是5G系统、长期演进(LTE)系统、码分多址(CDMA)系统、用于移动通信系统(GSM)的全球系统、无线局域网(WLAN)系统或一些其它无线系统。CDMA系统可实施宽带CDMA(WCDMA)、时分同步CDMA(TD-SCDMA)、CDMA2000或CDMA的某一其它版本。为了简单起见，图1示出了无线通信系统120包括两个基站130和132以及一个系统控制器140。通常，无线系统可以包括任何数量的基站和任何数量的网络实体。

[0028] 无线设备110还可以被称为用户设备(UE)、移动站、终端、接入终端、订户单元、站等。无线设备110可以是蜂窝电话、智能电话、平板电脑、无线调制解调器、个人数字助理(PDA)、手持设备、膝上型计算机、智能本、上网本、无绳电话、无线本地环路(WLL)站、蓝牙设备等。无线设备110能够与无线通信系统120进行通信。无线设备110还能够接收来自广播站(例如，广播站134)的信号、来自一个或多个全球导航卫星系统(GNSS)中的卫星(例如，卫星150)的信号等。无线设备110可以支持用于无线通信的一种或多种无线电技术，诸如LTE、CDMA2000、WCDMA、TD-SCDMA、GSM、802.11等。

[0029] 无线设备110可以支持在多个载波上操作的载波聚合。载波聚合也可以被称为多载波操作。根据本公开的一方面，无线设备110能够在从698兆赫到960兆赫(MHz)的低频带、从1475MHz到2170MHz的中频带、和/或从2300MHz到2690MHz的高频带、从3400到3800MHz的超高频带、以及从5150MHz到550MHz的LTE未许可频带(LTE-U/LAA)中的长期演进(LTE)中操作。低频带、中频带、高频带、超高频带和LTE-U是指五组频带(或频带组)，每个频带组包括多个频带(或简称为“频带”)。例如，在一些系统中，每个频带可以覆盖高达200MHz，并且可以包括一个或多个载波。例如，每个载波在LTE中可以覆盖高达40MHz。当然，每个频带的范围仅是示例性的而非限制性的，并且可以使用其它频率范围。LTE版本11支持35个频段，这些频段被称为LTE/UMTS频段，在3GPP TS 36.101中被列出。在LTE版本11中，无线设备110可以被配置为在一个或两个频带中具有多达5个载波。

[0030] 图2示出无线设备200(诸如，图1中所示出的基站130)的示例性设计的框图。图2示出收发器220的示例，该收发器可为无线收发器(WTR)。通常，发射机230和接收机250中的信号调节可以由一个或多个放大器、滤波器、上变频器、下变频器等的级来执行。这些电路块可以与图2所示的配置被不同地布置。此外，在图2中未示出的其它电路块也可用于调节发射机230和接收机250中的信号。除非另有说明，在图2中的任何信号或附图中的任何其它附图，可以是单端的或差分的。图2中的一些电路块也可以被省略。

[0031] 在图2所示的示例中，无线设备200通常包括收发器220和数据处理器210。数据处理器210可以包括存储器(未示出)以存储数据和程序代码，并且通常可以包括模拟和数字处理元件。收发器220可以包括支持双向通信的发射机230和接收机250。通常，无线设备200可以包括用于任何数量的通信系统和频带的任何数量的发射机和/或接收机。收发器220的全部或一部分可以在一个或多个模拟集成电路(IC)、射频(RF)集成电路(RFIC)、混合信号IC等上实现。

[0032] 发射机或接收机可以用超外差架构或直接转换架构来实现。在超外差架构中，信号在多级中在射频和基带之间被频率转换，例如，在一级中从射频转换到中频(IF)，以及然后在接收机的另一级中从中频转换到基带。在直接转换架构中，信号在一级中在射频与基带之间被频率转换。超外差架构和直接转换架构可以使用不同的电路块和/或具有不同的要求。在图2所示的示例中，发射机230和接收机250以直接转换架构来实现。

[0033] 在发射路径中，数据处理器210处理要被发射的数据。数据处理器210还在发射路径中向发射器230提供同相(I)和正交(Q)模拟输出信号。在示例性方面，数据处理器210包括数模转换器(DAC)214a和数模转换器214b，用于将由数据处理器210生成的数字信号转换为同相(I)和正交(Q)模拟输出信号(例如，I和Q输出电流)以供进一步处理。

[0034] 在发射器230内，低通滤波器232a和低通滤波器232b各自对同相(I)和正交(Q)模拟发射信号进行滤波，以去除由先前的数模转换引起的不期望的图像。放大器(Amp)234a和放大器234b各自放大来自低通滤波器232a和低通滤波器232b的信号，并提供同相(I)和正交(Q)基带信号。上变频器240利用来自TX LO信号生成器290的同相(I)和正交(Q)发射(TX)本地振荡器(LO)信号对同相(I)和正交(Q)基带信号进行上变频，以提供上变频信号。滤波器242对经上变频转换的信号进行滤波以去除由上变频转换引起的不期望的图像以及接收频带中的噪声。功率放大器(PA)244放大来自滤波器242的信号以获得期望的输出功率水平并提供发射射频信号。发射射频信号通过双工器/开关246路由并经由天线248发射。

[0035] 在接收路径中，天线248接收通信信号并提供接收的射频(RF)信号，该信号通过双工器/开关246路由并提供给低噪声放大器(LNA)252。双工器/开关246被设计为与特定接收(RX)到发送(TX)(RX到TX)双工器频率分离一起操作，使得RX信号与TX信号隔离。所接收的RF信号由LNA 252放大且由滤波器254滤波以获得所期待的RF输入信号。下变频混频器261a及下变频混频器261b将滤波器254的输出与来自RX LO信号生成器280的同相(I)及正交(Q)接收(RX)LO信号(即，LO_I及LO_Q)混频，以生成同相(I)及正交(Q)基带信号。同相(I)及正交(Q)基频信号由放大器262a和262b放大，并进一步由低通滤波器264a和264b滤波，以获得同相(I)及正交(Q)模拟输入信号，该同相(I)及正交(Q)模拟输入信号被提供给数据处理器210。在所示的示例性配置中，数据处理器210包括模数转换器(ADC)216a和216b，模数转换器216a和216b用于将模拟输入信号转换成数字信号，用于进一步由数据处理器210处理。

[0036] 在图2中，发射本地振荡器(TX LO)信号生成器290生成用于上变频的同相(I)和正交(Q)TX LO信号，而接收本地振荡器(RXLO)信号生成器280生成用于下变频的同相(I)和正交(Q)RX LO信号。每个LO信号是具有特定基频的周期信号。锁相环(PLL)292从数据处理器210接收定时信息，并且生成用于调整来自TX LO信号生成器290的TX LO信号的频率和/或相位的控制信号。类似地，PLL 282从数据处理器210接收定时信息，并且生成用于调整来自RXLO信号生成器280的RX LO信号的频率和/或相位的控制信号。

[0037] 功率放大器244可包括具有例如，驱动器级、功率放大器级或其它部件的一个或多个级，其可被配置为在一个或多个频率上、在一个或多个频带中且在一个或多个功率水平下放大通信信号。然而，被配置为放大通信信号的晶体管通常经被选择以在实质上更高频率下操作，进一步使热功率规格复杂化。异质结双极晶体管通过支持实质上更高频率(例如，高达几百千兆赫(GHz))而改进双极晶体管。因此，异质结双极晶体管经常用于高速电路中，诸如指定高功率效率的RF芯片设计，包括移动RF收发器中的RF功率放大器。

[0038] 图3是横向扩散金属氧化物半导体(LDMOS)器件300的截面图的示例。LDMOS器件300利用多级金属制造工艺在LDMOS器件300的源极区中的不同导电类型(例如，n型和p型)的区之间形成互连。LDMOS器件300被形成在半导体衬底302上。半导体衬底302是p型衬底并且由硅形成。LDMOS器件包括形成在半导体衬底302上的区域304中的n型源极区312a和n型漏极区312b。

[0039] LDMOS器件300还包括形成在LDMOS器件300的沟道区320或p型阱上方的栅极314。沟道区320至少部分地形成在源极区312a和漏极区312b之间。源极区312a和漏极区312b是n型区。漂移区通常形成在LDMOS器件的区域304中，其可以包括形成在沟道区320和漏极区
312b之间的第一轻掺杂漏极(LDD)区(LDD1)306a和第二LDD区(LDD2)306b。LDMOS器件300还包括非均匀p型区318，形成在经由穿过区域304形成的一个或多个沟槽沉降器(未示出)将p型衬底302连接到LDMOS器件300的有源区(例如，区307)的区域304中。沟槽沉降器在半导体衬底302和有源区307之间提供低电阻路径。LDMOS器件300还包括另一在区域304中形成的非均匀p型区317。

[0040] LDMOS器件300包括电连接到漏极区312b的漏极接触308和电连接到源极区312a的源极接触316。导电(例如，金属)层305被形成在源极区312a和p型区318的至少一部分上，用于电连接n型源极区312a和p型区318。为了屏蔽的目的，导电层305也可以被形成在栅极314的至少一部分上。可另外形成屏蔽319以屏蔽栅极314。包封层310通常被形成在LDMOS器件300的外表面的至少一部分上，以保护LDMOS器件300。

[0041] LDMOS的期待特性是高频性能，低导通状态压降和高阻断电压。然而，LDMOS无法实现对于功率放大器而言是非常期待的更高的击穿和功率附加效率(PAE)。

[0042] 图4示出了示例性化合物半导体材料器件400的截面图。化合物半导体材料器件400可以包括一种或多种III族元素和一种或多种V族元素。例如，III-V族化合物半导体材料器件400可以是III族氮化物(III-N)半导体的形式，其包括氮和一种或多种III族元素，例如铝(Al)、镓(Ga)、铟(In)和硼(B)。III族氮化物半导体还可包括但不限于其任何合金，诸如氮化铝镓(AlGaN)、氮化铟镓(InGaN)、氮化铝铟镓(AlInGaN)、砷化镓磷氮化物(GaAsPN)和任何其它变体。

[0043] 化合物半导体材料器件400包括衬底(GaAs衬底)402，以及在衬底402上的缓冲层422。此外，化合物半导体材料器件400包括沟道层424(例如InGaAs沟道层)，该沟道层在缓冲层422和掺杂阻挡层426之间。掺杂阻挡层426可以包括掺杂AlGaAs的掺杂阻挡层。化合物半导体材料器件400还包括漏极电极412b(例如，n型GaAs漏极电极)，源极电极412a(例如，n型GaAs源极电极)，以及栅电极432。欧姆接触430a可以被提供在源极电极412a上，并且欧姆接触430b可以被提供在漏极电极412b上。栅极电极432可以对应于被配置为与掺杂的阻挡层426进行肖特基接触的肖特基栅极，或者可以对应于被配置为电容性地耦合至掺杂的阻挡层426的绝缘栅极。在化合物半导体材料器件400上提供隔离层428a和隔离层428b。

[0044] 化合物半导体材料器件400应该具有更高的击穿和功率附加效率(PAE)，这对于功率放大器是非常期待的。然而，由于造成形成缺陷的衬底402上的注入损伤，在III-V族化合物半导体材料器件400的晶体管中没有实现更高的击穿电压，这使得难以满足用于通信的功率规范。

[0045] 图5图示了具有单层外延阻挡层的化合物半导体场效应晶体管500的一部分。该布置示出了支撑外延生长的未掺杂缓冲层522、沟道524(例如，沟道层)和掺杂阻挡层526的化合物半导体衬底502。在掺杂阻挡层526上示出了蚀刻停止层534(例如，砷化铝(AlAs)或磷化铟镓(InGaP))，其支撑掺杂(例如，N+GaAs)化合物半导体有源层512。在本公开的一个方面，衬底可以是p型衬底。

[0046] 图6A、图6B、图7、图8、图9、图10、图11、图12、图13和图14图示了根据本公开的方面的化合物半导体场效应晶体管的形成。图6A、图6B、图7、图8、图9、图10、图11、图12、图13和图14的化合物半导体晶体管可以是例如，高电子迁移率晶体管(HEMT)或赝晶高电子迁移率晶体管(pHEMT)。

[0047] 图6A图示了根据本发明的方面的具有多层外延阻挡层(例如，复合阻挡层)的化合物半导体场效应晶体管600A。为了说明的目的，图6A的层和特征的一些标记和编号类似于图5中的标记和编号。例如，图6A示出了支撑未掺杂缓冲层522和沟道524(例如，沟道层)的化合物半导体衬底502。然而，图6A的缓冲层是多层外延阻挡层而不是单个阻挡层526。可以利用创新的外延设计和蚀刻工艺来实现多层外延阻挡层。例如，多层外延阻挡层包括第一外延阻挡层636、第二外延阻挡层638和第三外延阻挡层640。

[0048] 基于用于化合物半导体材料的期待击穿电压，第一外延阻挡层636、第二外延阻挡层638和第三外延阻挡层640中的每一个可以具有不同水平或浓度的掺杂剂(例如，n型掺杂剂)。掺杂剂的浓度或组成基于掺杂层的应用和长度。例如，更长的低掺杂漏极被指定为具有更高的击穿电压。虽然外延阻挡层的引入减小了源极和漏极之间的距离，从而降低了效率(例如，频率下降)，但是效率的降低由化合物半导体场效应晶体管的击穿电压的提高所抵消。本公开的各方面改进了设计以实现改进的击穿电压的益处。例如，源极被指定为尽可能靠近栅极而不会引起短路。电介质隔片可以被引入以将源极与栅极分离以防止短路。

[0049] 例如，第一外延阻挡层636、第二外延阻挡层638和第三外延阻挡层640可以是掺杂有硅(Si)和铝(Al)的AlGaAs。第一外延阻挡层636、第二外延阻挡层638和第三外延阻挡层640可以包括(-1E11cm-2至1E13cm-2)、～1nm-20nm的掺杂浓度和～10％至80％的铝成分。
在本发明的一个方面中，层636/638/640的掺杂浓度分别为3E12cm-2/1E12cm-2/1E12cm-
2)。

[0050] 另外，图6A图示了第一外延阻挡层636上的第二蚀刻停止层534b、第二外延阻挡层638上的第三蚀刻停止层534c和第三外延阻挡层640上的第四蚀刻停止层534d。此外，图6A图示了未掺杂缓冲层522上的掺杂缓冲层(例如，P型)622。掺杂缓冲层622为均匀掺杂缓冲层。这是因为III-V器件形成有均匀的层。第一蚀刻停止层534a被示出在掺杂缓冲层622上，支撑沟道层524。掺杂(例如，N+GaAs)化合物半导体有源层512在第四蚀刻停止层534d上。

[0051] 图6B图示了根据本发明方面的具有隔离和欧姆接触的化合物半导体场效应晶体管600B。为了说明的目的，图6B的层和特征的一些标记和编号类似于图6A中的标记和编号。在图6B中，隔离层628a和隔离层628b被提供在化合物半导体场效应晶体管600B上。隔离层可以根据注入工艺被制造。例如，注入工艺有意的损坏化合物半导体场效应晶体管600B的层的部分。当缺陷是实质性地，化合物半导体场效应晶体管600B的各层的载体被捕获并变成绝缘体，其对应于化合物半导体场效应晶体管600B的隔离层628a和隔离层628b。相反，当硅被损坏时(例如，关于LDMOS实施方案)，其可恢复且因此不变成绝缘体。此外，欧姆接触
630a和欧姆接触630b被设置在掺杂化合物半导体有源层512上。

[0052] 图7图示了根据本公开的方面的化合物半导体场效应晶体管700，其中掺杂化合物半导体有源层512的部分被回蚀以暴露第三外延阻挡层640的表面。限定掺杂化合物半导体有源层512a和有源层512b的蚀刻部分的第一空间在欧姆接触630a和欧姆接触630b之间。例如，剩余的未蚀刻部分分别是化合物半导体场效应晶体管700的源极512a和漏极512b。通过穿过第四蚀刻停止层534d或穿过第四蚀刻停止层534d的至少一部分的蚀刻，将掺杂的化合物半导体有源层512蚀刻到第三外延阻挡层640。例如，掺杂的化合物半导体有源层512被用第一化学物质蚀刻，使得蚀刻在第四蚀刻停止层534d上停止。随后，第四蚀刻停止层534d被用不同的化学物质(例如柠檬酸)蚀刻，使得蚀刻在第三外延阻挡层640处停止。由第一空间的厚度742示出掺杂的化合物半导体有源层512和第四蚀刻停止层534d的蚀刻的厚度。

[0053] 图8图示了根据本公开的方面的化合物半导体场效应晶体管800，其中不对称地蚀刻多层外延阻挡层的其它层。例如，第三外延阻挡层640的一部分被回蚀以暴露第二外延阻挡层638的表面。限定第三外延阻挡层640的蚀刻部分的第二空间在源极512a和漏极512b之间。

[0054] 在一方面，首先用第一化学物质将第三外延阻挡层640蚀刻到第三蚀刻停止层534c的表面，随后，第三蚀刻停止层534c被用不同的化学物质(例如柠檬酸)蚀刻，使得蚀刻在第二外延阻挡层638处停止。第三外延阻挡层640和第三蚀刻停止层534c的蚀刻的厚度由厚度842示出。在本公开的一方面，朝向漏极512b的蚀刻可以是不对称的，而朝向源极的蚀刻可以是对称的。例如，第三外延阻挡层640和第三蚀刻停止层534c被蚀刻，使得第三外延阻挡层640具有比源极512a更靠近漏极512b的材料以创建不对称结构。

[0055] 图9图示了出根据本公开的方面的化合物半导体场效应晶体管900，其中不对称地蚀刻多层外延阻挡层的附加层。例如，第二外延阻挡层638的一部分被回蚀以暴露第一外延阻挡层636的表面。限定第二外延阻挡层638的蚀刻部分的第三空间在源极512a和漏极512b之间。

[0056] 在一个方面，首先用第一化学品将第二外延阻挡层638蚀刻到第二蚀刻停止层534b的表面。随后，第二蚀刻停止层534b被用不同的化学品(例如柠檬酸)蚀刻，使得蚀刻停止在第一外延阻挡层636处。第二外延阻挡层638和第二蚀刻停止层534b的蚀刻厚度由厚度
942示出。在本发明的一个方面中，朝向漏极512b的蚀刻可为非对称的，而朝向源极的蚀刻可为对称的。例如，第二外延阻挡层638和第二蚀刻停止层534b被蚀刻，使得第二外延阻挡层638具有比源极512a更靠近漏极512b的材料，以生成非对称结构。

[0057] 图10图示了根据本发明的方面的化合物半导体场效应晶体管1000，其中在源极512a的区周围的隔离层628a之间生成凹部1044。例如，凹部1044可以被限定在隔离层628a与源极512a、第二蚀刻停止层534b、第三蚀刻停止层534c、第四蚀刻停止层534d、第一外延阻挡层636、第二外延阻挡层638、第三外延阻挡层640和沟道层524的侧壁以及第一蚀刻停止层534a的表面之间。

[0058] 图11图示了化合物半导体场效应晶体管1100，其中蚀刻第一蚀刻停止层534a以将凹部1044延伸到掺杂缓冲层622的表面。然后，在掺杂缓冲层622的表面上形成体接触1146。体接触可以是p型欧姆接触。

[0059] 图12图示了化合物半导体场效应晶体管1200，其中栅极1248被形成在第一外延阻挡层636上。栅极可以被形成在第三空间内的第一外延阻挡层636上，该第三空间由第二外延阻挡层638的部分，第三外延阻挡层640的部分和/或源极512a和漏极512b的部分之间限定。栅极1248可以是由两步栅极工艺形成的T栅极。复合多层外延阻挡层的厚度随着距栅极的距离的增加而逐步增加。栅极1248和源极512a之间的距离小于栅极1248和漏极512b之间的距离。第一外延阻挡层636形成具有第一掺杂浓度的第一低掺杂漏极(Ldd1)。第二外延阻挡层638形成具有第二掺杂浓度的第二低掺杂漏极(Ldd2)。第三外延阻挡层640形成具有第三掺杂浓度的第三低掺杂漏极(Ldd3)。

[0060] 图13图示了化合物半导体场效应晶体管1300，其中钝化层1350被形成在与化合物半导体衬底502相对的暴露表面上。例如，钝化层1350被形成在隔离层628a和隔离层628b、掺杂缓冲层622、体接触1146、欧姆接触630a和欧姆接触630b、源极512a、漏极512b、栅极1248、第一外延阻挡层636、第二外延阻挡层638和第三外延阻挡层640的暴露表面上。

[0061] 图14图示了化合物半导体场效应晶体管1400，其包括将漏极、栅极、源极和体接触连接到外部电路或器件的互连和通孔。例如，化合物半导体场效应晶体管1400包括将体接触1146连接或耦合到第一互连1454a的第一通孔1452a和将源极512a连接或耦合到第二互连1454b的第二通孔1452b。体接触针对孔提供接地路径，使得孔可以被有效收集，而不会引起体电势增加，从而避免降低击穿电压。化合物半导体场效应晶体管1400还包括将栅极1248连接或耦合到第三互连1454c的第三通孔1452c和将漏极512b连接或耦合到第四互连
1454d的第四通孔1452d。化合物半导体场效应晶体管1400形成集成电路的部分。化合物半导体场效应晶体管1400依靠P型掺杂缓冲层622耗尽电子以使低掺杂漏极(例如，第一外延阻挡层636、第二外延阻挡层638和第三外延阻挡层640)更具电阻性。第一外延阻挡层636、第二外延阻挡层638和第三外延阻挡层640都基于它们各自的电阻吸收一些电压。

[0062] 图15是图示根据本公开的方面的制造化合物半导体场效应晶体管的方法的流程图1500。流程图1500中的块可以按所示顺序执行或不按所示顺序执行，并且在一些方面，可以至少部分地并行执行。

[0063] 在框1502，该方法包括外延生长掺杂缓冲层或第一未掺杂缓冲层。在框1504，在沟道层上形成多层外延阻挡层。沟道层可以在掺杂缓冲层上或者在第一未掺杂缓冲层上。在框1506处，蚀刻多层外延阻挡层以暴露多层外延阻挡层的第一层。在框1508处，在多层外延阻挡层的第一层上且穿过多层外延阻挡层的第二层的部分之间的空间形成栅极。在一些实例中，术语“在…上”的使用可指代“直接的在…上”，且在其它实例中，可指代经由其它层的“在…上”。

[0064] 根据本公开的另一方面，描述了化合物半导体场效应晶体管。化合物半导体场效应晶体管可以包括用于将沟道层与化合物半导体场效应晶体管的有源层隔离的装置。隔离装置可以例如，如图6-图14所示，是包括第一外延阻挡层636、第二外延阻挡层638和第三外延阻挡层640的多层外延阻挡层。在另一方面中，前述装置可为被配置为执行由前述装置所限定的功能的任何层、模块或任何装置。

[0065] 图16是示出其中可以有利地采用本公开的一方面的示例性无线通信系统1600的框图。为了说明的目的，图16示出了三个远程单元1620、1630和1650以及两个基站1640。将认识到，无线通信系统可以具有更多的远程单元和基站。远程单元1620、1630和1650包括IC设备1625A、1625c和1625B，IC设备1625A、1625c和1625B包括所公开的化合物半导体场效应晶体管。应当认识到，其它设备也可以包括所公开的化合物半导体场效应晶体管，诸如基站、用户设备和网络装备，图16示出了从基站1640到远程单元1620、1630和1650的前向链路信号1680以及从远程单元1620、1630和1650到基站1640的反向链路信号1690。

[0066] 图16中，远程单元1620被示出为移动电话，远程单元1630被示出为便携式计算机，并且远程单元1650被示出为无线本地环路系统中的固定位置远程单元。例如，远程单元可以是移动电话、手持个人通信系统(PCS)单元、诸如个人数字助理(PDA)之类的便携式数据单元、使用GPS的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、诸如仪表读取设备之类的固定位置数据单元、或存储或检索数据或计算机指令或其组合的其他通信设备。

[0067] 尽管图16图示了根据本公开的方面的远程单元，但是本公开不限于这些示例性示出的单元。本发明的方面可适当地用于许多设备中，该设备包括所公开的化合物半导体场效应晶体管。

[0068] 所附权利要求及其等同物旨在涵盖属于保护范围和精神的形式或修改。例如，本文公开的示例装置、方法和系统可以应用于预订多个通信网络和/或通信技术的多SIM无线设备。本文公开的设备、方法和系统还可以数字地和区分地实现。图中所说明的各种部件可实施为(例如但不限于)处理器、ASIC/FPGA/DSP或专用硬件上的软件和/或固件。而且，以上公开的特定示例方面的特征和属性可以以不同方式组合以形成附加方面，所有这些都落在本公开的范围内。

[0069] 上述方法描述和工艺流程图仅作为说明性示例提供，并不旨在要求或暗示必须按照所呈现的顺序执行该方法的操作。某些操作可以以各种顺序执行。诸如“此后”、“然后”、“下一步”等词语并不旨在限制操作的顺序；这些词只是用来引导读者读完方法的描述。

[0070] 结合本文中所揭示的方面描述的各种说明性逻辑块、模块、电路和操作可实施为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件与软件的此互换性，上文已大体上就其功能性描述了各种说明性部件、块、模块、电路及操作。这种功能被实现为硬件还是软件取决于特定应用和施加在整个系统上的设计约束。本领域技术人员可针对每一特定应用以不同方式实施所描述的功能性，但不应将这些实施决策解释为导致偏离本公开的范围。

[0071] 用于实现结合本文公开的各个方面描述的各种说明性逻辑、逻辑块、模块和电路的硬件可以用通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、离散门或晶体管逻辑、离散硬件部件或其被设计为执行本文描述的功能的任何组合来实现或执行。通用处理器可为微处理器，但在备选方案中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器还可实施为接收器设备的组合，例如，DSP与微处理器的组合、多个微处理器、与DSP核结合的一个或一个以上微处理器或任何其它此类配置。备选地，一些操作或方法可以由特定于给定功能的电路执行。

[0072] 在一个或多个示例性方面，本文所描述的功能可以以硬件、软件、固件或它们的任何组合来实施。如果以软件实施，功能可以被存储为在非易失性计算机可读存储介质或非易失性处理器可读存储介质中的一个或多个指令或代码。本文公开的方法或算法的操作可以被包含在处理器可执行指令中，该指令可以驻留在非易失性计算机可读存储介质或处理器可读存储介质中。非易失性计算机可读或处理器可读的存储介质可以是由计算机或处理器访问的任何存储介质。作为示例而非限制，这种非易失性计算机可读或处理器可读存储介质可包括随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、闪存、CD-ROM或其它光盘存储器、磁盘存储器或其它磁存储设备、或可用于以指令或数据结构的形式存储期望程序代码并可由计算机访问的任何其它介质。如本文所使用的，磁盘和盘包括光盘(CD)、激光盘、光具盘、数字多功能盘(DVD)、软盘和蓝光盘，其中磁盘通常磁性地再现数据，而盘利用激光光学地再现数据。上述的组合也包括在非易失性计算机可读和处理器可读介质的范围内。附加的，方法或算法的操作可以作为代码和/或指令的一个或任何组合或集合驻留在非易失性处理器可读存储介质和/或计算机可读存储介质上，上述存储介质可以被合并到计算机程序产品中

[0073] 尽管本公开提供了某些示例性方面和应用，但是本领域普通技术人员显而易见的其他方面(包括不提供本文阐述的所有特征和优点的方面)也在本公开的范围内。例如，在此描述的装置、方法和系统尤其可以数字地和区分地执行。因此，本公开的范围旨在仅通过参考所附权利要求来限定。

标题	发布/更新时间	阅读量
量测方法和设备以及计算机程序	2020-05-08	1006
高可靠性多晶硅组件	2020-05-11	370
提供温度传感器或递送温度无关电流的电流源的电子设备	2020-05-11	756
用于垂直结构的半节点缩放	2020-05-12	719
使用梯度的保守光栅化	2020-05-13	664
自动检测集成电路参数间的相关性的方法及系统	2020-05-11	916
集成有金属-氧化物-金属(MOM)电容器的芯片上共面波导(CPW)传输线	2020-05-12	255
一种工业设备运行状况监控系统	2020-05-12	799
作为层间电介质的石墨烯	2020-05-13	601
功耗测量电路	2020-05-13	291

具有低掺杂漏极的高功率化合物半导体场效应晶体管器件

具有低掺杂漏极的高功率化合物半导体场效应晶体管器件

技术领域

背景技术

附图说明

具体实施方式

该功能需要专业版企业版VIP权限，您可以：