1.一种半导体管芯，包括：
第一磁性隧道结(MTJ)叠层，包括：
具有第一钉扎层磁矩的第一钉扎层；
具有第一自由层磁矩的第一自由层；以及
第一隧道势垒层，设置在所述第一钉扎层与所述第一自由层之间，其中所述第一MTJ叠层具有第一能量势垒；以及第二MTJ叠层，包括：
具有第二钉扎层磁矩的第二钉扎层；
具有第二自由层磁矩的第二自由层；以及
第二隧道势垒层，设置在所述第二钉扎层与所述第二自由层之间，其中所述第二MTJ叠层具有与所述第一能量势垒不同的第二能量势垒。
2.根据权利要求1所述的半导体管芯，其中：
所述第一MTJ叠层的所述第一能量势垒是使所述第一自由层中的所述第一自由层磁矩的方向基本上反转的能量的量；以及
所述第二MTJ叠层的所述第二能量势垒是使所述第二自由层中的所述第二自由层磁矩的方向基本上反转的能量的量。
3.根据权利要求2所述的半导体管芯，其中：
所述第一钉扎层还包括第一材料；以及
所述第二钉扎层还包括与所述第一钉扎层的所述第一材料不同的第二材料，使得所述第二MTJ叠层的所述第二能量势垒不同于所述第一MTJ叠层的所述第一能量势垒。
4.根据权利要求3所述的半导体管芯，其中：
所述第一钉扎层的所述第一材料包括钴(Co)、铂(Pt)和镍(Ni)中的一种或多种；以及所述第二钉扎层的所述第二材料包括Co、Pt和Ni中的一种或多种。
5.根据权利要求2所述的半导体管芯，其中：
所述第一自由层还包括第一材料；以及
所述第二自由层还包括与所述第一自由层的所述第一材料不同的第二材料，使得所述第二MTJ叠层的所述第二能量势垒不同于所述第一MTJ叠层的所述第一能量势垒。
6.根据权利要求5所述的半导体管芯，其中：
所述第一自由层的所述第一材料包括钴(Co)、铁(Fe)和硼(B)中的一种或多种，使得所述第一自由层具有第一有效各向异性能量常数；以及
所述第二自由层的所述第二材料包括Co、Fe和B中的一种或多种，使得所述第二自由层具有小于所述第一有效各向异性能量常数的第二有效各向异性能量常数。
7.根据权利要求2所述的半导体管芯，其中：
所述第一隧道势垒层还包括第一材料；以及
所述第二隧道势垒层还包括与所述第一隧道势垒层的所述第一材料不同的第二材料，使得所述第二MTJ叠层的所述第二能量势垒不同于所述第一MTJ叠层的所述第一能量势垒。
8.根据权利要求2所述的半导体管芯，其中：
所述第一钉扎层还包括第一宽度；以及
所述第二钉扎层还包括与所述第一钉扎层的所述第一宽度不同的第二宽度，使得所述第二MTJ叠层的所述第二能量势垒不同于所述第一MTJ叠层的所述第一能量势垒。
9.根据权利要求2所述的半导体管芯，其中：
所述第一自由层还包括第一宽度；以及
所述第二自由层还包括与所述第一自由层的所述第一宽度不同的第二宽度，使得所述第二MTJ叠层的所述第二能量势垒不同于所述第一MTJ叠层的所述第一能量势垒。
10.根据权利要求9所述的半导体管芯，其中：
所述第一自由层的所述第一宽度包括小于三十五(35)纳米(nm)、在三十五(35)nm至七十(70)nm之间、或大于七十(70)nm的宽度；以及
所述第二自由层的所述第二宽度包括小于三十五(35)nm、在三十五(35)nm至七十(70)nm之间、或大于七十(70)nm的宽度。
11.根据权利要求2所述的半导体管芯，其中：
所述第一隧道势垒层还包括第一宽度；以及
所述第二隧道势垒层还包括与所述第一隧道势垒层的所述第一宽度不同的第二宽度，使得所述第二MTJ叠层的所述第二能量势垒不同于所述第一MTJ叠层的所述第一能量势垒。
12.根据权利要求11所述的半导体管芯，其中：
所述第一隧道势垒层的所述第一宽度与所述第一隧道势垒层的第一电阻面积乘积相
2
关联，使得所述第一电阻面积乘积包括小于五(5)欧姆平方微米(Ωμm)、在五(5)至八(8)Ωμm2之间、或在八(8)至十(10)Ωμm2之间的电阻面积乘积；以及
所述第二隧道势垒层的所述第二宽度与所述第二隧道势垒层的第二电阻面积乘积相关联，使得所述第二电阻面积乘积包括小于五(5)Ωμm2、在五(5)至八(8)Ωμm2之间、或在八(8)至十(10)Ωμm2之间的电阻面积乘积。
13.根据权利要求1所述的半导体管芯，还包括：
第三MTJ叠层，包括：
具有第三钉扎层磁矩的第三钉扎层；
具有第三自由层磁矩的第三自由层；以及
第三隧道势垒层，设置在所述第三钉扎层与所述第三自由层之间，其中所述第三MTJ叠层具有与所述第一能量势垒和所述第二能量势垒不同的第三能量势垒。
14.根据权利要求1所述的半导体管芯，还包括：
第一磁阻随机存取存储器(MRAM)阵列的第一MRAM位单元，包括：
第一MTJ，包括第一顶部电极层和第一底部电极层，其中所述第一MTJ叠层设置在所述第一顶部电极层与所述第一底部电极层之间；以及
第一存取晶体管，包括第一栅极、第一源极和第一漏极，所述第一存取晶体管耦合到所述第一MTJ；以及
第二MRAM阵列的第二MRAM位单元，包括：
第二MTJ，包括第二顶部电极层和第二底部电极层，其中所述第二MTJ叠层设置在所述第二顶部电极层与所述第二底部电极层之间；以及
第二存取晶体管，包括第二栅极、第二源极和第二漏极，所述第二存取晶体管耦合到所述第二MTJ。
15.根据权利要求14所述的半导体管芯，其中所述第一MRAM阵列的所述第一MRAM位单元的所述第一MTJ和所述第二MRAM阵列的所述第二MRAM位单元的所述第二MTJ在所述半导体管芯的同一层中。
16.根据权利要求14所述的半导体管芯，其中：
所述第一MTJ叠层的所述第一能量势垒低于所述第二MTJ叠层的所述第二能量势垒；
所述第一MRAM阵列的所述第一MRAM位单元被配置为嵌入式静态随机存取存储器(eSRAM)中的MRAM位单元；以及
所述第二MRAM阵列的所述第二MRAM位单元被配置为嵌入式动态随机存取存储器(eDRAM)中的MRAM位单元。
17.根据权利要求14所述的半导体管芯，其中：
所述第一MTJ叠层的所述第一能量势垒低于所述第二MTJ叠层的所述第二能量势垒；
所述第一MRAM阵列的所述第一MRAM位单元被配置为嵌入式静态随机存取存储器(eSRAM)中的MRAM位单元；以及
所述第二MRAM阵列的所述第二MRAM位单元被配置为eFlash存储器中的MRAM位单元。
18.根据权利要求14所述的半导体管芯，其中：
所述第一MTJ叠层的所述第一能量势垒低于所述第二MTJ叠层的所述第二能量势垒；
所述第一MRAM阵列的所述第一MRAM位单元被配置为嵌入式动态随机存取存储器(eDRAM)中的MRAM位单元；以及
所述第二MRAM阵列的所述第二MRAM位单元被配置为eFlash存储器中的MRAM位单元。
19.根据权利要求1所述的半导体管芯，被集成到选自由以下各项组成的组的设备：机顶盒；娱乐单元；导航设备；通信设备；固定位置数据单元；移动位置数据单元；全球定位系统(GPS)设备；移动电话；蜂窝电话；智能电话；会话发起协议(SIP)电话；平板计算机；平板手机；服务器；计算机；便携式计算机；移动计算设备；可穿戴计算设备；台式计算机；个人数字助理(PDA)；显示器；计算机显示器；电视；调谐器；收音机；卫星广播；音乐播放器；数字音乐播放器；便携式音乐播放器；数字视频播放器；视频播放器；数字视频光盘(DVD)播放器；
便携式数字视频播放器；汽车；车辆组件；航空电子系统；无人机；以及多旋翼飞行器。
20.一种半导体管芯，包括：
用于存储数据的第一装置，包括：
用于存储固定磁矩的第一装置，具有第一固定磁矩；
用于存储可编程磁矩的第一装置，具有第一可编程磁矩；以及
用于转移电子的自旋极化的第一装置，设置在所述用于存储固定磁矩的第一装置与所述用于存储可编程磁矩的第一装置之间，其中所述用于存储数据的第一装置具有第一能量势垒；以及
用于存储数据的第二装置，包括：
用于存储固定磁矩的第二装置，具有第二固定磁矩；
用于存储可编程磁矩的第二装置，具有第二可编程磁矩；以及
用于转移电子的自旋极化的第二装置，设置在所述用于存储固定磁矩的第二装置与所述用于存储可编程磁矩的第二装置之间，其中所述用于存储数据的第二装置具有与所述第一能量势垒不同的第二能量势垒。
21.一种改变半导体管芯中的不同磁阻随机存取存储器(MRAM)阵列中的磁性隧道结(MTJ)的变化的能量势垒的方法，包括：
在第二MRAM阵列的第二通孔之上形成第一阻挡层，其中所述第二通孔在所述半导体管芯的互连层中；
在第一MRAM阵列的第一通孔和所述第一阻挡层的至少一部分之上沉积第一MTJ叠层膜，其中所述第一通孔在所述半导体管芯的所述互连层中；
在所述第一MTJ叠层膜之上沉积第一顶部电极膜；
在所述第一通孔之上的所述第一MTJ叠层膜之上的所述第一顶部电极膜的一部分之上沉积第一掩模；
去除不在所述第一掩模下方的所述第一顶部电极膜的一部分和所述第一MTJ叠层膜的一部分，以在所述第一MRAM阵列的所述第一通孔之上的第一MTJ叠层之上形成第一顶部电极层；
去除所述第二MRAM阵列的所述第二通孔之上的所述第一阻挡层的至少一部分；
在所述第二MRAM阵列的所述第二通孔之上沉积第二MTJ叠层膜；
在所述第二MTJ叠层膜之上沉积第二顶部电极膜；
在所述第二通孔之上的所述第二MTJ叠层膜之上的所述第二顶部电极膜的一部分之上沉积第二掩模；以及
去除不在所述第二掩模下方的所述第二顶部电极膜的一部分和所述第二MTJ叠层膜的一部分，以在所述第二MRAM阵列的所述第二通孔之上的第二MTJ叠层之上形成第二顶部电极层。
22.根据权利要求21所述的方法，还包括：
去除所述第一掩模；以及
在所述第一MRAM阵列的所述第一MTJ叠层之上形成第二阻挡层，其中：
在所述第二MRAM阵列的所述第二通孔之上沉积所述第二MTJ叠层膜包括：在所述第二MRAM阵列的所述第二通孔和所述第二阻挡层的至少一部分之上沉积所述第二MTJ叠层膜。
23.根据权利要求22所述的方法，其中：
在所述第一MRAM阵列的所述第一通孔和所述第一阻挡层的所述至少一部分之上沉积所述第一MTJ叠层膜包括：在所述第一MRAM阵列的所述第一通孔和所述第一阻挡层的所述至少一部分之上沉积第一钉扎膜、第一隧道势垒膜和第一自由膜；以及
在所述第二MRAM阵列的所述第二通孔和所述第二阻挡层的所述至少一部分之上沉积所述第二MTJ叠层膜包括：在所述第二MRAM阵列的所述第二通孔和所述第二阻挡层的所述至少一部分之上沉积第二钉扎膜、第二隧道势垒膜和第二自由膜，其中所述互连层还包括：
在所述第一MRAM阵列的所述第一通孔和所述第二MRAM阵列的所述第二通孔之上的底部电极膜。
24.根据权利要求22所述的方法，其中：
在所述第一MRAM阵列的所述第一通孔和所述第一阻挡层的所述至少一部分之上沉积所述第一MTJ叠层膜包括：在所述第一MRAM阵列的所述第一通孔和所述第一阻挡层的所述至少一部分之上沉积第一底部电极膜、第一钉扎膜、第一隧道势垒膜和第一自由膜；以及在所述第二MRAM阵列的所述第二通孔和所述第二阻挡层的所述至少一部分之上沉积所述第二MTJ叠层膜包括：在所述第二MRAM阵列的所述第二通孔和所述第二阻挡层的所述至少一部分之上沉积第二底部电极膜、第二钉扎膜、第二隧道势垒膜和第二自由膜。
25.根据权利要求23所述的方法，还包括：
去除不在所述第一MTJ叠层和所述第二MTJ叠层下方的所述底部电极膜的一部分，以在所述第一MTJ叠层下方形成第一底部电极层，并且在所述第二MTJ叠层下方形成第二底部电极层。
26.根据权利要求25所述的方法，还包括：
在所述第一MTJ叠层和所述第二MTJ叠层附近形成间隔物膜；
在所述第一MTJ叠层和所述第二MTJ叠层之上、并且在所述间隔物膜附近沉积电介质层；
去除所述第一MTJ叠层和所述第二MTJ叠层之上的所述电介质层的一部分，以暴露所述第一顶部电极层的第一顶表面和所述第二顶部电极层的第二顶表面；
在所述第一顶部电极层的所述第一顶表面之上形成第一顶部电极通孔；以及
在所述第二顶部电极层的所述第二顶表面之上形成第二顶部电极通孔。
27.根据权利要求26所述的方法，其中在所述第一MTJ叠层和所述第二MTJ叠层附近形成所述间隔物膜包括：在所述第一MTJ叠层和所述第二MTJ叠层附近形成所述间隔物膜，以暴露所述半导体管芯的所述互连层的顶表面。
28.根据权利要求22所述的方法，还包括：
在第三MRAM阵列的第三通孔之上形成所述第一阻挡层，其中所述第三通孔在所述半导体管芯的所述互连层中；
去除所述第三MRAM阵列的所述第三通孔之上的所述第一阻挡层的至少一部分；
在所述第三MRAM阵列的第三MTJ叠层之上形成所述第二阻挡层；
去除所述第三MRAM阵列的所述第三通孔之上的所述第二阻挡层的至少一部分；
在所述第三MRAM阵列的所述第三通孔之上沉积第三MTJ叠层膜；
在所述第三MTJ叠层膜之上沉积第三顶部电极膜；
在所述第三通孔之上的所述第三MTJ叠层膜之上的所述第三顶部电极膜的一部分之上沉积第三掩模；以及
去除不在所述第三掩模下方的所述第三顶部电极膜的一部分和所述第三MTJ叠层膜的一部分，以在所述第三MRAM阵列的所述第三通孔之上的所述第三MTJ叠层之上形成第三顶部电极层。
29.一种中央处理单元(CPU)系统，包括：
系统总线；
至少一个CPU核，通信地耦合到所述系统总线；
存储器控制器，通信地耦合到所述系统总线；以及
存储器系统，通信地耦合到所述系统总线，包括：
第一磁阻随机存取存储器(MRAM)阵列的第一MRAM位单元，包括：
第一磁性隧道结(MTJ)叠层，包括：
具有第一钉扎层磁矩的第一钉扎层；
具有第一自由层磁矩的第一自由层；以及
第一隧道势垒层，设置在所述第一钉扎层与所述第一自由层之间，其中所述第一MTJ叠层具有第一能量势垒；
第一MTJ，包括第一顶部电极层和第一底部电极层，其中所述第一MTJ叠层设置在所述第一顶部电极层与所述第一底部电极层之间；以及
第一存取晶体管，包括第一栅极、第一源极和第一漏极，所述第一存取晶体管耦合到所述第一MTJ；以及
第二MRAM阵列的第二MRAM位单元，包括：
第二MTJ叠层，包括：
具有第二钉扎层磁矩的第二钉扎层；
具有第二自由层磁矩的第二自由层；以及
第二隧道势垒层，设置在所述第二钉扎层与所述第二自由层之间，其中所述第二MTJ叠层具有与所述第一能量势垒不同的第二能量势垒；
第二MTJ，包括第二顶部电极层和第二底部电极层，其中所述第二MTJ叠层设置在所述第二顶部电极层与所述第二底部电极层之间；以及
第二存取晶体管，包括第二栅极、第二源极和第二漏极，所述第二存取晶体管耦合到所述第二MTJ。