유기적 스마트 픽셀들을 포함하는 디스플레이{Display comprising organic smart pixels}

본 발명은 유기적 발광 소자들(organic light emitting elements)을 구비하는 활성 매트릭스 디스플레이에 속한다.

스마트 픽셀들을 구비하는 디스플레이가 공지되어 왔다. 통상, 스마트 픽셀은 발광 소자(light-emissive element)와 방사 소자를 구동/스위치하는 하나 이상의 전계 효과 트랜지스터들(FETs)을 구비하는 회로를 포함한다. 통상, 주어진 픽셀은 주변으로 배치된 드라이브 회로에 통상 접속되는 몇몇의 컨덕터 라인들에 의해 어드레스된다.

최근에, 유기적 발광 소자(통상, 유기적 발광 다이오드; 예를 들어, A. Dodabalapur, Solid State Communication, Vol. 102, No. 2-3, pp. 259-267, 1997)가 발표되고, 디스플레이에 이용되도록 제안된다. 예를 들어, MK Hatalis 등의 Proceedings of the SPIE, 3057, p.277(1997) 및 CC Wu 등의 IEEE Electron Device Letters, Vol, 18, p.609(1997)를 보라. 참조들은 각각 다결정과 비결정 Si 활성 채널 물질을 갖는 전계 효과 트랜지스터(FETs)와 유기적 발광 다이오드들(LEDs)을 갖는 스마트 픽셀들을 나타낸다.

또한, 유기적 스마트 픽셀들을 갖는 디스플레이가 제안된다. 예를 들어, Dodabalapur 등의 Applied Physics Letters, Vol.73(2) July 1998, pp. 142-144 및 Bao 등에 의해 1998년 5월 29일 제출된 미국 특허 출원 09/087,201 호를 보라. 또는, H. Sirringaus 등의 Science, Vol.280, page 1741, June 12, 1998을 보라. 그러한 디스플레이에서, 주어진 픽셀은 유기적 발광 다이오드(LED)를 구비할 뿐만 아니라 하나 이상의 유기적 픽셀 FETs를 구비한다.

유기적 LEDs와 유기적 픽셀 트랜지스터들을 갖는 활성 매트릭스 디스플레이들은 잠재적으로, 예를 들어, 유연한 플라스틱 기판들과 호환과 낮은 비용과 같은 중요한 장점들을 가진다.

우리는 유기적 픽셀 FETs와 유기적 LEDs와 같은 소자들이 잠재적으로 훌륭한 디스플레이들의 실행에 반대 영향을 줄 수 있는 비-이상적인 특징들(집합적으로 "비-이상성들") 및/또는 임의의 한정들을 자주 나타내는 것을 깨달아야 한다.

예를 들어, 우리는 전하 캐리어 이동성 및/또는 유기적 LEDs의 문턱 전압이 자주 시간을 가지고 천천히 변화되고, 전하 캐리어 이동성 및/또는 유기적 FETs의 문턱 전압이 FET로부터 FET로 자주 변하고, 그 유기적 픽셀 FETs는 트랜지스터가 오프될 때 대기 전류 때문에 전하 누설로 게이트 절연체를 통해 용량성의 신호 피드쓰루에 종속된다. 이러한 및 다른 비-이상성들은 중요한 밝기 변동 및/또는 다른 결점들로 디스플레이를 할 수 있다. 그러한 변동은 자주 수용할 수 없고, 특히, 밝기 변동에 대한 인간의 눈의 공지된 감도의 견해에서 수용할 수 없다. 또한, 다결정 또는 비결정 Si 활성 채널 물질을 갖는 FETs는 자주 비-이상성으로 나타낸다.

유기적 스마트 픽셀들을 갖는 활성 매트릭스 디스플레이들의 잠재적 장점의 견해에서, 만약 적어도 일부의 비-이상성들이 완화되거나 또는 제거된다면 매우 바람직하다. 본 출원은 일부의 중요한 비-이상성들을 나타내고, 또한, 그들을 극복하는 수단을 나타낸다.

다음의 미국 특허 및 출원은 관련된 주제 문제에 속한다: 특허 번호 제 5,405,710 호; 제 5,478,658 호; 제 5,574,291 호; 제 5,625,199 호; 및 제 5,596,208 호; Dodabalapur 등에 의해 1995년 5월 15일에 제출된 출원 번호 제 08/441,142 호, Bao 등에 의해 1998년 5월 29일 출원된 출원 번호 제 09/087,201 호; Dodabalapur에 의해 1998년 8월 20일 출원된 출원 번호 제 09/137,920 호.

여기서 인용한 모든 참조들은 참조에 의해 여기서 통합된다.

넓은 면에서 본(instant) 발명은 주어진 픽셀이 적어도 하나의 유기적 소자, 통상 유기적 LED를 구비하는 활성 매트릭스 디스플레이에서 구현된다. 통상, 픽셀은 적어도 하나의 유기적 또는 Si-기초한 픽셀 FET(예를 들어, 다결정 Si FET 또는 비결정 Si FET)를 구비한다. 하나 이상의 유기적 픽셀의 존재와 관련하여, 다결정 Si 또는 비결정 Si 소자들은 일부가 비-이상성이 있다.

적어도 두 형태의 비-이상성들이 있다. 하나의 형태는 유기적 트랜지스터들의 이상적 장치 특성에 기인하고, 통상, 프레임 주파수(실시예로 약 75Hz)에서, 각각의 스마트 픽셀에 대한 교정하는 액션을 필요로 한다. 비-이상성들의 제 1 형태의 실시예는 유기적 트랜지스터들의 상대적으로 낮은 온-오프 비에 기인한 전하 누설과 짧은 상승/하강 시간 펄스들에 의해 유기적 픽셀 FETs의 게이트 절연체를 통한 용량성 신호 피드-쓰루이다.

통상, 비-이상성들의 다른 형태는 유기적 소자들의 물리적 특징들(예를 들어, 이동성, 문턱 전압)을 변화시키고, 때때로 중단되는 교정하는 액션(예를 들어, 프레임 주기보다 더 긴 소정의 간격으로, 예를 들어, 하루 1회 및/또는 디스플레이가 활성화될 때)만 필요로 한다.

비-이상성들의 일부 또는 모두를 완화하거나 또는, 극복하기 위해, 본 발명에 따른 디스플레이는 디스플레이의 주변부에 통상 배치되는 부분에서 적어도, 인터 아일리아(inter alia)는 다양한 보상 기능들을 실행한다. 이 회로는 "드라이브/보상"회로로 언급될 것이다.

통상, 비-이상성들의 제 1 형태를 완화하기 위한 드라이브/보상 회로는 예를 들어, 용량성 신호 피드-쓰루, 전하 누설 또는 종래 기술 스마트 픽셀들의 다른 비-이상성들을 완화하거나 또는 제거하도록 동작하는 부가 FETs(예를 들어, 종래의 픽셀 FET에 부가한 FETs)를 구비할 것이다. 통상, 비-이상성들의 제 2 형태를 완화하기 위한 드라이브/보상 회로는 각각의 스마트 픽셀(실시예로 문턱 전압 및/또는 LED를 통해 임의의 전류를 산출하기 위해 필요한 전압)의 적절한 특징들을 주기적으로 측정하고 저장하기 위한 수단을 구비한다. 통상, 이 정보는 전자 메모리에 저장되고, 드라이브/보상 회로는 타겟 조건들로부터 벗어나는 각각의 픽셀의 드라이브 조건들을 조정하고, 개별적 픽셀들의 특성을 고려한다.

본 분야의 당업자들은 종래 Si-기초한 회로들의 정확도 및 정밀도가 통상 유기적-기초한 회로들의 그것보다 상당히 크기 때문에, 스마트 픽셀 비-이상성들을, 인터 아일리아, 완화하는 상술한 접근이 가능하다는 것을 인정할 것이다. 따라서, 본 발명에 따른 드라이브/보상 회로의 적어도 일부는 통상, 종래의 C-MOS 기술, Si 기술로 양호하게 구현될 것이다.

통상, 하나 이상의 유기적 소자를 갖는 픽셀들의 비-이상성들은

a) 트랜지스터로부터 트랜지스터로 유기적 픽셀 FETs의 문턱 전압 및/또는 이동성에서의 변동,

b) 주어진 픽셀 FET의 시간을 갖는 문턱 전압 및/또는 이동성에서의 변화;

c) LED 특성들의 시간을 통한 변화;

d) 짧은 상승/하강 시간 펄스들에 의해 유기적 픽셀 FETs의 게이트 절연체를 통하는 용량성 신호 피드-쓰루와;

e) 유기적 픽셀 FET의 부족한 온-오프 비에 따른 게이트 유전체를 통한 전하 누설.

상술한 비-이상성들의, 비-이상성들 a), b) 및 c)는 통상 디스플레이의 프레임 주파수의 상당히 아래의 주파수에서 교정하는 액션을 필요로 하고, 비-이상성들 d) 및 e)는 통상 프레임 주파수에서 각각의 픽셀에 대한 교정하는 액션을 필요로 한다. 전자는 주로 "adaptive pixel control"로 언급된다.

도 1은 픽셀 FET를 포함하는 종래 기술 유기적 스마트 픽셀의 실시예를 개략적으로 도시한 도면.

도 2는 종래 기술 유기적 스마트 픽셀의 실시예의 전기적 특징들을 도시한 도면.

도 3은 종래 기술 유기적 스마트 픽셀의 실시예의 제어 노드 전압 대 시간의 계산된 데이터를 도시한 도면.

도 4는 용량성 신호 피드-쓰루와, 전하 누설과 같은 비-이상성들을 적어도 완화하기 위해 개조된 드라이브/보상 회로의 실시예로 유기적 스마트 픽셀을 개략적으로 도시한 도면.

도 5는 도 4의 드라이브/보상 회로로 스마트 픽셀의 제어 노드 전압 대 시간의 계산된 데이터를 도시한 도면.

도 6a 및 6c는 도 6b, 6d 및 6e의 전기적 특징을 결정하는데 사용되는 측정 회로를 개략적으로 도시한 도면.

도 7은 드라이브/보상 회로의 실시예의 관련된 관점으로 유기적 스마트 픽셀을 개략적으로 도시한 도면.

도 8은 드라이브/보상 회로의 실시예의 관련된 관점을 개략적으로 도시한 도면.

도 9는 드라이브/보상 회로의 다른 실시예의 관련된 관점으로 유기적 스마트 픽셀을 개략적으로 도시한 도면.

도 10은 본 발명에 따라 활성 매트릭스 디스플레이의 관련된 관점을 개략적으로 설명하는 도면.

* 도면의 주요 부분에 대한 부호의 설명 *

801: 펄스 발생기 802: 열 제어 라인

803: 이미지 RAM 804: 펄스 높이 RAM

805: 디스플레이 클럭 라인 806: 측정 클럭 라인

806: 테스트 벡터 RAM 813: 전송 게이트

구체적으로, 본 발명의 실시예는 제 1 기판 영역상에 배치된 다수의 정상 동일 스마트 픽셀들을 구비하고, 스마트 픽셀-프리 제 2 기판 영역을 더 구비한다. 주어진 스마트 픽셀은 유기적 발광 다이오드와, 유기적 발광 다이오드를 통해 전류를 제공하기 위한 픽셀 회로를 구비한다. 주어진 스마트 픽셀의 픽셀 회로는 유기적 발광 다이오드를 갖는 직렬로 적어도 하나의 픽셀 FET(통상, 반드시 필요하지는 않지만, 유기적 픽셀 FET)를 구비하고, 제 1 기판 영역에 배치된다.

두드러지게도, 정상 동일 스마트 픽셀들은 의도하지 않고 디스플레이 장치의 성능에 불리한 영향을 미치는 하나 이상의 비-정상적인 것들을 나타낸다. 디스플레이 장치는 하나 이상의 비-이상성들을 적어도 완화하도록 선택되는 드라이브/보상 회로를 구비하여, 디스플레이 장치의 성능이 개선된다.

통상, 유기적 LED를 갖는 직렬인 전계 효과 트랜지스터는 유기적 FET(다결정 또는 비결정 Si FET가 될 수 있지만)와, 드라이브/보상 회로는 통상 단일 크리스탈 Si(실시예로 종래의 C-MOS)회로를 구비한다.

실시예에 의해서, 드라이브/보상 회로는 보상 전하를 유기적 FET의 게이트 터미널에 주입하여 용량성 신호 피드-쓰루를 완화하거나 또는 RST 신호의 비활성 높은 값을 위의 공급 전압(V _dd )으로 설정하여 전하 누설을 완화시킨다.

다른 실시예에 의해서, 드라이브/보상 회로는 각각의 스마트 픽셀의 하나 이상의 특징들을 측정하고 저장하도록 선택되고, 만약 측정 결과에 의해 나타나면, 제어 전압에서 변화를 만들어, 실질적으로 모든 스마트 픽셀들이 실질적으로 디스플레이 장치에 제공되는 주어진 신호에 대한 동일한 발광을 실질적으로 가진다.

도면들은 비율 또는 스케일되지 않았다.

도 1은 참조 부호(11 내지 14)가 각각 유기적 LED, LED의 광 출력, 유기적 픽셀 FET(P1)과, 제어 전압을 픽셀 FET의 게이트에 인가하기 위한 제어 캐패시터(C1)를 언급하는 종래 기술 유기적 스마트 픽셀(10)을 도시한다. 또한, 공급 전압(V _dd )과 LED 드라이브 전압(V _LED )이 나타난다. 도 1의 스마트 픽셀은 실질적으로 Dodabalapur 등에 의해 상술한 글의 도 1의 스마트 픽셀에 상응한다. 도 1의 픽셀 회로는 제 1 기판 영역의 주어진 유기적 LED에 근사하게 배치된다.

도 2는 여기서 도 1에 도시된 종래 기술 스마트 픽셀의 실시예의 전기적 특징들(다양한 게이트 전압들에 대한 LED 전류 대 공급 전압)을 도시한다. 명목상의 동일 스마트 픽셀들은 자주 양적으로 다르지만 도 2의 그것과 질적으로 동일한 특징들을 가진다.

도 3은 유기적 스마트 픽셀의 행동 컴퓨터 시뮬레이션(종래의 SPICE 회로 시뮬레이션 소프트웨어와 대표적인 장치 파라미터 값들을 사용하여)의 결과를 도시한다. 시뮬레이션은 실질적으로 여기서 도 1의 종래 기술 유기적 스마트 픽셀의 행동의 관련된 관점을 재생하고, 10㎲ 활성 펄스가 유기적 FET의 게이트에 인가될 때 V _C 와 V _LED [각각, 커브들(30 및 31)]의 역학을 도시한다. 도 3의 시뮬레이션은 중요한 비-이상성들을 도시한다. 특히, 참조 부호(301 및 303)는 용량성 신호 피드-쓰루에 기인하여 V _LED 에서 딥(dips)을 급격(sharp)하게 하도록 하고, 전하 누설에 기안한 V _LED 및 V _C 로 참조 부호(302 및 311)는 각각 시간을 가지고 표명된 전하들을 언급한다. 참조 부호(312)는 V _c 에서 정상 다이오드 캐패시터 디케이(decay)에 기인한 슬로프를 언급한다.

도 4는 유기적 소자(11 및 13)에 부가하여, 종래 기술 유기적 스마트 픽셀들과 관련되어 발견된 전하 주입 및 누설의 기생 효과들을 보상하기 위해 고안된 회로, 픽셀에 대한 드라이브/보상 회로의 실시예를 도시한다. 도 4에 도시된 소자들이 공통으로 위치하는 것이 필요하지는 않지만, 통상, 주어진 LED 근처에 배치되는 것을 이해할 수 있다.

유기적 LED(11)는 유기적 FET(P1)에 의해 제어되고, 그것의 게이트 전압(V _c )은 LED 전류를 결정한다. 트랜지스터(P2)는 RST상의 짧은 활성 낮은 펄스를 통해 V _c 를 V _dd 로 재설정한다. 트랜지스터(P4)는 트랜지스터(P2)의 W/L 비의 절반인 W/L(width-to-length)비를 가지고, RSTB 제어 라인상에 RST 펄스의 전도된 버젼을 수신한다. 트랜지스터(P4) 및 RSTB는 PST 펄스의 급격한 엣지에서 P2의 게이트-드레인 오버랩 캐패시턴스에 의해 V _c 상에 주입되는 바람직하지 않은 전하를 취소한다. RST가 전이될 때, RSTB는 보상 전이를 만들고, 반대 표시의 보상 전하는 P4의 게이트-드레인과 게이트-소스 캐패시턴스에 의해 V _c 상에 주입된다. 트랜지스터(P3)는 COL상의 드라이빙 전류/전압 소스의 값과 ROW 라인상의 활성-낮은 펄스의 폭에 의해 결정되는 전압으로 제어 캐패시터(C1)를 방출한다. 트랜지스터(P5)와 제어 라인(ROWB)은 RST 펄스에 대해 트랜지스터(P4)와 RSTB에 의해 실행되는 보상에 유사한 방벙으로 ROW 펄스에 대한 전하 보상을 실행하도록 한다.

P2 및 P3의 오프 전류들은 전하 누설을 야기하고, V _c 의 보유값을 낮춘다. 실시예는 ROW 및 RST 신호들의 비활성 높은 값들을 상기 V _dd 로 설정하여 완화될 수 있다. 따라서, 만약 V _dd =40V이면, 실시예의 ROW 및 RST의 비활성 높은 값들은 약 50V이고, 따라서 트랜지스터(P2 및 P3)의 게이트-소스 전압들은 제로보다는 상당히 네거티브가 되고, 결론적으로 이러한 트랜지스터들의 누설 전류들은 무시할 수 있다. ROW 및 RST의 비활성 높은 값들을 상기 V _dd 의 값으로 설정하는 단일 수단은 효과적으로 전하 누설에 대해 보상하고, 본 발명의 중요한 특징을 고려한다.

도 4(또는 상기에 동등한)에 도시된 드라이브/보상 회로가 디스플레이의 각각의 유기적 스마트 픽셀에 관련되고, 주어진 픽셀이 어드레스되거나 또는 재설정될 때마다 비-이상성들에 대해 보상을 제공한다. 선택적으로, 회로는 유기적 FETs로 실현되고, 통상, 제 1 기판 영역에서 LED에 가깝게 배치된다.

도 4는 V _dd 와 접지 사이의 전력 공급과 트랜지스터(P2 내지 P5)의 기판 터미널들로서 종래 특징들과 같이 도시되지 않는다. 종래처럼, 나중은 접지로 묶이게 된다. 도 4에 사용되는 심벌들은 종래의 것이다. 예를 들어, 모든 p-MOS FETs는 "p"(P1, P2, P3....등)로 시작하는 지시를 가지고, "b"를 뒤따르도록, 주어진 신호에 대한 소자는 주어진 신호의 지시를 가진다. 예를 들어, "RST"의 보충은 "RSTB"로 지시된다. 이러한 협약은 본 출원을 통해 결과로 나타난다.

도 5는 도 4의 유기적 스마트 픽셀의 SPICE 시뮬레이션의 결과의 실시예를 도시한다. 시뮬레이션은 종래 기술 픽셀(도 3)의 스마트 픽셀에 사용되는 장치 특징을 가정하지만, 더미(dummy) 전하 보상(RSTB, P4, ROWB) 및 P5가 존재한다)와 전하 누설 보상(ROW 및 RST의 비활성 높은 값들이 비록 V _dd =40V이지만, 50V이다) 존재한다. 실질적으로 보는 바와 같이, 용량성 고장들과 전하 누설은 급격히 감소된다. 참조 부호(50 및 51)는 각각 V _c 및 V _LED 를 언급한다.

도 3 및 5로부터 도시된 바와 같이, 통상 10㎲ 펄스 폭 내에서, 제어 전압(Vc)은 매우 빨리 그것의 최종값에 평행하다. LED 전압(V _LED )은 프레임(실시예로 14ms) 동안 하나의 리프레쉬 사이클 내에서 좋은 시간으로 낮은 값으로부터 높은 값으로 재빨리(통상, 50㎲내에서) 충전한다. 높은 값으로부터 낮은 값으로 V _LED 의 디케이는 LED의 비대칭으로부터 기대되는 것보다 더 느리다. 그러나, 실제 전류, 그리고 결론적으로 LED에 의한 발광은 전압의 강한 전력 법칙 기능이고, 보다 급속하게 디케이된다. 따라서, 도 3에서, 비록 전압이 다소의 전압에 의해 몇 밀리세컨드를 디케이되도록 하지만, 통상, V _C 재설정의 100㎲내에서 전류는 급속히 제로로 떨어진다.

시뮬레이터에서 사용되는 장치 파라미터들은 0.03㎠/V·sec의 이동성으로 1000㎛/6㎛ 유기적 FET, -2V의 문턱, 100㎚ 게이트 유전체, 2fF/㎛의 오버랩 캐패시턴스, 3의 유전체 상수로 1mmx1mm 유기적 LED에 대한 12V에서의 100㎂의 전류, 100㎚의 유전체 두께와, 상기 8V의 9번째-전력 IV 특징이다. 우리가 믿기에, 이러한 파라미터들은 실제 장치 동작을 나타낸다.

설명된 유기적 스마트 픽셀들을 도시하는 시뮬레이션들은 쉽게 디스플레이를 위해 필요한 속도로 동작할 수 있다. 예를 들어, LED 충전 및 시간 스케일 방전은 통상 1000x1000 픽셀 어레이 동안 14ms 리프레쉬 속도로 양호하고, 제어 모드의 충전 및 방전은 1000 행들 내에서 어레이의 단일 행 동작동안 통상 가능한 시간, 14㎲ 내에서 이루어질 수 있다. 따라서, 전하 주입, 누설 및 다른 비-이상성들에 대해 보상하는 본 발명에 따른 기술은 확고한 동작을 가능하게 하는 디스플레이를 초래할 수 있다.

도 6a 내지 6e는 유기적 FET에서 용량성 게이트 전류 피드쓰루와 피드쓰루의 완화를 도시한다.

도 6a는 V _dd =0에 대한 도 6b의 오실로스코프 트레이스가 산출하는 측정 회로를 개략적으로 도시한다. 용량성 신호 피드쓰루의 효과는 V _s 에서 추진적인 고장에서 도시된다. 도 6c는 V _dd =0 동안 도 6d의 트레이스가 산출하는 측정 회로를 개략적으로 도시한다. 제공하는 더미 전하 주입(예를 들어, 보상 전압을 유기적 FET의 소스에 접속된 캐패시터에 인가하는)은 용량성 신호 피드쓰루의 효과를 크게 감소한다. 도 6e는 도 6c의 측정 회로로 얻을 수 있는 결과를 도시하지만, 네거티브 드레인 바이어스로 얻을 수 있는 결과를 도시한다. 결론적인 특징들은 실질적으로 이상적이다.

유기적 스마트 픽셀들에서 전하 누설과 용량성 신호 피드-쓰루로 비-이상성들과 같은 실질적인 제거에 양호한 접근을 설명하면서, 우리는 적응 픽셀 제어에 양호한 접근을 다음에 설명할 것이다.

적응 픽셀 제어

아래에 도시된 바와 같이, 도 7은 인터 아일리아 전하 보상을 제공하고, 적응 픽셀 제어를 용이하게 하는 드라이브/보상 회로의 다른 실시예를 개략적으로 도시한다.

전의 도 4의 그것과 다른 도 7의 회로는 둘 이상의 FETs(P6 및 P7)를 가지고, 거기에는 두 열 라인들(COL 및 COLB)이 있다. P6는 COL 전압의 펄스 높이 변동과 펄스 폭을 통해 픽셀에서 방출 전류의 제어를 가능하게 한다. 도 4에서, 방출 전류는 열 라인들의 직렬로 전압/전류 소스 제어를 통해 변경된다.

본 발명에 따른 적응 픽셀 제어를 갖는 디스플레이는 두 모드들, 정상 모드로 지시되는 것으로, 캘리브레이션(calibration) 모드로 운용될 수 있다. 예를 들어, 통상, 디스플레이는 디스플레이가 턴 온될 때 또는 소정의 간격들, 예를 들어, 하루에 한번마다 캘리브레이션 모드로 짧은 시간동안 된다. 캘리브레이션의 완성 이후에, 드라이브/보상 회로는 디스플레이를 정상 모드로 스위치한다. 물론, 비-이상성들의 제어는, 예를 들어, 전하 보상, 통상 캘리브레이션과 정상 모드 모두에서 일어난다.

디스플레이가 정상 모드일 때, 픽셀들의 주어진 행이 활성화되고, 게이트 전압 펄스는 ROW 라인들상에 모든 P3 게이트들에 인가된다. 특정 열은 열 펄스를 P6에 인가하여 어드레스 된다(그리고, 클럭 피드쓰루를 감소하기 위하여 보상 열을 P7에 인가). 열 펄스의 폭은 디스플레이 정보를 부호화하고, 펄스 높이는 주어진 픽셀동안 저장된 캘리브레이션 정보를 부호화한다.

디스플레이가 캘리브레이션 모드일 때, 주어진 행이 활성화되고, 주어진 픽셀의 P1로 흐르는 전류가 모니터 된다(아래에 설명한 방법으로). 주어진 행에서 모든 픽셀들에 대한 획득된 측정들에 기초하여, 모든 픽셀들에 대한 열 펄스 높이가 원하는 값으로 조정된다. 이 과정은 모든 행들 동안 수행된다. 캘리브레이션은 열 펄스 폭들의 범위동안 실행되어 세기의 범위를 통해 픽셀 변동들에 대해 캘리브레이션이 효과적으로 보상되는 동안 펄스 높이들이 저장된다.

도 8은 드라이브/보상 회로의 실시예의 관련된 부분을 개략적으로 도시한다. 통상, 그러한 회로는 본 발명에 따라 디스플레이의 각각의 열에 접속되는 것이 이해된다. 통상, 주어진 행에서 모든 열들은 병렬로 드라이브/보상 회로에 의해 보상되고 모니터될 수 있다. 통상, 도 8의 드라이브/보상 회로는 제 2 기판 영역에 배치된다.

도 8에서, 종래 전송 게이트들(x-같은 심벌에 의해 나타나는)은 그들의 게이트 터미널들 상의 제어 전압에 기초하여 신호들을 전달하거나 또는 막는데 사용된다. 예를 들어, CAL 신호가 높을 때, 디스플레이는 캘리브레이션 모드이고, 회로의 임의의 패스웨이가 활성화된다. 반면에, CAL이 높을 때, 그후, 디스플레이가 정상 모드이고 다른 패스웨이가 활성화된다.

도 8의 회로는 다음과 같이 작동한다. 펄스 발생기(801)는 그것의 펄스 폭(PW)과 펄스 높이(PH) 제어 전압들에 따라 열 제어 라인(802)(COL)상에 열 펄스들을 출력한다. 이러한 제어 전압들은 각각 이미지 RAM(803)과 펄스 높이 RAM(804)으로부터 얻어진다. 이러한 RAMs은 디스플레이 클럭 라인(805)상에 신호를 제공하는 디스플레이 클럭(도시되지 않음)을 통해 디스플레이의 다양한 행들을 통해 순환된다. 캘리브레이션 모드(CAL 높음)시에, 펄스 폭 정보는 측정 클럭 라인(807)상에 신호를 제공하는 측정 클럭(도시되지 않음)에 따른 다양한 펄스 폭 값들을 통해 순환하는 테스트 벡터 RAM(806)으로부터 얻어진다. 펄스 높이 정보는 원하는 값으로 수렴하는 피드백 메커니즘(아래에 설명된다)을 통해 갱신되는 아날로그 저장 캐패시터(808)로부터 얻어진다. 열 라인(809)(V _m )은 정상 모드에서 V _dd 로 루트되고, 캘리브레이션 모드에서 종래 감지 증폭기(810)으로 루트된다. 감지 증폭기는 픽셀에서 LED 전류[예를 들어, 도 4에 FET(P1)를 통하는 전류]를 전압으로 변환된다. 이 전압은 A/D 변환기(811)에 의해 디지털화되고, 측정 벡터 RAM(812)에 저장된다. 이 RAM은 아날로그 저장 캐패시터(808)상에 펄스 높이의 전류값과 테스트 벡터 RAM(806)에 의해 출력되는 다양한 펄스 폭들에 대한 측정 결과를 저장한다.

또한, 측정의 라인 또는 비-라인 평균값들은 종래 디지털 계산(armthmetic) 회로에 의해 계산되고, 원하는 평균과 비교한다. 트랜스컨턱턴스(transconductance) 증폭기(814), 그것의 바이어스 전류는 τ(바이어스 전류를 설정하는 전압 제어 "knob"와, 결론적으로 증폭기의 트랜스컨턱턴스)에 의해 설정되고, 그후, 원하는 값에 가까운 측정의 평균을 가져오는 펄스 높이로 아날로그 저장 캐패시터(808)를 갱신한다. 어느 전송 게이트(813)가 전도하는 동안, 갱신은 측정 클럭(도시되지 않음)의 위상을 갱신하는 동안 행해진다. 통상, 과정은 원하는 평균과 측정 평균이 충분히 가깝고 그것이 발진하는 값 주위로 펄스 높이가 수렴할 때까지 많은 반복을 되풀이한다.

트랜스컨덕턴스 증폭기(814)의 바이어스 전류와 저장 캐패시터(808)의 값은 속도/정밀도 트레이드-오프를 결정하고, 예를 들어, 얼마나 정밀한 장치 파라미터 변동들이 보상되는가, 얼마나 빨리 그것이 행해질 수 있는가를 결정한다. 통상, 상술한 피드백 과정은 정밀도의 가용한 레벨 내에서 수렴을 확실히 하도록 충분한 횟수가 반복된다.

수렴 과정의 끝에서 저장 캐패시터(808)상의 데이터는 펄스 높이 RAM(804)(LD 및 CAL 신호들이 캘리브레이션의 끝에서 활성화될 때)으로 기록되고, 캘리브레이션이 완성된다. 통상, 이 지점에서 드라이브/보상 회로는 정상 모드로 스위치되고, 디스플레이는 종래 이용을 위해 준비된다.

상술한 드라이브/보상 회로는 실시예이고, 또한, 본 발명의 목적은 다른 회로로 도달할 수도 있다는 것이 이해될 것이다.

예를 들어, 다른 회로가 도 9에 도시된다. 도시된 바와 같이, 회로는 도 7의 그것과 유사하지만, 제어는 다르게 이루어진다. P3를 통해 흐르는 전류를 제어하는 P6 및 P7 대신에, 도 9의 회로에서 P3를 통해 흐르는 전류는 직접 전류 소스(91)에 의해 제어된다. 캘리브레이션 모드에서 측정되는 V _m 의 값은 P3를 통해 유도되는 전류를 제어한다. 따라서, P6 및 P7의 게이트 바이어스를 조율하는 대신에, 다른 드라이브/보상 회로에서 P3의 소스 전류는 직접 조율된다.

도 10은 본 발명에 따른 디스플레이 장치(100)의 실시예를 개략적으로 설명한다. 장치는 다수의 행과 열 컨덕터 라인들, 열 드라이브/보상 회로와 행 드라이브/보상 회로를 구비한다. 각각의 행과 열의 교차는 도 7에 도시된 회로의 실시예로, 픽셀과 관련된다. 픽셀들은 제 2 기판 영역상에 배치되고, 열과 행 드라이브/보상 회로는 픽셀-프리 제 2 기판 영역상에 배치된다. 실시예에 의해, 행 컨턱터 라인들은 ROW, ROWB, RST 및 RSTB를 구비하고, 열 컨덕터 라인들은 COL, COLB, V _dd 및 접지를 구비한다.

상술한 설명은 주로 유기적 활성 물질을 갖는 픽셀 FETs에 관한 것이다. 그러나, 본 발명은 거기에 한정되는 것이 아니라, 무기적(예를 들어, 비결정 또는 다결정 Si) 활성 물질을 갖는 픽셀 트랜지스터들이 고려된다. 용어들 "organic" 및 "inorganic"은 여기서 그들의 종래 의미를 가진다.

여기서 드라이브/보상 회로 도면은 p-채널 FETs를 도시한다는 것이 주지될 것이다. 그러나, 이는 단지 디자인 선택의 문제이고, 본 발명은 n-채널 FETs 또는 p-채널 및 n-채널 FETs로 행해질 것이다.

종래 기술은 유기적 LED 및/또는 픽셀 FET를 형성하는데 사용될 수 있는 다양한 물질들을 공지한다. 그들 사이는 올리고시오펜(oligothiophene), 펜턴스(pentacence), 디-알-안시라디스이오펜(Di-R-anthradithiophene), 여기서 R은 m이 0 내지 18인 C _m H _2m+1 또는 C _y H _2y+1 OC _z H _2z 이고, 여기서 z+y=4 내지 17이고, y는 제로보다 크고, z는 2보다 크고, 비스-벤조디시오펜(bis-benzodithiophene), 피델로시야닌(phthalocyanine) 코디네이션 화합물들(compounds)과, 리기오레귤러 폴리(regioregular poly)(3-alkylthiophene)이다. 특히 양호한 물질들은 폴리(phenylenevinylene)(PPV), 비스(bis)(triphenyl diamine)(TAD), 트리(tris)(8-hydroxy quinolinato) 알루미늄(Alq)과, 비스(10-hydroxybenzo quinolinato) 베릴리윰(beryllium)이 있다.

본 발명에 따른 디스플레이 장치는 다수의 명목상의 동일 스마트 픽셀들, 유기적 발광 다이오드를 구비하는 주어진 픽셀과, 유기적 또는 무기적(예를 들어, 비결정 또는 다결정 Si) 픽셀 FET를 구비한다. 또한, 디스플레이는 유기적 소자들과 관련된 비-이상성들을 완화하거나 또는 제거하기 위해 개조된 드라이브/보상 회로를 구비한다.