技术领域
[0001] 本
申请涉及一种
有源矩阵有机发光二极管(active-matrix organic light emitting diode,AMOLED)
显示面板，特别涉及AMOLED的像素补偿电路。
背景技术
[0002] 有源有机
发光二极管(AMOLED)是一种
电流型器件，其对
背板技术的
稳定性和均匀性要求极高。目前AMOLED所采用的背板技术主要包括多晶
硅和金属
氧化物
薄膜晶体管两种，但由于这些
薄膜晶体管会存在有
阈值电压(VTH)的漂移，因此流经每个像素的电流皆有所不同，造成像素间
亮度不均匀的问题。再者，
有机发光二极管在长时间工作下，容易造成AMOLED面板的老化。
[0003] 参照图1，图1为
现有技术中的像素补偿电路示意图。其结构为由五个薄膜晶体管及一个存储电容(5T1C)组成，再藉由
信号源的时序电压控制，可以得到一与阈值电压无关但与OLED的
阳极电压有关的机发光二极管电流关系式。然而，上述之方法虽然可以抿除掉AMOLED的阈值电压，但是仍然存在着有机发光二极管的阳极电压的影响。
[0004] 因此，为了能够解决像素间的亮度不均匀以及延缓AMOLED面板的老化，有必要提供一种像素补偿电路，以解决现有技术存在的问题。
发明内容
[0005] 本发明的目的在于提供一种像素补偿电路，以解决像素间的亮度不均匀的问题。
[0006] 为实现上述目的，本发明提供一种AMOLED的像素补偿电路，包括:
[0007] 一第一
开关，其第一端电性连接至第一电压，其第二端用以接收第一信号源；
[0008] 一第二开关，其第二端用以接收第二信号源，其第三端连接至所述第一开关的第三端；
[0009] 一第三开关，其第二端用以接收第四信号源；
[0010] 一第四开关，其第一端连接至所述第三开关的第一端，其第二端用以接收第三信号源，其第三端电性连接至第二电压；
[0011] 一第五开关，其第一端电性连接至第三电压，其第二端用以接收所述第二信号源并且与所述第二开关的第二端连接；
[0012] 一第六开关，其第一端连接至所述第五开关的第三端，其第二端用以接收所述第四信号源并且与所述第三开关的第二端连接，其第三端与所述第三开关的第一端以及所述第四开关的第一端连接；
[0013] 一第七开关，其第一端与所述第三开关的第一端、所述第四开关的第一端以及所述第六开关的第三端连接，其第二端连接至所述第二开关的第一端，其第三端与所述第一开关的第三端以及所述第二开关的第三端连接；
[0014] 一有机发光二极管，其第一端连接至所述第三开关的第三端；以及
[0015] 一存储电容，其第一端与所述第五开关的第三端以及所述第六开关的第一端连接，其第二端与所述第二开关的第一端以及所述第七开关的第二端连接。
[0016] 进一步地，所述第一开关至所述第七开关均为薄膜晶体管。
[0017] 进一步地，所述第一信号源、所述第二信号源、所述第三信号源以及所述第四信号源的时序依次可以分为初始阶段、编程阶段以及发光阶段。
[0018] 进一步地，于所述初始阶段中，所述第一信号源及所述第二信号源为高电平，所述第三信号源及所述第四信号源为低电平。
[0019] 进一步地，于所述编程阶段，所述第二信号源及所述第三信号源为高电平，所述第一信号源及所述第四信号源为低电平。
[0020] 进一步地，于所述发光阶段，所述第一信号源及所述第四信号源为高电平，所述第二信号源及所述第三信号源为低电平。
[0021] 进一步地，于所述初始阶段中，所述第七开关的第二端电压VG满足关系式：VG＝VDD，所述第五开关的第三端电压VA满足关系式：VA＝VREF，其中VDD为所述第一电压，VREF为所述第三电压。
[0022] 进一步地，于所述编程阶段，所述存储电容上的电压值VCs满足关系式：VCs＝VDATA+VTH-VREF，其中VDATA为所述第二电压，VTH为阈值电压。
[0023] 进一步地，于所述发光阶段，所述第七开关的第一端电压VS满足关系式：VS＝VOLED，所述第七开关的第二端电压VG满足关系式：VG＝VDATA+VTH-VREF+VOLED，其中VOLED为OLED的阳极电压。
[0024] 进一步地，流经OLED的电流IOLED满足关系式： 其中μ为载子迁移率，Cox为栅极氧化层的单位电容大小，W是薄膜晶体管的栅极宽度，L是薄膜晶体管的
栅极长度。
[0025] 本发明所设计的像素补偿电路可以同时解决AMOLED显示背板技术中存在的薄膜晶体管电学特性不均匀性及不稳定性问题，具体地为阈值电压漂移以及有机发光二极管老化的问题。不仅能够有效地提升AMOLED面板的显示
质量，更有望促成AMOLED面板大规模的量产。可见，本发明具有前瞻性，相较于现有技术，其优势十分明显。
附图说明
[0026] 图1为现有技术中的像素补偿电路示意图。
[0027] 图2为本发明
实施例中的像素补偿电路示意图。
[0028] 图3为本发明实施例中的像素补偿电路时序图。
具体实施方式
[0029] 为使本发明的目的、技术方案及效果更加清楚、明确，以下参照附图并本发明作进一步地详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，本发明
说明书所使用的词语“实施例”意指用作实例、示例或例证，并不用于限定本发明。
[0030] 本发明提供一种AMOLED的像素补偿电路，其具备有解决像素间亮度不均匀导致AMOLED面板品质不佳的功效，旨在使阚值电压VTH及OLED的阳极电压VOLED不影响显示面板的发光电流。
[0031] 请参照图2，图2为本发明实施例中的像素补偿电路示意图。本发明的补偿电路包括有七个开关(T1、T2、T3、T4、T5、T6以及DTFT)以及一个存储电容Cs，其中每个开关都包括有一第一端、一第二端以及一第三端。在本实施例中，所述七个开关均为薄膜晶体管(thin film transistor,TFT)，因此每个开关个别具有源极端、栅极端以及漏极端，其对应到所述第一端、所述第二端以及所述第三端。可以理解的，第一端可以为源极端或是漏极端，若是第一端为源极端，则第三端为漏极端，反之亦然。一般而言会将连接有输入电压的端点为源极端，另一端则为漏极端。
[0032] 在本实施例中，第一开关T1的第一端电性连接至第一电压VDD，其第二端则是用以接收来自第一信号源SCAN 1的信号，其第三端电性连接第二开关T2的第三端以及第七开关DTFT的第三端，其中第一电压VDD为
电源电压，为了方便说明，下文中皆以电源电压称呼第一电压。另外，第一信号源SCAN 1为来自扫描线(未图式)的电平信号，藉由所述电平信号控制第一开关T1的开与关。
[0033] 在本实施例中，第二开关T2的第一端连接至第七开关DTFT的第二端以及存储电容Cs的第二端，并且相交于
节点G，其第二端用以接收来自第二信号源SCAN 2的信号并且与第五开关T5的第二端连接，其第三端连接至第一开关T1的第三端以及第七开关DTFT的第三端，其中第二信号源SCAN 2为来自扫描线(未图式)的电平信号，藉由所述电平信号控制第二开关T2以及第五开关T5的开与关。
[0034] 在本实施例中，第三开关T3的第一端连接至第四开关T4的第一端、第六开关T6的第三端以及第七开关DTFT的第一端，并且相交于节点S，其第二端用以接收来自第四信号源EM的信号以及连接至第六开关T6的第二端，其第三端电性连接至具有OLED阳极电压VOLED的第一端，其中第四信号源EM为光发射信号端，其藉由输入电平信号控制第三开关T3以及第六开关T6的开与关。
[0035] 在本实施例中，第四开关T4的第一端连接至第三开关T3的第一端、第六开关T6的第三端以及第七开关DTFT的第一端，并且交点为节点S，其第二端用以接收来自第三信号源SCAN 3的信号，其第三端电性连接至第二电压VDATA，其中第三信号源SCAN 3为来自扫描线(未图式)的电平信号，藉由所述电平信号控制第四开关T4的开与关，第二电压VDATA为数据电压，为了方便说明，下文中的第二电压皆以数据电压称呼。
[0036] 在本实施例中，第五开关T5的第一端电性连接至第三电压VREF，其第二端用以接收来自第二信号源SCAN 2的信号并且与第二开关T2的第二端连接，其第三端连接至第六开关T6的第一端以及存储电容Cs的第一端，并且交点为节点A，其中第三电压VREF为参考电压，为了方便说明，下文中的第三电压皆以参考电压称呼。
[0037] 在本实施例中，第六开关T6的第一端端连接至第五开关T5的第三端以及存储电容Cs的第一端，并且交点为节点A，其第二端用以接收来自第四信号源EM的信号并且与第三开关T3的第二端连接，其第三端则是与第三开关T3的第一端、第四开关T4的第一端以及第七开关DTFTF的第一端连接，并且相交于节点S。
[0038] 在本实施例中，第七开关DTFT的第一端与第三开关T3的第一端、第四开关T4的第一端以及第六开关T6的第三端连接，并且相交于节点S，其第二端连接至第二开关T2的第一端以及存储电容Cs的第二端，并且交点为节点G，其第三端则与第一开关T1的第三端以及第二开关T2的第三端连接。
[0039] 在本实施例中，存储电容Cs的第一端与第五开关T5的第三端以及第六开关T6的第一端连接相交于节点A，其第二端与第二开关T2的第一端以及第七开关DTFT的第二端连接相交于节点G。
[0040] 在本实施例中，有机发光二极管具有一第一端以及一第二端，其第一端连接有OLED的阳极电压VOLED并且其与第三开关T3的第三端连接。
[0041] 结合图3所示，图3为本发明实施例中的像素补偿电路时序图。本发明藉由7T1C(即七个薄膜晶体管以及一个存储电容)的结构搭配信号源输入的高低电平，实现流经OLED的电流不受阈值电压VTH以及有机发光二极管的阳极电压VOLED影响。
[0042] 在本实施例中，第一信号源SCAN 1的电平控制第一开关T1的开与关、第二信号源SCAN 2的电平控制第二开关T2以及第五开关T5的开与关、第三信号源SCAN 3的电平控制第四开关T4的开与关、第四信号源EM的电平控制第三开关T3以及第六开关T6的开与关。具体来说，当输入电平为高电平时，则薄膜晶体管为打开的状态，当输入电平为低电平时，则薄膜晶体管为关闭的状态。
[0043] 在本实施例中，每个信号源的电平都会经历三个阶段，依序分别是初始阶段、编程阶段以及发光阶段。也就是说本发明的像素补偿电路的运作可以进行若干个循环周期，并且每一循环周期会依序执行初始阶段、编程阶段以及发光阶段。因此在每个循环周期的三个阶段中，节点之间的电压值如下表所示：
[0044]
[0045] 其具体说明如下:
[0046] 在初始阶段中，第一信号源SCAN 1以及第二信号源SCAN 2为高电平，第三信号源SCAN 3以及第四信号源EM为低电平，这表示着与第一信号源SCAN1连接的第一开关T1以及与第二信号源SCAN 2连接的第二开关T2与第五开关T5为打开的状态，而第三开关T3、第四开关T4、第六开关T6以及第七开关DTFT为关闭的状态。此时电源电压VDD会通过第一开关T1与第二开关T2向节点G初始化一个电压值，也就是说节点G的电压VG＝VDD。另一方面，参考电压VREF也会通过第五开关T5写入于节点A，即节点A的电压VA＝VREF。
[0047] 在编程阶段中，第二信号源SCAN 2以及第三信号源SCAN 3为高电平，第一信号源SCAN 1以及第四信号源EM为低电平，表示与第二信号源SCAN 2连接的第二开关T2与第五开关T5以及与第三信号源SCAN 3连接的第四开关T4为打开的状态，而第一开关T1、第三开关T3、第六开关T6为关闭的状态。由于在在初始阶段中，第七开关DTFT的第二端节点G被初始化了电源电压VDD，因此其也为打开的状态。此时由于第五开关T5仍然为打开的状态，因此节点A的电压VA＝VREF。另外数据电压VDATA会通过第四开关T4向节点S提供一个电压值，也就是说节点S的电压VS＝VDATA。再者，由于节点G的电压等于电源电压VDD，其电压值大于数据电压VDATA的电压值，因此节点G的电压会向数据电压VDATA放电，直到节点G的电压与节点S的电压差值为阈值电压VTH，即在编程阶段中，节点G的电压VG＝VDATA+VTH，因此此时的存储电容Cs的电压VCs＝VDATA+VTH-VREF。
[0048] 在发光阶段中，由于由电源电压VDD端输入的电流必须经过第一开关T1、第七开关DTFT以及第三开关T3方可使OLED发光，因此在此阶段中，第一信号源SCAN 1以及第四信号源EM被设定为高电平，第二信号源SCAN 2以及第三信号源SCAN 3为低电平，表示与第一信号源SCAN 1连接的第一开关T1以及与第四信号源EM连接的第三开关T3与第六开关T6为打开的状态，而第二开关T2、第四开关T4、第五开关T5为关闭的状态。另外，由于第七开关DTFT的第二端节点G具有一电压值，因此其也为打开的状态。在此阶段中，OLED的阳极电压VOLED由会经由第三开关T3及第六开关T6使得节点S与节点A均为VOLED，即VS＝VOLED与VA＝VOLED。此时节点G的电压会因为存储电容Cs的浮接，使得节点G的电压VG会自举为VDATA+VTH-VREF+VOLED，即VG＝VDATA+VTH-VREF+VOLED。
[0049] 综合上述，当电源电压VDD输入一启始电压与一启使电流后，本发明实施例中的像素补偿电路会根据7T1C的结构以及搭配信号源的高低电平，使得在发光阶段流经第七开关DTFT的电流数学关系式为：
[0050]
[0051]
[0052]
[0053]
[0054] 其中μ为载子遷移率，Cox为栅极氧化层的单位电容大小，W是薄膜晶体管的栅极宽度，L是薄膜晶体管的栅极长度。可以理解的是，在发光阶段中流经第七开关DTFT的电流即为流经OLED的电流。
[0055] 由此可知本发明提供的像素补偿电路的发光电流与阈值电压VTH及OLED的阳极电压VOLED无关，因此得以解决像素间电流不稳定，造成亮度不均匀的问题。相较于现有技术，本发明可以同时消除阈值电压VTH及OLED的阳极电压VOLED的因素，达到补偿的效果。并且，像素电路在非法光阶段OLED处于关闭状态，进而可以提高显示的
对比度，延缓OLED老化。
[0056] 虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的范围内，均可作各种更动与润饰，因此本申请的保护范围以
权利要求界定的范围为准。
