首页 / 专利库 / 物理 / 各向异性 / 降低导通电阻的SiC MPS结构及制备方法

降低导通电阻的SiC MPS结构及制备方法

阅读:818发布:2020-05-08

专利汇可以提供降低导通电阻的SiC MPS结构及制备方法专利检索,专利查询,专利分析的服务。并且本 发明 提供了一种降低导通 电阻 的SiC MPS结构及制备方法,包括:N型衬底和成型于所述N型衬底上表面的N型 外延 层,所述N型外延层的上表面开设有沟槽;所述沟槽的底部成型有P型掺杂区;所述N型外延层的上表面以及所述沟槽内成型有 正面 金属层,所述正面金属层与所述N型外延层肖特基 接触 ,所述正面金属层与所述P型掺杂区 欧姆接触 。本发明节省了P型注入和P型注入区的欧姆接触区域的 光刻 制程;改善了MPS在低导通状态的导通电阻增加的问题。,下面是降低导通电阻的SiC MPS结构及制备方法专利的具体信息内容。

1.一种降低导通电阻的SiC MPS结构,其特征在于,包括:N型衬底和成型于所述N型衬底上表面的N型外延层,所述N型外延层的上表面开设有沟槽;
所述沟槽的底部成型有P型掺杂区;
所述N型外延层的上表面以及所述沟槽内成型有正面金属层,所述正面金属层与所述N型外延层肖特基接触,所述正面金属层与所述P型掺杂区欧姆接触
2.根据权利要求1所述的降低导通电阻的SiC MPS结构,其特征在于,所述N型衬底的下表面成型有背面金属层,所述背面金属层与所述N型衬底的下表面欧姆接触。
3.一种降低导通电阻的SiC MPS结构的制备方法,其特征在于,包括:
步骤1:在晶圆的上表面沉积一层SiO2层,根据沟槽所需开设的位置对SiO2层进行刻蚀,裸露出对应位置的N型外延层的上表面,所述晶圆包括N型衬底及N型衬底上表面的N型外延层;
步骤2:对裸露的N型外延层的上表面进行刻蚀,形成沟槽;
步骤3:向沟槽底部进行P型掺杂形成P型掺杂区,并去除SiO2层;
步骤4:在晶圆的表面形成一层炭膜,进行高温回火后去除所述炭膜;
步骤5:在沟槽的侧壁形成SiO2层或阻挡层;
步骤6:在所述晶圆上表面沉积第一金属层并进行刻蚀,利用选择性金属化技术进行第一次金属回火,只在P型掺杂区上形成欧姆接触的金属化物层;
步骤7:去除未形成金属硅化物的第一金属层,去除沟槽侧壁的SiO2层或阻挡层;
步骤8:在所述晶圆上表面沉积第二金属层并进行第二次金属回火,在所述晶圆上表面除所述金属硅化物以外的区域形成肖特基接触的正面金属层;
步骤9:在所述晶圆的下表面进行金属沉积及回火,形成欧姆接触的背面金属层。
4.根据权利要求3所述的降低导通电阻的SiC MPS结构的制备方法,其特征在于,所述步骤1中,通过化学气相沉积方式沉积SiO2层,根据沟槽所需开设的位置制备对准层光罩对SiO2层进行光刻,裸露出对应位置的N型外延层的上表面。
5.根据权利要求3所述的降低导通电阻的SiC MPS结构的制备方法,其特征在于,所述步骤2包括:对裸露的N型外延层的上表面进行干法刻蚀,干法刻蚀中调整SiO2层与N型外延层的刻蚀比例,确保SiO2层的残留厚度能够阻挡离子植入。
6.根据权利要求3所述的降低导通电阻的SiC MPS结构的制备方法,其特征在于,所述步骤3包括:通过高温离子植入的方式向沟槽底部进行P型掺杂形成P型掺杂区,并以湿法刻蚀的方式去除SiO2层。
7.根据权利要求3所述的降低导通电阻的SiC MPS结构的制备方法,其特征在于,所述步骤4中:所述炭膜通过在晶圆的表面利用沉积或烧结光刻胶的方式形成。
8.根据权利要求3所述的降低导通电阻的SiC MPS结构的制备方法,其特征在于,所述步骤5包括:以热化或沉积方式在晶圆的上表面和沟槽内形成一层SiO2层或阻挡层并以干法刻蚀的方式去除,调整干法刻蚀的各向异性,确保沟槽的侧壁留有SiO2层或阻挡层。
9.根据权利要求3所述的降低导通电阻的SiC MPS结构的制备方法,其特征在于,所述步骤6包括:
在所述晶圆上表面沉积第一金属层,在第一金属层上涂布光刻胶或非相性填充物,并进行刻蚀,露出沟槽外凸台上表面的第一金属层;
通过金属刻蚀去除沟槽外凸台上表面的第一金属层,并去除沟槽内的光刻胶或非相性填充物;
利用选择性金属化方法进行第一次金属回火,只在P型掺杂区上形成欧姆接触的金属硅化物层。
10.根据权利要求3所述的降低导通电阻的SiC MPS结构的制备方法,其特征在于,所述步骤7包括:以湿法刻蚀去除未形成金属硅化物的第一金属层,并去除沟槽侧壁的SiO2层或阻挡层。

说明书全文

降低导通电阻的SiC MPS结构及制备方法

技术领域

[0001] 本发明涉及半导体技术领域,具体地,涉及一种降低导通电阻的SiC MPS结构及制备方法。

背景技术

[0002] SiC二极管虽然优于基的产品,但是仍然存在高漏电或是高电阻不匹配,两者性能无法兼得的改进空间,传统结构的肖特基势垒二极管(SBD,Schottky Barrier Diode)在高反压下有极高漏电流和大电流导通时压降太大的问题,业界常见发表的新型的结势垒肖特基二极管(JBS,Junction Barrier Schottky diode)虽然改善了漏电流,但是增加了导通压降而且仍然存在大电流导通时压降太大的问题,有些公司提出新一代的结构:混合PN结肖特基二极管结构(MPS,Merged PiN Schottky diode)虽然进一步改善了漏电流和大电流导通时压降太大的问题;但是仍然增加了导通压降性能不佳的问题。而且在工艺上还需要额外的光照制程(photo layer),不但增加了工艺的复杂性。而且还增加了生产成本以及生产周期。
[0003] 专利文献CN 109860273A公开了一种MPS二极管器件及其制备方法。所述MPS二极管器件自下而上包括阴极电极、N+化硅衬底、N-外延层和阳极电极;所述N-外延层具有至少两个P+区;相邻两个所述P+区之间具有N-补偿掺杂区,所述N-补偿掺杂区的深度小于或者等于所述P+区的深度,所述N-补偿掺杂区的掺杂浓度高于所述N-外延层的掺杂浓度;所述阳极电极包括第一金属和第二金属,所述P+区表面与所述第一金属之间为欧姆接触,所述N-补偿掺杂区表面与所述第二金属之间为肖特基接触。
[0004] 图1为传统MPS二级管的结构,它藉由P型参杂区屏蔽肖特基接面的电场强度,有效的降低了组件的漏电流,另外由于电导调制(conductivity modulation)的效应,MPS二级管大电流导通时具有更好的导通特性。但是在低导通状态时由于P型区域不在导通状态,因此MPS增加了低导通状态的导通电阻。另外在工艺上P型区域的欧姆接触还需要一道额外的光刻制程(Photo layer)。

发明内容

[0005] 针对现有技术中的缺陷,本发明的目的是提供一种降低导通电阻的SiC MPS结构及制备方法。
[0006] 根据本发明提供的一种降低导通电阻的SiC MPS结构,包括:N型衬底和成型于所述N型衬底上表面的N型外延层,所述N型外延层的上表面开设有沟槽;
[0007] 所述沟槽的底部成型有P型掺杂区;
[0008] 所述N型外延层的上表面以及所述沟槽内成型有正面金属层,所述正面金属层与所述N型外延层肖特基接触,所述正面金属层与所述P型掺杂区欧姆接触。
[0009] 优选地,所述N型衬底的下表面成型有背面金属层,所述背面金属层与所述N型衬底的下表面欧姆接触。
[0010] 根据本发明提供的一种降低导通电阻的SiC MPS结构的制备方法,包括:
[0011] 步骤1:在晶圆的上表面沉积一层SiO2层,根据沟槽所需开设的位置对SiO2层进行刻蚀,裸露出对应位置的N型外延层的上表面,所述晶圆包括N型衬底及N型衬底上表面的N型外延层;
[0012] 步骤2:对裸露的N型外延层的上表面进行刻蚀,形成沟槽;
[0013] 步骤3:向沟槽底部进行P型掺杂形成P型掺杂区,并去除SiO2层;
[0014] 步骤4:在晶圆的表面形成一层炭膜,进行高温回火后去除所述炭膜;
[0015] 步骤5:在沟槽的侧壁形成SiO2层或阻挡层;
[0016] 步骤6:在所述晶圆上表面沉积第一金属层并进行刻蚀,利用选择性金属化技术进行第一次金属回火,只在P型掺杂区上形成欧姆接触的金属硅化物层;
[0017] 步骤7:去除未形成金属硅化物的第一金属层,去除沟槽侧壁的SiO2层或阻挡层;
[0018] 步骤8:在所述晶圆上表面沉积第二金属层并进行第二次金属回火,在所述晶圆上表面除所述金属硅化物以外的区域形成肖特基接触的正面金属层;
[0019] 步骤9:在所述晶圆的下表面进行金属沉积及回火,形成欧姆接触的背面金属层。
[0020] 优选地,所述步骤1中,通过化学气相沉积方式沉积SiO2层,根据沟槽所需开设的位置制备对准层光罩对SiO2层进行光刻,裸露出对应位置的N型外延层的上表面。
[0021] 优选地,所述步骤2包括:对裸露的N型外延层的上表面进行干法刻蚀,干法刻蚀中调整SiO2层与N型外延层的刻蚀比例,确保SiO2层的残留厚度能够阻挡离子植入。
[0022] 优选地,所述步骤3包括:通过高温离子植入的方式向沟槽底部进行P型掺杂形成P型掺杂区,并以湿法刻蚀的方式去除SiO2层。
[0023] 优选地,所述步骤4中:所述炭膜通过在晶圆的表面利用沉积或烧结光刻胶的方式形成。
[0024] 优选地,所述步骤5包括:以热化或沉积方式在晶圆的上表面和沟槽内形成一层SiO2层或阻挡层并以干法刻蚀的方式去除,调整干法刻蚀的各向异性,确保沟槽的侧壁留有SiO2层或阻挡层。
[0025] 优选地,所述步骤6包括:
[0026] 在所述晶圆上表面沉积第一金属层,在第一金属层上涂布光刻胶或非相性填充物,并进行刻蚀,露出沟槽外凸台上表面的第一金属层;
[0027] 通过金属刻蚀去除沟槽外凸台上表面的第一金属层,并去除沟槽内的光刻胶或非相性填充物;
[0028] 利用选择性金属化方法进行第一次金属回火,只在P型掺杂区上形成欧姆接触的金属硅化物层。
[0029] 优选地,所述步骤7包括:以湿法刻蚀去除未形成金属硅化物的第一金属层,并去除沟槽侧壁的SiO2层或阻挡层。
[0030] 与现有技术相比,本发明具有如下的有益效果:
[0031] 1.节省了P型注入和P型注入区的欧姆接触区域的光刻制程;
[0032] 2.改善了MPS在低导通状态的导通电阻增加的问题。附图说明
[0033] 通过阅读参照以下附图对非限制性实施例所作的详细描述,本发明的其它特征、目的和优点将会变得更明显。
[0034] 图1为传统MPS二极管的结构示意图。
[0035] 图2为本发明的SiC MPS结构示意图。
[0036] 图3至图11为本发明SiC MPS结构的制备流程图

具体实施方式

[0037] 下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明,但不以任何形式限制本发明。应当指出的是,对本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变化和改进。这些都属于本发明的保护范围。
[0038] 如图2所示,本发明提供的一种降低导通电阻的SiC MPS结构,包括:N型衬底1和成型于N型衬底上表面的N型外延层2,N型外延层2的上表面开设有沟槽,沟槽的底部成型有P型掺杂区3。N型外延层2的上表面以及沟槽内成型有正面金属层5,正面金属层5与N型外延层2肖特基接触,正面金属层5与P型掺杂区3通过金属硅化物层4欧姆接触。N型衬底1的下表面成型有背面金属层6,背面金属层6与N型衬底1的下表面欧姆接触。
[0039] 如图3至图11所示,本发明提供的一种降低导通电阻的SiC MPS结构的制备方法,包括:
[0040] 步骤1:在SiC晶圆的上表面通过化学气相沉积方式沉积一层SiO2层7,根据沟槽所需开设的位置制备对准层光罩对SiO2层进行光刻,裸露出对应位置的N型外延层2的上表面,如图3所示。晶圆包括N型衬底1及N型衬底1上表面的N型外延层2。
[0041] 步骤2:对裸露的N型外延层2的上表面进行干法刻蚀,形成沟槽,如图4所示,整体构成沟槽和凸台的结构。干法刻蚀中调整SiO2层7与N型外延层2的刻蚀比例,确保SiO2层7的残留厚度能够阻挡离子植入。
[0042] 步骤3:通过高温离子植入的方式向沟槽底部进行P型掺杂形成P型掺杂区3,并以湿法刻蚀的方式去除SiO2层,如图5所示。
[0043] 步骤4:通过在晶圆的表面利用沉积或烧结光刻胶的方式,在晶圆的表面形成一层炭膜,进行高温回火后去除炭膜。
[0044] 步骤5:以热氧化或沉积方式在晶圆的上表面和沟槽内形成一层SiO2层或阻挡层8并以干法刻蚀的方式去除,调整干法刻蚀的各向异性,确保沟槽的侧壁留有SiO2层或阻挡层8,如图6所示。
[0045] 步骤6:在晶圆上表面沉积第一金属层9,在第一金属层9上涂布光刻胶或非相性填充物10,并进行刻蚀,露出沟槽外凸台上表面的第一金属层9,如图7所示。
[0046] 通过金属刻蚀去除沟槽外凸台上表面的第一金属层9,并去除沟槽内的光刻胶或非相性填充物10,如图8所示。
[0047] 利用选择性金属化方法进行第一次金属回火,只在P型掺杂区3上形成欧姆接触的金属硅化物层4,如图9所示。
[0048] 步骤7:以湿法刻蚀去除未形成金属硅化物的第一金属层9,并去除沟槽侧壁的SiO2层或阻挡层8,如图10所示。
[0049] 步骤8:在晶圆上表面沉积第二金属层并进行第二次金属回火,在晶圆上表面除金属硅化物4以外的区域形成肖特基接触的正面金属层11,如图11所示。
[0050] 步骤9:在晶圆的下表面进行金属沉积及回火,形成欧姆接触的背面金属层6,最终如图2所示。
[0051] 在本申请的描述中,需要理解的是,术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
[0052] 以上对本发明的具体实施例进行了描述。需要理解的是,本发明并不局限于上述特定实施方式,本领域技术人员可以在权利要求的范围内做出各种变化或修改,这并不影响本发明的实质内容。在不冲突的情况下,本申请的实施例和实施例中的特征可以任意相互组合。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈