电源转换器以及用于控制该电源转换器的方法和控制器专利检索-输出节点电信专利检索查询-专利查询网

电源转换器以及用于控制该电源转换器的方法和控制器

阅读：2发布：2020-07-05

专利汇可以提供电源转换器以及用于控制该电源转换器的方法和控制器专利检索，专利查询，专利分析的服务。并且本发明题为“电源转换器以及用于控制该电源转换器的方法和控制器 ”。提供了电源转换器以及用于控制该电源转换器的方法和控制器。至少一些示例性实施方案为方法，该方法包括：将能量存储在与变压器的次级绕组相关联的场中，该次级绕组被布置用于在该电源转换器的次级电路内进行反激操作；对耦接到该变压器的辅助绕组的电容器充电；使与该次级绕组相关联的该场中的该能量放电，以提供该电源转换器的输出电压；以及当流过该次级绕组的电流达到预定的低电平时，通过将该电容器耦接到该辅助绕组以在该变压器的初级绕组上产生电压来降低该电源转换器的初级电路中的主开关的两端的电压。，下面是电源转换器以及用于控制该电源转换器的方法和控制器专利的具体信息内容。

权利要求

1.一种操作电源转换器的方法，所述方法包括：
将能量存储在与变压器的次级绕组相关联的场中，所述次级绕组被布置用于在所述电源转换器的次级电路内进行反激操作；
对耦接到所述变压器的辅助绕组的电容器充电；
使与所述次级绕组相关联的所述场中的所述能量放电，以提供所述电源转换器的输出电压；以及当流过所述次级绕组的电流达到预定的低电平时，
通过将所述电容器耦接到所述辅助绕组以在所述变压器的初级绕组上产生电压来降低所述电源转换器的初级电路中的主开关的两端的电压。
2.根据权利要求1所述的方法，其中降低所述主开关的两端的电压还包括使所述初级电路中的电容与包括所述辅助绕组的辅助电路中的电感谐振。
3.根据权利要求1所述的方法，其中对所述电容器充电还包括使第一辅助开关变得导通，所述第一辅助开关耦接在所述辅助绕组的第一引线和所述电容器之间。
4.根据权利要求1所述的方法，其中降低所述主开关的两端的电压还包括通过使第二辅助开关变得导通将所述电容器耦接到所述辅助绕组，所述第二辅助开关耦接在所述辅助绕组的第一引线和所述电容器之间。
5.根据权利要求1所述的方法：
其中对所述电容器充电还包括使第一辅助开关变得导通，所述第一辅助开关耦接在所述辅助绕组的第一引线和所述电容器之间；并且
其中降低所述主开关的两端的电压还包括通过使第二辅助开关变得导通将所述电容器耦接到所述辅助绕组。
6.根据权利要求5所述的方法，还包括通过控制施加到所述第一辅助开关的控制信号的占空比来控制在所述电容器上产生的电压。
7.根据权利要求1所述的方法，其中在使所述场中的所述能量放电之后，在流过所述次级绕组的电流达到零时或之后，开始降低所述主开关的两端的电压。
8.一种用于电源转换器的初级控制器，所述初级控制器包括：
主栅极端子，所述主栅极端子被配置为耦接到主场效应晶体管FET的栅极；
辅助驱动器电路，所述辅助驱动器电路限定充电栅极输出部和谐振栅极输出部，所述充电栅极输出部被配置为耦接到充电控制FET，并且所述谐振栅极输出部被配置为耦接到谐振FET；
其中所述初级控制器被配置为在主FET的每个切换循环期间：
使所述主栅极端子断言；
在所述主栅极端子被断言的时间段期间使所述充电栅极输出部断言；以及在所述主栅极端子被去断言的时间段期间使所述谐振栅极输出部断言。
9.根据权利要求8所述的初级控制器，还包括：
开关节点端子，所述开关节点端子被配置为耦接到所述电源转换器的开关节点；
并且其中所述初级控制器被配置为基于在所述开关节点端子上感测到的电压来使所述谐振栅极输出部断言。
10.根据权利要求8所述的初级控制器，其中所述初级控制器被配置为在所述初级控制器感测到次级电流已经停止之后的预定时间段使所述谐振栅极输出部断言。
11.根据权利要求8所述的初级控制器，还包括：
所述充电控制FET，所述充电控制FET设置在所述初级控制器内并限定栅极、漏极和源极，所述充电控制FET的栅极耦接到所述充电栅极输出部，并且漏极耦接到第一开关端子；
和
所述谐振FET，所述谐振FET设置在所述初级控制器内并限定栅极、漏极和源极，所述谐振FET的栅极耦接到所述谐振栅极输出部，并且所述谐振FET的漏极耦接到第二开关端子。
12.一种电源转换器，所述电源转换器包括：
初级电路，所述初级电路包括：
变压器的初级绕组，所述初级绕组限定第一引线和第二引线，所述第一引线耦接到输入电压；
主开关，所述主开关限定控制输入部、第一连接部、第二连接部，所述第一连接部耦接到所述初级绕组的第二引线，并且所述第二连接部在所述初级电路上耦接到地；
辅助电路，所述辅助电路包括：
所述变压器的辅助绕组；
谐振开关，所述谐振开关限定控制输入部，所述谐振开关与所述辅助绕组串联耦接；
电感器，所述电感器与所述辅助绕组串联耦接；
电容器，所述电容器与所述辅助绕组和所述电感器串联耦接；
次级电路，所述次级电路包括：
所述变压器的次级绕组；和
次级开关，所述次级开关和次级绕组被布置用于反激操作并被配置为提供所述电源转换器的输出电压；
初级控制器，所述初级控制器包括：
主栅极端子，所述主栅极端子耦接到所述主开关的控制输入部；
辅助驱动器电路，所述辅助驱动器电路耦接到所述谐振开关的控制输入部；
其中所述初级控制器被配置为：
通过将断言信号驱动到所述主栅极端子，将能量存储在与所述变压器的次级绕组相关联的场中；
使与所述次级绕组相关联的所述场中的所述能量放电，以通过将非断言状态驱动到所述主栅极端子来提供所述电源转换器的输出电压；以及在所述主栅极端子的后续断言之前，
由所述辅助驱动器电路使所述谐振开关的控制输入部断言来降低所述主开关的两端的电压。

说明书全文

电源转换器以及用于控制该电源转换器的方法和控制器

技术领域

[0001] 本专利申请涉及电源转换器的技术领域，且具体地涉及布置用于反激操作的电源转换器。

背景技术

[0002] 反激电源转换器中的有源钳位电路在初级电路中使用两个电开关(例如，场效应晶体管或FET)：初级开关；以及钳位开关，该钳位开关将钳位电路选择性地耦接到初级电路的开关节点。基于与初级绕组的磁化电感、钳位电路的电容和初级开关的寄生漏极-源极电容的谐振，可以在下一个能量存储循环之前使初级开关的寄生电容放电。换句话讲，可以使用有源钳位电路实现零伏切换(ZVS)。ZVS降低开关损耗，并且还降低电磁干扰信号。发明内容

[0003] 一个示例性实施方案为操作电源转换器的方法，该方法包括：将能量存储在与变压器的次级绕组相关联的场中，该次级绕组被布置用于在电源转换器的次级电路内进行反激操作；对耦接到变压器的辅助绕组的电容器充电；使与次级绕组相关联的场中的能量放电，以提供电源转换器的输出电压；以及当流过次级绕组的电流达到预定的低电平时，通过将电容器耦接到辅助绕组以在变压器的初级绕组上产生电压来降低电源转换器的初级电路中的主开关的两端的电压。

[0004] 在示例性方法中，降低主开关的两端的电压还可以包括使初级电路中的电容与包括辅助绕组的辅助电路中的电感谐振。电容谐振还可以包括在场效应晶体管形式的主开关的漏极-源极电容和与辅助绕组串联耦接的电感器之间产生谐振。

[0005] 在示例性方法中，对电容器充电还可以包括使第一辅助开关变得导通，第一辅助开关耦接在辅助绕组的第一引线和电容器之间。示例性方法还可以包括通过控制施加到第一辅助开关的控制信号的占空比来控制在电容器上产生的电压。

[0006] 在示例性方法中，降低主开关的两端的电压还可以包括通过使第二辅助开关变得导通将电容器耦接到辅助绕组，第二辅助开关耦接在辅助绕组的第一引线和电容器之间。

[0007] 在示例性方法中，对电容器充电还可以包括使第一辅助开关变得导通，第一辅助开关耦接在辅助绕组的第一引线和电容器之间。并且在示例性方法中，降低主开关的两端的电压还可以包括通过使第二辅助开关变得导通将电容器耦接到辅助绕组。示例性方法还可以包括通过控制施加到第一辅助开关的控制信号的占空比来控制在电容器上产生的电压。

[0008] 在示例性方法中，可在使场中的能量放电之后，在流过次级绕组的电流达到零时或之后，开始降低主开关的两端的电压。

[0009] 在示例性方法中，降低主开关的两端的电压还可以使电压降低到包括100毫伏(mV)和-100mV之间的电压范围。并且示例性方法然后还可以包括重复存储能量步骤。

[0010] 另一示例为电源转换器，该电源转换器包括：初级电路；辅助电路；次级电路；以及初级控制器。该初级电路可以包括：变压器的初级绕组，该初级绕组限定第一引线和第二引线，该第一引线耦接到输入电压；主开关，该主开关限定控制输入部、第一连接部、第二连接部，该第一连接部耦接到初级绕组的第二引线，并且该第二连接部在初级电路上耦接到地。辅助电路可以包括：变压器的辅助绕组；谐振开关，该谐振开关限定控制输入部，该谐振开关与辅助绕组串联耦接；电感器，该电感器与辅助绕组串联耦接；电容器，该电容器与辅助绕组和电感器串联耦接。次级电路可包括：变压器的次级绕组；以及次级开关，该次级开关和次级绕组被布置用于反激操作并被配置为提供电源转换器的输出电压。初级控制器可以包括：主栅极端子，该主栅极端子耦接到主开关的控制输入部；辅助驱动器电路，该辅助驱动器电路耦接到谐振开关的控制输入部。初级控制器可以被配置为：通过将断言信号驱动到主栅极端子，将能量存储在与变压器的次级绕组相关联的场中；使与次级绕组相关联的场中的能量放电，以通过将非断言状态驱动到主栅极端子来提供电源转换器的输出电压；
以及在主栅极信号的后续断言之前，由辅助驱动器电路使谐振开关的控制输入部断言来降低主开关的两端的电压。

[0011] 在示例性电源转换器中，辅助电路还可以包括：充电控制开关，该充电控制开关限定控制输入部，该充电控制开关与谐振开关串联耦接。并且在示例性电源转换器中，辅助驱动器电路耦接到充电控制开关的控制输入部，并且辅助驱动器电路可以被配置为通过控制驱动到充电控制开关的控制输入部的栅极信号的占空比来控制在电容器上产生的电压。初级控制器还可以包括第一开关端子和第二开关端子，谐振开关和充电控制开关直接串联耦接并设置在初级控制器内，第一开关端子耦接到充电控制开关的漏极，并且第二开关端子耦接到谐振开关的漏极。

[0012] 在示例性电源转换器中，初级控制器降低主开关的两端的电压，初级控制器被配置为将主开关的两端的电压降低到100毫伏(mV)和-100mV(包括端值)之间的电压范围。

[0013] 另一示例为用于电源转换器的初级控制器，该初级控制器包括：主栅极端子，该主栅极端子被配置为耦接到主场效应晶体管(FET)的栅极；辅助驱动器电路，该辅助驱动器电路限定充电栅极输出部和谐振栅极输出部，该充电栅极输出部被配置为耦接到充电控制FET，并且该谐振栅极输出部被配置为耦接到谐振FET。初级控制器可以被配置为在主FET的每个切换循环期间：使主栅极端子断言；在主栅极端子断言的时间段期间使充电栅极输出部断言；以及在主栅极端子去断言的时间段期间使谐振栅极输出部断言。

[0014] 示例性初级控制器还可以包括：开关节点端子，该开关节点端子被配置为耦接到电源转换器的开关节点；并且其中初级控制器被配置为基于在开关节点端子上感测到的电压来使谐振栅极输出部断言。初级控制器可以被配置为当在开关节点端子上感测到的电压指示通过电源转换器的次级绕组的电流已经停止时使谐振栅极输出部断言。

[0015] 示例性初级控制器可以被配置为在初级控制器感测到次级电流已经停止之后的预定时间段内使谐振栅极输出部断言。

[0016] 示例性初级控制器还可以包括：充电控制FET，该充电控制FET设置在初级控制器内并限定栅极、漏极和源极，该充电控制FET的栅极耦接到充电栅极输出部，并且漏极耦接到第一开关端子；以及谐振FET，该谐振FET设置在初级控制器内并限定栅极、漏极和源极，该谐振FET的栅极耦接到谐振栅极输出部，并且谐振FET的漏极耦接到第二开关端子。辅助驱动器电路可以被配置为：在主栅极端子断言的时间段期间使充电栅极输出部断言；监测第二开关端子上的电压；以及当第二开关端子上的电压上升到预定电压时，使充电栅极输出部去断言。附图说明

[0017] 为了详细描述示例性实施方案，现在将参照附图，在附图中：

[0018] 图1示出了根据至少一些实施方案的电源转换器；

[0019] 图2示出了根据至少一些实施方案的时序图；

[0020] 图3在左侧示出了根据至少一些实施方案的在第一谐振周期期间的等效电路，并且在右侧示出了根据至少一些实施方案的谐振坐标图；

[0021] 图4在左侧示出了根据至少一些实施方案的在第二谐振周期期间的等效电路，并且在右侧示出了根据至少一些实施方案的谐振坐标图；

[0022] 图5示出了根据至少一些实施方案的电源转换器；

[0023] 图6示出了根据至少一些实施方案的初级控制器；

[0024] 图7示出了根据至少一些实施方案的辅助电路；

[0025] 图8示出了根据至少一些实施方案的辅助电路；

[0026] 图9示出了根据至少一些实施方案的辅助电路；

[0027] 图10示出了根据至少一些实施方案的辅助电路；并且

[0028] 图11示出了根据至少一些实施方案的方法。

[0029] 定义

[0030] 各种术语用来指特定系统部件。不同公司可用不同名称来指一种部件-本文献并非意于在名称不同而功能相同的部件之间作出区分。在下面的讨论中以及在权利要求书中，术语“包括”和“包含”以开放形式使用，并且因此，这些术语应被解释成意指“包括但不限于…”。另外，术语“耦合”或“耦接”旨在意指间接连接或直接连接。因此，如果第一器件耦接到第二器件，则该连接可通过直接连接或通过经由其他器件和连接的间接连接进行。

[0031] “控制器”应意指被配置为读取信号并响应于此类信号而采取动作的单独电路部件、衬底上构造的专用集成电路(ASIC)、衬底上构造的微控制器(其中控制软件存储在衬底上)、现场可编程门阵列(FPGA)、或它们的组合。

[0032] 就电气设备而言，术语“输入”和“输出”是指到电气设备的电连接，并且不应被视为需要操作的动词。例如，控制器可具有栅极输出部和一个或多个感测输入。

具体实施方式

[0033] 以下讨论涉及本发明的各种实施方案。虽然这些实施方案中的一个或多个实施方案可能是优选的，但所公开的实施方案不应解释为或以其他方式用来限制包括权利要求书在内的本公开的范围。另外，本领域技术人员应当理解，以下描述具有广泛应用，并且对任何实施方案的讨论仅意指该实施方案的示例，而并非旨在表示包括权利要求书在内的本公开的范围限于该实施方案。

[0034] 使用有源钳位电路实现零伏切换(ZVS)的电源转换器具有若干缺点。例如，在初级电路中流动以实现钳位且ZVS的电流很高，导致高传导损耗。此外，钳位场效应晶体管(FET)承载显著的电流，因此不仅增加了材料清单(BOM)计数，而且还增加了成本。

[0035] 其他示例性反激系统试图通过临时反转初级电路和次级电路的作用来实现初级FET的ZVS操作。也就是说，在通过次级绕组的电流在反激操作中停止之后，同步整流器(SR)FET再次变为导通的以将输出电压耦接到次级绕组以对与初级绕组相关联的场充电(初级绕组以反激布置配置，因为初级开关为非导通的)。然后，使存储在与初级绕组相关联的场中的能量放电(当SR FET再次变为非导通的时)，这消耗初级开关的寄生电容以实现ZVS。然而，同样，传导损耗很高，并且次级侧中的负电流为实现ZVS而需要的累积时间限制了系统的操作频率。此外，基于SR FET执行ZVS为计算密集型的，并且迫使ZVS计算由次级控制器执行。

[0036] 各种示例性实施方案涉及反激电源转换器中的主开关的降低的电压切换。更具体地，示例性实施方案涉及实现ZVS的电源转换器，其中电源转换器在初级电路中仅具有单个开关并且在次级电路中不使用SR或次级开关来从电源转换器输出汲取能量。此外，示例性实施方案涉及在主FET的漏极-源极电容和设置在跨变压器的辅助电路中的电感之间产生谐振。本说明书首先转向示例性电源转换器以对读者起到指导作用。

[0037] 图1示出了根据至少一些实施方案的电源转换器100。具体地，电源转换器100包括初级电路102、次级电路104和辅助电路106。初级电路102诸如从整流器电路(未具体示出)接收直流(DC)输入电压VDC。VDC被施加到变压器108，并且具体地被施加到变压器108的初级绕组110。由于将在下面变得清楚的原因，初级绕组110明确地示出了漏电感Llk1 112、磁化电感LM 114和理想绕组116。应当理解，初级绕组110不包含如图所示的单独电感；相反，初级绕组110的操作可以通过漏电感Llk1 112、磁化电感LM 114和理想绕组116的存在来建模。初级绕组110限定第一引线118和第二引线120。第一引线118耦接到输入电压VDC，并且第二引线120限定开关节点122。变压器108的剩余绕组将关于它们的相应电路(例如，次级电路
104和辅助电路106)进行讨论。

[0038] 初级电路102还包括主开关124，该主开关例示性地示出为FET(下文仅称为主FET 124)。主FET 124限定控制输入部或栅极126、漏极或第一连接部128、以及源极或第二连接部130。第一连接部128耦接到初级绕组110的第二引线120，因此进一步限定开关节点122。
第二连接部130耦接到地，并且在所示的示例性系统中，第二连接部130通过任选的电流感测电阻器132耦接到地。示例性主FET 124具有从源极耦接到漏极的体二极管134，并且主FET 124还具有寄生电容，该寄生电容被建模为跨源极和漏极耦接的电容器136(下文仅称为寄生电容136)。

[0039] 示例性初级电路102还包括二极管138形式的缓冲电路，该二极管具有耦接到开关节点122的阳极、以及阴极。二极管138的阴极耦接到并联电阻器-电容器(RC)电路，该电路包括与电容器142并联耦接的电阻器140。RC电路的相对端耦接到输入电压VDC。

[0040] 仍然参考图1，次级电路104包括变压器108的次级绕组144。次级绕组144同样具有磁化电感和漏电感，但没有示出磁化电感和漏电感，以免讨论过度复杂。次级绕组144限定第一引线146和第二引线148。第一引线146耦接到输出电容器150，并且因此耦接到输出电压VOUT。次级电路104还包括同步整流器或次级开关152，该同步整流器或次级开关例示性地示出为FET(下文仅称为次级FET 152)。次级FET 152限定栅极或控制输入部154、源极或第一连接部156、以及漏极或第二连接部158。第一连接部156耦接到次级电路104上的返回或共用端。第二连接部158耦接到次级绕组144的第二引线148。示例性次级FET 152具有从源极耦接到漏极的体二极管161。由次级绕组144产生的电压和电流的极性与初级绕组116的电压和电流相关，如图中的“同名端”所示。因此，次级绕组144和次级FET 152以用于在电源转换器的次级电路104内进行反激操作的布置示出。该布置仅仅为示例，并且可以构造其他反激布置(例如，通过移动次级FET 152以耦接在第一引线146和输出电压VOUT之间)。

[0041] 辅助电路106包括变压器108的辅助绕组160。同样，由于将在下面变得清楚的原因，辅助绕组160明确地示出了漏电感LlkDD 162和理想绕组164(磁化电感未具体示出)。应当理解，辅助绕组160不包含如图所示的单独电感；相反，辅助绕组160的操作可以通过漏电感LlkDD 162和理想绕组164的存在来建模。辅助绕组160限定第一引线166和第二引线168。第二引线168耦接到地(例如，与初级电路102耦接到相同的地)。在示例性系统中，辅助绕组
160的第一引线166耦接到两个背对背电控开关170和172，该两个背对背电控开关例示性地示出为FET(并且因此在下文仅称为充电控制FET 170和谐振FET 172)。具体地，充电控制FET 170限定控制输入部或栅极174、漏极或第一连接部176、以及源极或第二连接部178。谐振FET 172限定控制输入部或栅极180、漏极或第一连接部182、以及源极或第二连接部184。
在示例性辅助电路106中，充电控制FET 170的第一连接部176耦接到辅助绕组160的第一引线166。充电控制FET 170的第二连接部178耦接到谐振FET 172的第二连接部184。

[0042] 示例性辅助电路106还包括与电容器188串联耦接的电感器LDD 186，以及与电感器LDD 186和电容器188并联耦接的钳位二极管190。具体地，谐振FET 172的第一连接部182耦接到电感器LDD 186的第一连接部和钳位二极管190的阴极。钳位二极管190的阳极耦接到地(例如，同样，与初级电路102耦接到相同的地)，电容器188的第二连接部也是如此。在一些示例性系统中，由辅助电路106产生并存储在电容器188上的电压是用于为初级控制器供电的操作电压或VDD(图1中未具体示出，但在下面更详细地讨论)。

[0043] 图2示出了根据至少一些实施方案的时序图。具体地，图2示出：初级电路102中的电流(即，IPRI)随时间变化的曲线图200；次级电路104中的电流(即，ISEC)随对应时间变化的曲线图202；开关节点122(图1)处的电压随对应时间变化的曲线图204；主FET 124(图1)的栅极处的电压随对应时间变化的曲线图206；次级FET 152(图1)的栅极处的电压随对应时间变化的曲线图208；谐振FET 172(图1)的栅极处的电压随对应时间变化的曲线图210；以及充电控制FET 170(图1)的栅极处的电压随对应时间变化的曲线图212。图2中所示的时间段虽然相对应，但不一定按比例绘制。本说明书现在转向对图1的示例性电源转换器100的操作的描述，该描述同时参考图1和图2。

[0044] 考虑到解释的目的，在时间t0，使主FET 124的栅极断言，如曲线图206所示。主FET 124的栅极的断言使主FET 124变得导通，从而在初级绕组110中产生初级电流IPRI(曲线图
200)。由于次级电路104的反激布置，在初级绕组110中流动的初级电流用于将能量存储在与次级电路104的次级绕组144相关联的场中(尽管无电流流动，如曲线图202所示)。在初级绕组110中产生初级电流并将能量存储在与次级绕组144相关联的场中的同时，初级电流还在辅助绕组160上产生电压，其极性与图1中所示的“同名端”相符。如曲线图212所示，在示例性方法中，辅助电路106的充电控制FET 170在时间t0变得导通，同时主FET 124变得导通。充电控制FET 170变得导通使得电流能够流过充电控制FET 170，流过谐振FET 172的体二极管192，流过电感器LDD 186，并流到电容器188。因此，充电控制FET 170变得导通(在主FET 124也为导通的时间段期间)导致对耦接到变压器108的辅助绕组160的电容器188充电。

[0045] 在图2所示的示例中，充电控制FET 170在时间t0和t1之间为导通的，而主FET 124在时间t0和t2之间为导通的。因此，在一些情况下，并且如图所示，充电控制FET 170的导通状态短于主FET 124的导通状态。在其他情况下，充电控制FET 170的导通状态可以晚于主FET 124的导通状态开始。例如，充电控制FET 170可以在主FET 124变得导通之后的某个时间段内变得导通，然后充电控制FET 170在主FET 124变得非导通之前变得非导通。另外，充电控制FET 170可以在主FET 124变得导通之后变得导通，然后充电控制FET 170与主FET 124同时变得非导通。在示例性实施方案中，可以控制充电控制FET 170为导通的时间段τ(例如，在曲线图212中在t0和t1之间)，以控制跨电容器188产生的电压。例如，如果图1的电源转换器100是可以以某个输入电压范围(例如，90伏AC至264V AC)操作的旅行适配器，则电源转换器100可以调整时间段τ以控制施加到电容器188的电压VDD(例如，5V)，该电容器同样可以向初级控制器的部件提供操作功率(下面将更详细地讨论)。换句话说，可以通过控制施加到充电控制FET 170的控制信号的占空比来控制在电容器188上产生的电压VDD。

[0046] 仍然参考图1和图2，曲线图200示出了在时间t0和t2之间的增加的初级电流；然而，一方面在时间t0和t1之间，另一方面在时间t1和t2之间，电流流动的速率是不同的。在图2所示的示例性操作中，初级电流的速率在时间t0到t1中较高，这反映了在对辅助电路106中的电容器188充电的同时，能量存储在第二绕组144的场中。初级电流在时间t1进行阶跃变化，这反映了充电控制FET 170变为非导通的，因此在时间t1的示例性情况下，辅助电路106中的电容器188的充电停止。

[0047] 在曲线图中，在时间t2，主FET 124变得非导通，如曲线图206的栅极电压所示。因此，初级电流IPRI在时间t2和t4之间下降，如曲线图200所示。一旦主FET 124变为非导通的，次级绕组144上的电压的极性反转，因此电流开始在次级电路104中流动，如曲线图202在时间t2和t5之间所示。也就是说，电流最初斜坡上升(在时间t2和t4之间)，并且在示例性系统的时间t4中，次级FET 152变为导通的，如栅极电压曲线图208所示。因此，在次级电路104中流动的电流产生输出电压VOUT，并对次级电路104的输出电容器150充电，以向负载(未具体示出)提供电流。在示例性时间t5，与次级绕组144相关联的场中的能量已完全耗散或瓦解，因此次级FET 152在时间t5变得非导通，如曲线图208所示。该过程从时间t7开始重复；然而，在时间t7之前，存储在主FET 124的寄生电容136上的电压通过辅助电路106的操作来放电。也就是说，各种实施方案涉及通过将电感器LDD 186和电容器188耦接到辅助绕组160以在变压器108的初级绕组110上产生电压来降低跨初级电路102中的主FET 124的电压。

[0048] 仍然同时参考图1和图2，并且特别是曲线图204。在主FET 124为导通的时间段期间，主FET 124将开关节点122通过电流感测电阻器132耦接到地。因此，在时间t0和t2之间，开关节点122处的电压实际上为零。然而，当主FET 124在时间t2变为非导通的时，由于磁化电感LM 114(并且在较小程度上由于漏电感Llk1 112)，电流继续在初级电路102中流动。在时间t2和t4之间流动的电流最初对主FET124的寄生电容136充电。当缓冲二极管138变为正向偏置时，电流流入包括电阻器140和电容器142的RC网络中。由电感引起的电流流动因此在开关节点122处产生电压，如曲线图204所示。点214处的峰值电压是输入电压VDC和跨电容器142的电压的总和。如图所示，基于泄漏与初级电路102中的各种电容(例如，主FET 124的寄生电容136)的交互作用，开关节点122处的电压在时间t4之后略微振荡。而且，当次级绕组144中的电流停止时，开关节点122处的电压振荡(在时间t5开始)。然而，如曲线图204所示，开关节点122处的电压(即，跨主FET 124的电压)在时间t5和t6为非零。

[0049] 为了在下一个能量存储循环之前降低开关节点122处的电压，示例性实施方案通过将辅助电路106的电感器LDD 186和电容器188耦接到辅助绕组160来降低跨主FET的电压(即，降低开关节点122处的电压)。具体地，在时间t6和t7之间的示例性系统中使谐振FET 172的栅极断言，因此谐振FET 172变为导通的。因此，电流可以从电容器188，流过电感器LDD186，流过谐振FET 172，流过充电控制FET 170的体二极管194，并且流到变压器108的辅助绕组160。使谐振FET 172变得导通，从而将辅助电路106的电感器LDD 186和电容器188通过变压器108电耦接到初级电路102。因此，寄生电容136不仅与初级电路102的电感交互作用，而且与辅助电路106的电感器LDD 186和电容188交互作用。也就是说，在时间t6，寄生电容136开始与初级电路102和辅助电路106的电感器LDD 186中的所述电感谐振。时间段t6至t7表示谐振周期的半个循环，并且所实现的最低电压使开关节点122的电压(即，跨主FET
124的电压)实际上为零(例如，在100毫伏(mV)和-100mV(包括端值)之间的电压范围内，或者在50mV和-50mV(包括端值)之间的电压范围内)。在开关节点122电压为零伏或接近零伏的时间点(即，在时间t7)，能量存储循环同样以主FET 124的栅极的断言开始，并且在所示的示例中，以充电控制FET 170的栅极的断言开始。因此，重新重复能量存储步骤。

[0050] 时间段t5至t6被示出为第一谐振周期中的完整循环；然而，在其它情况下，一旦次级电路104中的电流达到零(即，恰好在时间t5)，就可以开始使寄生电容136放电。在其他情况下，对于第一谐振周期的多个循环，可以保持第一谐振周期，因此时间段t5至t6可以延长。本说明书现在转向对各种谐振周期的更详细讨论。

[0051] 考虑谐振FET 172为非导通时的第一谐振周期(即，时间段t5至t6)。在第一谐振周期期间，寄生电容136与磁化电感LM 114和漏电感Llk1 112有效地串联耦接。图3在左侧示出了在第一谐振周期期间的等效电路，并且在右侧示出了谐振坐标图。具体地，图3示出了其中电池304(代表输入电压VDC)与磁化电感LM 114、漏电感Llk1 112和寄生电容CP 136串联的等效电路300。由于将在下面变得清楚的原因，与图1的电路相比，磁化电感114和漏电感112的顺序相反。在该图中还标记了随时间(t)变化的初级电流IPRI(IPRI(t))。等效电路具有谐振频率，该谐振频率引起跨寄生电容CP的时变电压(标记为VCP(t))。等效电路300的谐振频率可以根据以下等式来计算：

[0052]

[0053] 其中ωFR为第一谐振周期的谐振频率(以弧度/秒为单位)，CP为寄生电容136，LM为磁化电感114，并且Llk1为漏电感112。第一谐振周期期间的阻抗可以根据以下等式来计算：

[0054]

[0055] 其中ZFR为第一谐振周期中的阻抗，并且参数的平衡如上所定义。随时间变化的跨寄生电容的电压可以表示为：

[0056]

[0057] 其中VCP(t)为随时间t变化的跨寄生电容CP的电压，NP为初级绕组匝数，NS为次级绕组匝数，VOUT为输出电压，VDC为输出电压，并且参数的平衡如上所定义。

[0058] 曲线图302示出了等效电路300的谐振坐标图。具体地，谐振坐标图302示出了在该第一谐振周期期间的谐振以VDC为中心，并且振幅为跨变压器反射的输出电压(即，VORFL)。

[0059] 图4在左侧示出了在第二谐振周期期间(即，时间段t6至t7)的等效电路，并且在右侧示出了谐振坐标图。具体地，图4示出了同样其中电池304(代表输入电压VDC)与磁化电感LM 114、漏电感Llk1 112和寄生电容CP 136串联的等效电路400。在第二谐振周期期间，辅助电路106(图1)的谐振FET 172(图1)为导通的，因此辅助电路106(图1)的电感器LDD 186和电容器188被跨变压器108(图1)反射到初级电路102(图1)。因此，等效电路400还包含电池402(代表电容器188的反射电压(标记为VARFL的反射电压))和电感器LARFL 404(反射的电感器LDD 186)。如前所述，等效电路具有谐振频率，该谐振频率引起跨寄生电容CP的电压VCP(t)。等效电路400的谐振频率可以根据以下等式来计算：

[0060]

[0061] 其中ωsr为第二谐振周期期间的谐振频率(以弧度/秒为单位)，并且LARFL为反射电感器LDD 186的值。等式4显示为近似的，因为谐振频率很大程度上由反射的电感控制(即，磁化电感LM很大，因此由于反射的电感LARFL而有效地短路，并且漏电感Llk1很小)。类似地，第二谐振周期期间的阻抗可以根据以下等式来计算：

[0062]

[0063] 其中ZSR为第二谐振周期中的阻抗。等式5显示为近似的，因为阻抗很大程度上由反射的电感控制。在第二谐振周期期间随时间变化的跨寄生电容的电压可以表示为：

[0064]

[0065] 其中，同样，VCP(t)为随时间t变化的跨寄生电容CP的电压，NA为辅助绕组匝数，VDD为电容器188(图1)上保持的电压，并且参数的平衡如上所定义。应当指出的是，VARFL为(NP/NA)*VDD。

[0066] 曲线图406示出了在时间段t6至t7期间(图2，第二谐振周期)等效电路400的谐振坐标图。具体地，辅助电路106(图1)的电感器LDD 186和电容器188中的切换不仅使谐振周期向下偏移，如谐振坐标图406中所示，而且还使谐振的峰间电压增大(即，406中的电路比电路300(图3)更快更大)。通过控制跨电容器188的电压VDD(考虑到输入电压VDC和输出电压VOUT)，峰间谐振可以导致开关节点122处的电压(即，寄生电容136(图1)的电压)在谐振的某些时间接近零。在开关节点122电压为零或约为零的时间点，主FET 124(图1)可以变得导通，从而开始重新将能量存储在与次级绕组144(图1)相关联的场中。在第二谐振周期期间经历的最小开关节点或最小漏极电压可以表示为：

[0067]

[0068] 其中VDRAIN-MIN为第二谐振期间的最小开关节点或漏极电压，并且参数的平衡如上所定义。如果考虑到变压器的匝数比对于特定的电源转换器是固定的，则输入电压VDC为AC供电电压的直接函数，并且VOUT(尽管在某些情况下可调)在延长的时间段内是固定的，因此，受控参数为VDD(即，由充电控制FET 170(图1)的接通时间控制)。因此，在示例性实施方案中，控制施加到谐振FET 172的栅极的控制信号的占空比以实现导致VDRAIN-MIN在第二谐振周期期间达到零的VDD。

[0069] 暂时返回到图2。假设VDD导致开关节点122在第二谐振周期的某些时间期间达到零伏，则下一个考虑因素是谐振FET 172的栅极的断言时间(或者换句话说，谐振FET 172的导通时间)。在图2中，断言时间为t6至t7的时间段。尽管可以在主FET 124(图1)变得导通以开始下一个充电循环之前，允许第二谐振来回振荡若干循环，但在示例性情况下，主FET124在谐振FET 172断言之后，在第一VDRAIN-MIN下变得导通(例如，在谐振进行到一半时接通主FET 124(谐振半周期))。第二谐振的谐振半周期可以表示为：

[0070]

[0071] 其中TZVS为第二谐振的振荡的谐振半周期时段，并且参数的平衡如上所定义。等式8显示为近似的，因为漏电感LIK1的泄漏效应被忽略。如果要使用在谐振FET 172断言之后的第一VDRAIN-MIN，则到谐振FET 172的栅极信号的断言时间因此为TZVS。在一些示例性情况下，为了使初级控制器(下面更详细地讨论)更简单，谐振FET 172的栅极的断言与主FET 124的断言之间的时间段是固定的(即，预定的固定时间)，并且设计人员的任务是为电感器LDD
186选择一个值，以确保在预定的固定时间内满足VDRAIN-MIN。在其他情况下，初级控制器可以监测开关节点122的电压并在达到开关节点122处的零伏时使主FET 124变得导通。零伏通常很难用构造在硅上的器件来检测，并且电路的反应时间为非零，因此在其他情况下，初级控制器可以监测开关节点122的电压且当开关节点122的电压下降通过预定的非零电压时，使到主FET 124的栅极信号预测性地断言。

[0072] 返回到图1，到此为止所讨论的各种实施方案已经描述了示例性电路和该示例性电路的操作，该示例性电路基于辅助电路106中的附加部件的切换来实现主FET 124的ZVS以影响谐振频率和谐振的峰间电压。因此，在主电源流动路径中具有单个FET的初级电路102的情况下实现ZVS。现在讨论转向对其中初级控制器被设计和构造成实现各种示例性实施方案的电路的更详细讨论。

[0073] 图5示出了根据至少一些实施方案的电源转换器。具体地，图5示出了电源转换器100，该电源转换器包括初级电路102、次级电路104和辅助电路106。变压器108以无各种漏电感和磁化电感的简化形式示出。与图1相比，辅助电路106被翻转，以将充电控制FET 170和谐振FET 172置于电路的底部，但辅助电路106与图1的在电气方面相同。图5还示出了初级控制器500和次级控制器502。次级控制器502控制次级FET 152，并且可以使用当前可用的或者开发出的任何合适的次级控制器502。

[0074] 初级控制器500可以是具有在半导体封装外部可用的各种电气连接(例如，端子或引脚)的封装半导体或集成电路器件。在示例性系统中，初级控制器500限定输入电压感测端子504、主栅极端子506、电流感测端子508、开关节点端子510、充电栅极端子512、谐振栅极端子514、VDD感测端子516和输出感测端子518。还将存在各种其他端子(例如，接地端子、用于设置操作频率的端子)，但并未示出附加端子，以免附图过度复杂。

[0075] 输入电压感测端子504耦接到输入电压VDC，以使得初级控制器500能够感测输入电压VDC的存在和量值。主栅极端子506耦接到主FET 124的栅极126，以使得初级控制器500能够使主FET 124变得导通和非导通。电流感测端子508耦接在主FET 124和电流感测电阻器132之间，以使得初级控制器500能够在主FET 124为导通的时间段期间感测初级绕组110中的初级电流。开关节点端子510耦接到开关节点122，以使得初级控制器500能够感测开关节点122处的电压(并因此感测寄生电容136上的电压)。充电栅极端子512耦接到充电控制FET
170的栅极174，以使得初级控制器500能够使充电控制FET 170变得导通和非导通。谐振栅极端子514耦接到谐振FET 172的栅极180，以使得初级控制器500能够使谐振FET172变得导通和非导通。VDD感测端子516耦接到保持在电容器188上的VDD电压的正侧，以使得初级控制器500能够汲取操作功率并控制充电控制FET 170的接通时间或占空比，如上所述。最后，在示例性系统中，输出感测端子518耦接到光耦接器520的晶体管，并且光耦接器520的发光二极管(LED)跨输出电压VOUT耦接，如图所示。因此，初级控制器500可以感测输出电压VOUT作为初级电流控制的一部分，并且感测输出电压VOUT作为控制充电控制FET 170的一部分，以确保VDRAIN-MIN在第二谐振周期期间达到零，如上面所讨论。

[0076] 在一些示例性系统中，初级控制器500在半导体材料的单个衬底上实现，如通过衬底522以虚线示出。然而，在其他情况下，初级控制器500可以是在单个封装中包括若干不同半导体衬底的多芯片模块，如由点划线524形成的衬底522的两个区域所示。

[0077] 仍然参考图5，示例性初级控制器500在概念上限定主控制电路526和辅助驱动器电路528。在示例性情况下，主控制电路526可以被限定在与辅助驱动器电路528相同的衬底522上，并且两个示例性电路可以相混合。在其他情况下，主控制电路526可以被限定在与其上限定了辅助驱动器电路528的衬底分开且分离的衬底上(如点划线524所示)。主控制电路
526限定电压感测输入530、主栅极输出部532、电流感测输入534、开关节点感测输入536和输出电压感测输入538。电压感测输入530耦接到输入电压感测端子504并因此耦接到输入电压VDC。主栅极输出部532耦接到主栅极端子506并因此耦接到主FET 124的栅极126。电流感测输入534耦接到电流感测端子508并因此被耦接以感测跨电流感测电阻器132产生的电压(当主FET 124为导通的时，与初级电流成比例)。开关节点感测输入536耦接到开关节点端子510并因此耦接到开关节点122。输出电压感测输入538耦接到输出感测端子518，从而使得主控制电路526能够感测与输出电压VOUT成比例的值。

[0078] 辅助驱动器电路528限定电压感测输入540、开关节点感测输入542、充电栅极输出部544、谐振栅极输出部546、VDD感测输入548和输出电压感测输入550。在示例性系统中，电压感测输入540耦接到输入电压感测端子504并因此耦接到输入电压VDC。开关节点感测输入542耦接到开关节点端子510并因此耦接到开关节点122。在示例性系统中，充电栅极输出部
544耦接到充电栅极端子512。在示例性系统中，谐振栅极输出部546耦接到谐振栅极端子
514。示例性VDD感测输入548耦接到VDD感测端子516。并且输出电压感测输入550耦接到输出感测端子518。

[0079] 示例性初级控制器500被设计和构造成以图2的时序图中讨论的方式控制初级电路102以及辅助电路106的操作。更具体地，示例性初级控制器500被配置为通过使主FET 124变得导通(通过使主栅极端子506断言)从而在初级绕组110中产生电流来将能量存储在与变压器108的次级绕组144相关联的场中。在将能量存储在与次级绕组144相关联的场中的同时，示例性初级控制器500(特别是示例性辅助驱动器528)通过使充电控制FET 170变得导通(通过使充电栅极端子512断言)来对辅助电路106的电容器188充电。如前所述，初级控制器500(特别是辅助电路106)还可以通过控制在充电栅极输出部544以及因此充电栅极端子512上产生的信号的占空比来控制在电容器188上产生的电压VDD。一旦在与次级绕组相关联的场中的能量的存储已经完成(或换句话说，初级绕组中的电流达到预定峰值)，示例性初级控制器500通过使主FET 124变得非导通(通过使主栅极端子506去断言)来使次级电路104中的能量放电。

[0080] 此外，关于主FET 124的ZVS操作，示例性初级控制器500还被设计和构造成通过使谐振FET 172变得导通(通过在图5中使谐振栅极输出部546以及因此谐振栅极端子514断言)，通过将辅助电路106的电容器188耦接到辅助绕组160，来在下一导电循环之前，降低跨主FET 124的电压。在一些示例性情况下，谐振栅极输出部546的断言持续固定的且预定的时间段，并且电路设计人员负责选择电感器LDD 186以产生谐振频率(在第二谐振周期期间)，该谐振频率使得寄生电容136能够在固定的时间段内为零或接近零。

[0081] 仍然参考图5，关于充电控制FET 170和谐振FET 172的操作，到此为止所讨论的各种实施方案都假设两个FET是单独地控制的(即，单独且不同的充电栅极输出部544和谐振栅极输出部546)。然而，为了简化初级控制器500的设计和构造，事实证明可以使用单个栅极输出部(以及因此在一些情况下单个栅极端子)来控制充电控制FET 170和谐振FET 172两者。也就是说，在电容器188被充电并因此充电控制FET 170为导通的周期期间，电流流过谐振FET 172的体二极管192(图1)，因此同样可以使谐振FET 172导通。类似地，在电容器188的电流被施加到辅助绕组160并因此谐振FET 172为导通的周期期间，电流流过充电控制FET 170的体二极管194(图1)，因此可以同样使充电控制FET 170导通。因此，FET可以同时变得导通和非导通，而不会在电容器188的充电期间或第二谐振周期期间不利地影响辅助电路106的操作。因此，尽管被示出为单独的栅极输出部和单独的端子，但充电栅极端子
512和谐振栅极端子514可以是相同的端子。同样，尽管被示出为单独的输出，但电荷栅极输出部544和谐振栅极输出部546可以是相同的输出。

[0082] 图6示出了根据至少一些实施方案的初级控制器。具体地，图6示出了替代的初级控制器500(无附接的电源转换器部件)，其中充电控制FET 170和谐振FET 172设置在初级控制器500内。在一些示例性情况下，充电控制FET 170和谐振FET 172可以与主控制电路526和辅助驱动器电路528构造在同一衬底522上。在其他情况下，辅助驱动器电路528、充电控制FET 170和谐振FET 172可以在与主控制电路526所在的衬底分开且不同的衬底上(如由点划线524所形成的不同区域所示)。此外，充电控制FET 170和谐振FET 172可以在它们自己的衬底上，作为构造为多芯片模块的初级控制器500的一部分。

[0083] 主控制电路526连同其输入、其输出和相应的外部可访问端子可以与关于图5所讨论的相同，因此这里将不再重复描述。关于充电控制FET 170和谐振FET 172，将FET移动成设置在初级控制器500内部会改变端子配置。具体地，图6的示例性初级控制器500限定耦接到充电控制FET 170的漏极或第一连接部176的第一开关端子600，并且图6的初级控制器500限定耦接到谐振FET 172的第一连接部182的第二开关端子602。因此，当使用图6的示例性初级控制器500时，不是将栅极端子耦接到辅助电路106(图1)中的FET的栅极，而是将FET通过第一FET开关端子600和第二FET开关端子602耦接到辅助电路106中。整个电源转换器
100(图1)的操作保持不变，因此这里不再重复，以免说明书过度变长。使充电控制FET 170和谐振FET 172作为初级控制器500的整体部件减少了总的材料清单计数，但仍然能够实现如上所述的控制和ZVS操作。

[0084] 在图6的示例性初级控制器500中，辅助驱动器电路528限定单独的充电栅极输出部544和谐振栅极输出部546；然而，如上所述，充电控制FET 170和谐振FET 172可以同时变得导通和非导通，因此可以使用单个栅极输出部。

[0085] 图1和图5的示例性辅助电路106使用初级控制器500的一个或两个端子来驱动充电控制FET 170和谐振FET 172的栅极，并使用一个端子来感测VDD。与图6相关联的示例性辅助电路106将使用两个端子来耦接在充电控制FET 170和谐振FET 172中，并使用一个端子来感测VDD。然而，其他替代布置也是可能的，并且一些替代布置导致与辅助电路106相关联的初级控制器500的端子数量减少。

[0086] 图7示出了根据至少一些实施方案的辅助电路。具体地，图7示出了一种布置，其中充电控制FET 170和谐振FET 172设置在初级控制器500(图6)内，并且通过重新定位电感器LDD 186，仅需要两个端子700和702来将FET耦接到辅助电路106。此外，在图7的辅助电路中，充电控制FET 170和谐振FET 172的栅极可以是浮栅。

[0087] 图8示出了根据至少一些实施方案的辅助电路。具体地，图8示出了一种布置，其中充电控制FET 170和谐振FET 172设置在初级控制器500(图6)内，并且通过重新定位辅助电路106内的FET耦接的位置，仅需要两个端子800和802来将FET耦接到辅助电路106中(依赖于初级控制器的接地端子)。此外，在图8的辅助电路中，充电控制FET 170和谐振FET 172的栅极可以是浮栅。

[0088] 图9示出了根据至少一些实施方案的辅助电路。具体地，图9示出了一种布置，其中充电控制和谐振FET实现为单个控制FET 900，其不具有体二极管。在图9的示例性辅助电路106中，仅需要两个端子902和904来将控制FET 900耦接到辅助电路106中(同样依赖于初级控制器的接地端子)。此外，在图9的辅助系统中，控制FET 900的栅极可以是非浮栅。

[0089] 图10示出了根据至少一些实施方案的辅助电路。具体地，图10示出了一种布置，其中前述实施方案的辅助电路106在功能上被分成VDD电路1000和ZVS电路1002。初始参考VDD电路1000，绕组1004与二极管1006和电容器188串联耦接。绕组1004的第二端和电容器188的第二侧耦接到初级电路102的地(图2)。示例性VDD电路1000被布置用于反激操作，从而对电容器188充电以提供VDD电压用于为初级控制器500(图1)的各种部件供电。然而，在图10的实施方案中，VDD电压不由初级控制器500控制或不可由初级控制器控制(充电阶段中的初级电流的控制除外)，因此图10的示例性电路在输出电压VOUT(图1)保持在较窄的电压范围内(例如，5V至12V)的情况下可能是有用的。

[0090] ZVS电路1002包括附加绕组1008，该附加绕组例示性地示出为包括理想绕组1010和漏电感1012。绕组1008的第一引线耦接到电感LZVS 1014的第一引线。电感LZVS 1014的第二引线耦接到电容器1016的第一端。电容器1016的第二端耦接到初级电路102(图1)的地。二极管1017具有耦接到地的阳极、以及耦接到电感LZVS 1014的第一端的阴极。图10的示例性电路还包括控制开关1018，该控制开关例示性地示出为FET(在下文中仅称为控制FET
1018)。控制FET 1018在示例性电路中提供双重功能。因此，在主FET 124(图1)为导通的时间段期间，能量存储在与次级绕组144(图1)相关联的场中，并且能量存储在与绕组1004相关联的场中，控制FET 1018为导通的以对电容器1016充电(或者，控制FET 1018可以保持非导通，但电流流过体二极管1020)。当流过次级绕组144的电流达到预定的低电平(例如，零)时(诸如，在图2的时间t5)，初级控制器500同样可以使控制FET 1018变得导通，这将存储在电容器1016上的电压耦接到绕组1008。如关于先前实施方案所讨论的，将电容器1016(和电感LZVS 1014)耦接到绕组1008会在初级电路102中建立谐振，这导致开关节点122(图1)处的电压在下一个充电循环之前降低(如图2的时间段t6和t7之间所示)。

[0091] 虽然在一些情况下，控制FET 1018可以是单独的电路部件，但在其他情况下，控制FET 1018可以与初级控制器集成，如上所述，并且在此类情况下，在初级控制器上仅需要两个端子1022和1024来实现图10所示的示例性电路。此外，在图10的示例性系统中，控制FET 1018可以实现非浮栅。

[0092] 图11示出了根据至少一些实施方案的方法。具体地，该方法开始(框1100)并包括：将能量存储在与变压器的次级绕组相关联的场中，该次级绕组被布置用于在电源转换器的次级电路内进行反激操作(框1102)；并且同时对耦接到变压器的辅助绕组的电容器充电(框1104)；然后使与次级绕组相关联的场中的能量放电，以提供电源转换器的输出电压(框
1106)；并且当流过次级绕组的电流达到预定的低电平时，通过将电容器耦接到辅助绕组以在变压器的初级绕组上产生电压来降低电源转换器的初级电路中的主开关的两端的电压(框1108)。此后，该方法结束(框1110)，以在下一个切换循环中重新开始。

[0093] 附图中的许多电连接被示为没有中间器件的直接耦合，但在上面的描述中并未如此明确说明。然而，对于在附图中示出的没有中间设备的电连接，该段落应充当权利要求的先行基础，以用于引用任何电连接作为“直接耦接”。

[0094] 上述讨论意在说明本发明的原理和各种实施方案。一旦完全理解了上述公开的内容，对于本领域技术人员来说许多变型形式和修改形式就将变得显而易见。以下权利要求书被解释为旨在包含所有此类变型形式和修改形式。

标题	发布/更新时间	阅读量
一种非线性大刚体位移参量求解方法	2021-02-19	2
一种基于图形处理器的LDPC-BCH译码方法	2024-01-01	0
一种基于无人机的物联网系统数据收集方法	2021-03-12	0
基于LKJ异常值数据的复杂关联网络分析方法及系统	2022-01-29	2
便携式监测装备状态的通用终端及监测方法	2022-07-30	1
用于监测温度不稳定性的测试电路	2023-01-06	1
一种化学机械研磨模拟方法	2021-03-28	1
直流-直流转换器及用于控制直流-直流转换器的方法	2022-06-02	2
一种低压差线性稳压电路	2020-07-10	1
一种移动无线传感器网络故障诊断方法	2023-02-05	0

电源转换器以及用于控制该电源转换器的方法和控制器

电源转换器以及用于控制该电源转换器的方法和控制器

技术领域

背景技术

具体实施方式

该功能需要专业版企业版VIP权限，您可以：