技术领域
[0001] 本
申请涉及显示技术领域，尤其涉及一种显示面板及其GOA电路的测试方法。
背景技术
[0002] 栅极驱动电路(Gate Driver On Array)，简称GOA，也就是利用现有
薄膜晶体管
液晶显示器中的阵列(Array)制程将栅极(Gate)行扫描驱动
信号电路制作在阵列
基板上，实现对栅极
逐行扫描的驱动方式。
[0003] 目前，由于GOA技术可以节省栅极驱动芯片(Gate Intergrated Circuit)并实现窄边框(Narrow Border)等优势，其已经广泛的运用于面板设计中，不断优化GOA电路，使GOA电路性能更加稳定，显得尤为必要。
[0004] 如图1所示，其为普通8
时钟信号栅极驱动电路的第9级及之后栅极驱动电路单元的示意图。图1所示栅极驱动电路包括上拉单元、下拉单元、上拉控制单元、下传单元以及下拉维持单元，下拉维持单元包括
反相器和稳压单元 T42。反相器以上拉
节点(Qn)的电位作为
输入信号，以Pn节点的电位作为
输出信号，上拉节点Qn的电位为高电位时，则Pn节点的电位为低电位，使得稳压单元T42关闭，从而使得上拉节点Qn的电位维持在高电位；上拉节点Qn 的电位为低电位，则Pn节点的电位为高电位，使得稳压单元T42打开，从而使得直流低电位(VSS)输入至上拉节点Qn，即使得上拉节点Qn的电位维持在低电位。反相器由第一
薄膜晶体管T51、第二薄膜晶体管T52、第三薄膜晶体管T53以及第四薄膜晶体管T54组成。为了使得输出端Gn的
波形正常，就需要使上拉节点Qn保持正常该有的电位，为了使得上拉节点Qn波形正常，就需要确保下拉维持单元正常工作。然而，由于下拉维持单元中的薄膜晶体管 (Thin Film Transistor,TFT)会长时间受到正向
电流应
力(stress)，导致TFT
阈值电压(Vth)偏移严重。虽然下拉维持单元中的每个TFT都可以摆放相应的测试单元(testkey)，但是GOA电路中的TFT通常连接交流讯号(Alternate Current,AC)，且各个TFT所受
应力不一样，即用传统的电性量测机台并不能够准确模拟GOA电路中TFT受应力情况，而合理测量反相器中TFT的电性情况又是十分必要的。
[0005] 因此，有必要提出一种技术方案以对反相器中的薄膜晶体管的电性进行测试。
发明内容
[0006] 本申请的目的在于提供一种显示面板及其GOA电路的测试方法，该显示面板能合理测量反相器中
开关单元的电性。
[0007] 为实现上述目的，本申请提供一种显示面板，所述显示面板包括GOA电路和至少一个测试单元，所述GOA电路包括N个级联的GOA电路单元，每个所述GOA电路单元包括下拉维持单元以及第一节点，
[0008] 所述下拉维持单元包括反相器和稳压单元，所述稳压单元连接第一电平端、所述第一节点以及所述反相器的输出端，所述反相器的输入端输入所述第一节点的电位，所述反相器用于以所述第一节点的电位作为输入信号并输出信号以控制所述稳压单元使得所述第一节点的电位稳定，所述反相器包括开关单元；
[0009] 第M个所述GOA电路单元至第N个所述GOA电路单元中均包括重置单元，第1个所述GOA电路单元至第M-1个GOA电路单元均不具有所述重置单元，所述重置单元连接所述第一电平端、所述第一节点以及重置信号端，所述重置单元用于重置对应所述GOA电路单元中的所述第一节点的电位；
[0010] 至少一个所述测试单元设置于第1个所述GOA电路单元至第M-1个GOA 电路单元中，所述测试单元在对应所述GOA电路单元中的
位置与所述重置单元在对应所述GOA电路单元中的位置相同，所述测试单元用于测试所述开关单元的电性，所述N为不小于2的正整数，所述M为正整数且取值范围大于0 且小于N。
[0011] 在上述显示面板中，所述反相器包括控制单元，所述控制单元包括第一开关和第二开关，所述第一开关的控制端和第一端连接第二电平端，所述第一开关的第二端连接所述第二开关的第一端，所述第二开关的控制端以所述第一节点的电位作为输入信号，所述第二开关的第二端连接所述第一电平端。
[0012] 在上述显示面板中，所述测试单元与所述第一开关为相同的薄膜晶体管，所述测试单元的控制端和第一端连接所述重置信号端，所述测试单元的第二端连接所述第一电平端，所述测试单元的控制端还连接第一测试垫，所述测试单元的第一端还连接第二测试垫。
[0013] 在上述显示面板中，所述测试单元为金属
氧化物薄膜晶体管或低温多晶
硅薄膜晶体管。
[0014] 在上述显示面板中，所述第一测试垫和所述第二测试垫的制备材料为氧化铟
锡或氧化铟锌。
[0015] 在上述显示面板中，所述反相器还包括输出单元，所述输出单元包括第三开关和第四开关，所述第三开关的控制端与所述第一开关的第二端和所述第二开关的第一端连接，所述第三开关的第一端与所述第二电平端连接，所述第四开关的控制端以所述第一节点的电位作为输入信号，所述第四开关的第一端和所述第三开关的第二端连接所述反相器的输出端，所述第四开关的第二端连接所述第一电平端。
[0016] 本申请还提供一种显示面板GOA电路的测试方法，所述显示面板包括 GOA电路和至少一个测试单元，所述GOA电路包括N个级联的GOA电路单元，每个所述GOA电路单元包括下拉维持单元以及第一节点，
[0017] 所述下拉维持单元包括反相器和稳压单元，所述稳压单元连接第一电平端、所述第一节点以及所述反相器的输出端，所述反相器的输入端输入所述第一节点的电位，所述反相器用于以所述第一节点的电位作为输入信号并输出信号以控制所述稳压单元使得所述第一节点的电位稳定，所述反相器包括开关单元；
[0018] 第M个所述GOA电路单元至第N个所述GOA电路单元中均包括重置单元，第1个所述GOA电路单元至第M-1个GOA电路单元均不具有所述重置单元，所述重置单元连接所述第一电平端、所述第一节点以及重置信号端，所述重置单元用于重置对应所述GOA电路单元中的所述第一节点的电位；
[0019] 至少一个所述测试单元设置于第1个所述GOA电路单元至第M-1个GOA 电路单元中，所述测试单元在对应所述GOA电路单元中的位置与所述重置单元在对应所述GOA电路单元中的位置相同，所述测试单元用于测试所述开关单元的电性，所述N为不小于2的正整数，所述M为正整数且取值范围大于0 且小于N；
[0020] 所述测试方法包括如下步骤：
[0021] 使所述GOA电路处于工作状态，对每个所述测试单元进行测试以获取每个所述测试单元的测试值，对每个所述测试单元对应的测试值进行求和并计算平均值以作为测试结果；
[0022] 比较所述测试结果与所述测试单元的预设阈值以判断所述开关单元的电性。
[0023] 在上述显示面板GOA电路的测试方法中，所述比较所述测试结果与所述测试单元的预设阈值以判断所述开关单元的电性包括如下步骤：
[0024] 若所述测试结果大于或等于所述预设阈值，则所述开关单元的电性失效；
[0025] 若所述测试结果小于所述预设阈值，则所述开关单元的电性正常。
[0026] 在上述显示面板GOA电路的测试方法中，所述反相器包括控制单元，所述控制单元包括第一开关和第二开关，所述第一开关的控制端和第一端连接第二电平端，所述第一开关的第二端连接所述第二开关的第一端，所述第二开关的控制端以所述第一节点的电位作为输入信号，所述第二开关的第二端连接所述第一电平端。
[0027] 在上述显示面板GOA电路的测试方法中，所述测试单元与所述第一开关为相同的薄膜晶体管，所述测试单元的控制端和第一端连接所述重置信号端，所述测试单元的第二端连接所述第一电平端，所述测试单元的控制端还连接第一测试垫，所述测试单元的第一端还连接第二测试垫。
[0028] 有益效果：本申请提供一种显示面板及其GOA电路的测试方法，通过在 GOA电路单元中未设置有重置单元的位置对应设置测试单元以测试反相器中开关单元的电性。
附图说明
[0029] 图1为普通8时钟信号栅极驱动电路中的第9级及之后栅极驱动电路单元的示意图；
[0030] 图2为本申请一
实施例显示面板的栅极驱动电路多级驱动架构图；
[0031] 图3为图2所示显示面板的栅极驱动电路多级驱动架构图中栅极驱动电路的时序图；
[0032] 图4A为图2所示显示面板的栅极驱动电路多级驱动架构图中第1级GOA 电路单元至第8级GOA电路单元中任一GOA电路单元中设置有测试单元的示意图，图4B为图2所示显示面板的栅极驱动电路多级驱动架构图中第9级及之后GOA电路单元的示意图；
[0033] 图5为本申请一实施例显示面板GOA电路的测试方法的
流程图。
具体实施方式
[0034] 下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0035] 本申请通过在GOA电路单元中未设置有重置单元的位置对应设置测试单元以测试反相器中开关单元的电性。
[0036] 本申请提供一种显示面板，显示面板包括GOA电路和至少一个测试单元， GOA电路包括N个级联的GOA电路单元，每个GOA电路单元包括下拉维持单元以及第一节点，[0037] 下拉维持单元包括反相器和稳压单元，稳压单元连接第一电平端、第一节点以及反相器的输出端，反相器的输入端输入第一节点的电位，反相器用于以第一节点的电位作为输入信号并输出信号以控制稳压单元使得第一节点的电位稳定，反相器包括开关单元；
[0038] 第M个GOA电路单元至第N个GOA电路单元中均包括重置单元，第1 个GOA电路单元至第M-1个GOA电路单元均不具有重置单元，重置单元连接第一电平端、第一节点以及重置信号端，重置单元用于重置对应GOA电路单元中的第一节点的电位；
[0039] 至少一个测试单元设置于第1个GOA电路单元至第M-1个GOA电路单元中，测试单元在对应GOA电路单元中的位置与重置单元在对应GOA电路单元中的位置相同，测试单元用于测试开关单元的电性，N为不小于2的正整数，M为正整数且取值范围大于0且小于N。
[0040] 如图2所示，其为本申请一实施例显示面板的栅极驱动电路多级驱动架构图。每级栅极驱动电路单元输出一扫描信号以扫描对应的扫描线，第一级GOA 电路单元至第八级GOA电路单元依次连接第一时钟信号CK1、第二时钟信号 CK2、第三时钟信号CK3、第四时钟信号CK4、第五时钟信号CK5、第六时钟信号CK6、第七时钟信号CK7以及第八时钟信号CK8，第九级及之后GOA电路单元分别以8个GOA电路单元为一个周期以依次分别连接CK1-CK8。第一级GOA 电路单元至第八级GOA电路单元均连接启动信号端STV，第九级及之后GOA电路单元均连接重置信号端Rst，每级GOA电路单元均连接直流低电平VSS和低频时钟信号LC。
[0041] 如图3所示，其为图2所示栅极驱动电路多级驱动架构图中CK1-CK8的信号、重置信号端Rst的信号、启动信号端STV的信号以及低频时钟信号LC和直流低电平VSS的时序图。启动信号端的信号STV以16.667ms为一个周期，60Hz为
频率进行扫描。重置信号端Rst的信号和启动信号端STV的信号的波形相同，而时序不同；时钟信号CK1-CK8的信号的波形均相同，而时序不同；直流低电平 VSS为-6v的直流低电平，低频时钟信号LC为28v的高电平。
[0042] 如图4A所示，其为图2所示显示面板的栅极驱动电路多级驱动架构图中第1 级GOA电路单元至第8级GOA电路单元中任一GOA电路单元中设置有测试单元 20的示意图，测试单元20可以设置于第一级GOA电路单元至第八级GOA电路单元中的一级或几级GOA电路单元中，测试单元20在本实施例显示面板中至少有一个，至多有八个。
[0043] 图4A所示GOA电路单元包括下拉维持单元，下拉维持单元包括稳压单元 132和反相器131，下拉维持单元连接第一电平端VSS、第二电平端LC、第一节点Qn且以第一节点Qn的电位作为输入信号，下拉维持单元用于以第一节点Qn 的电位作为输入信号使得第一节点Qn的电位维持在高电位或低电位。
[0044] 稳压单元132连接Pn节点、第一节点Qn以及第一电平端VSS。具体地，稳压单元132为薄膜晶体管T42，薄膜晶体管T42的控制端连接Pn节点，薄膜晶体管T42的第一端连接第一节点Qn，薄膜晶体管T42的第二端连接第一电平端 VSS。
[0045] 反相器131包括控制单元，控制单元包括第一开关T51和第二开关T52，第一开关T51的控制端和第一端连接第二电平端LC，第一开关T51的第二端连接第二开关T52的第一端，第二开关T52的控制端以第一节点Qn的电位作为输入信号，第二开关T52的第二端连接第一电平端VSS。
[0046] 进一步地，反相器131还包括输出单元，输出单元包括第三开关T53和第四开关T54，第三开关T53的控制端与第一开关T51的第二端和第二开关T52的第一端连接，第三开关T53的第一端与第二电平端LC连接，第四开关T54的控制端以第一节点Qn的电位作为输入信号，第四开关T54的第一端和第三开关T53的第二端连接反相器131的输出端，第四开关T54的第二端连接第一电平端VSS。
[0047] 具体地，第一开关T51、第二开关T52、第三开关T53和第四开关T54均为金属氧化薄膜晶体管或低温
多晶硅薄膜晶体管，金属氧化物薄膜晶体管包括但不限于铟镓锌氧化物薄膜晶体管。第一节点Qn的电位为高电位时，第二开关T52 打开，使得第三开关T53的控制端的电位为低电位而关闭，第一节点Qn的电位为高电位使得第四开关T54打开而第一电平端VSS的电位输入至Pn节点，从而使得稳压单元T42关闭，第一节点Qn仍为高电位；第一节点Qn为低电位时，第四开关T54和第二开关T52关闭，第三开关T53打开，Pn节点电位拉高使得稳压单元T42打开，从而使得第一节点Qn的电位为第一电平端VSS的电位。
[0048] 在本实施例中，第一开关T51的第一端和控制端连接第二电平端LC使得第一开关T51不能通过设置合适的端口以测试电性，且第一开关T51始终受正向电流应力的作用，其失效的
风险更大。另外，通过测试第一开关T51的电性可以反馈反相器131的设计情况。
[0049] 在本实施例中，测试单元20与第一开关T51为相同的薄膜晶体管，测试单元20的控制端和第一端连接重置信号端Rst，测试单元20的第二端连接第一电平端VSS，测试单元20的控制端还连接第一测试垫，测试单元20的第一端还连接第二测试垫。测试单元20与第一开关T51相同且测试单元20的连接方式与第一开关T51相同，即通过模拟T51设置测试单元20(T51’)以测试T51的电性，从而反馈反相器的设计是否合理。测试单元20设置于未设置有重置单元的GOA电路单元中且测试单元20位于对应GOA电路单元中的位置与重置单元位于对应 GOA电路单元中的位置相同，即测试单元T51’的设置未使得GOA电路的布局空间增大，且未使得GOA电路增加新的引线。
[0050] 进一步地，测试单元20为金属氧化物薄膜晶体管或低温多晶硅薄膜晶体管。
[0051] 进一步地，第一测试垫和第二测试垫的制备材料为氧化铟锡或氧化铟锌。第一测试垫和第二测试垫的制备材料为氧化铟锡或氧化铟锌便于金属探针插入第一测试垫和第二测试垫以测试测试单元20的控制端和第一端之间的电压。
[0052] 在本实施例中，图4A所示GOA电路单元还包括上拉单元10，上拉单元 10连接时钟信号CKn、第一节点Qn以及第n级扫描信号输出端Gn，上拉单元10用于在第一节点Qn的电位为高电位时，将时钟信号CKn的
高电平信号输出至第n级扫描信号输出端Gn。具体地，上拉单元10包括薄膜晶体管T21，薄膜晶体管T21的控制端连接第一节点Qn，薄膜晶体管T21的第一端连接时钟信号CKn，薄膜晶体管T21的第二端连接第n级扫描信号端输出端Gn。
[0053] 在本实施例中，图4A所示GOA电路单元还包括下拉单元11，下拉单元 11连接第一节点Qn、第n级扫描信号输出端Gn、第n+4级扫描信号输入端 Gn+4以及第一电平端VSS，下拉单元用于在第n+4级扫描信号输入端Gn+4 的信号为高电位时，使得第一电平端VSS的电位输出至第一节点Qn和第n级扫描信号输出端Gn，即使得第一节点Qn和第n级扫描信号输出端Gn为低电位。具体地，下拉单元11包括薄膜晶体管T31和薄膜晶体管T41，薄膜晶体管 T31和薄膜晶体管T41的控制端连接第n+4级扫描信号输入端Gn+4，薄膜晶体管T31的第一端连接第n级扫描信号输出端Gn，薄膜晶体管T31的第二端连接第一电平端VSS，薄膜晶体管T41的第一端连接第一节点Qn，薄膜晶体管 T41的第二端连接第一电平端VSS。
[0054] 在本实施例中，图4A所示GOA电路单元还包括上拉控制单元12，上拉控制单元连接启动信号端STV以及第一节点Qn，用于在启动信号端STV的信号的控制下拉高第一节点Qn的电位。具体地，上拉控制单元12包括薄膜晶体管T11，薄膜晶体管T11的控制端和第一端以启动信号端STV的信号作为输入信号，薄膜晶体管T11的第二端连接第一节点Qn。
[0055] 在本实施例中，图4A所示GOA电路单元还包括自举电容14，自举电容 14的一端连接第一节点Qn，另一端连接第n级扫描信号端输出端Gn。自举电容14在第n级扫描信号端输出端Gn为高电位时通过耦合作用使得第一节点 Qn的电位拉高。
[0056] 在本实施例中，图4A所示GOA电路单元还包括下传单元15，下传单元 15连接第一节点Qn、时钟信号CKn以及第n级级传信号端STn，下传单元15 用于在第一节点Qn电位为高电位时将时钟信号CKn的高电位输入至第n级级传信号端STn。具体地，下传单元15包括薄膜晶体管T22，薄膜晶体管T22的控制端连接第一节点Qn，薄膜晶体管T22的第一端连接时钟信号CKn，薄膜晶体管T22的第二端连接第n级级传信号端STn。
[0057] 图4B为本申请图2所示栅极驱动电路多级驱动架构图中第九级及之后GOA 电路单元中任一GOA电路单元的示意图。图4A中的GOA电路单元与图4B中的 GOA电路单元基本相同，不同之处在于，图4B中GOA电路单元还包括重置单元 16，重置单元16连接重置信号端Rst、第一节点Qn以及第一电平端VSS，重置单元16用于在上拉控制单元12拉高第一节点Qn电位之前将第一节点Qn的电位拉至低电位之后，上拉控制单元12通过第n-4级级传信号端STn-4和第n-4级扫描信号端Gn-4输入的高电平信号使得薄膜晶体管T11打开而拉高第一节点Qn的电位。具体地，重置单元16为薄膜晶体管Trst，重置单元16的控制端连接重置信号端Rst，重置单元16的第一端连接第一节点Qn，重置单元16的第二端连接第一电平端VSS。图4A中测试单元20在对应GOA电路单元中的位置与重置单元16在对应GOA电路单元的位置相同，即在GOA电路单元未设置有重置单元16的位置设置测试单元20以测试反相器中的开关单元的电性。另外，对于下拉单元11，第 n-3级GOA电路单元至第n级GOA电路单元均与启动信号端STV、第一电平端VSS、第一节点Qn以及第n级扫描信号输出端Gn连接，第9级GOA电路单元至第 n-4级GOA电路单元均与第n+4级扫描信号输入端Gn+4、第一电平端VSS、第一节点Qn以及第n级扫描信号输出端Gn连接。对于上拉控制单元12，第九级及之后GOA电路单元均与第n-4级级传信号端STn-4、第n-4级扫描信号输入端Gn-4 以及第一节点Qn连接。
[0058] 本申请还提供一种显示面板GOA电路的测试方法，该测试方法的流程图如图5所示，显示面板包括GOA电路和至少一个测试单元，GOA电路包括N 个级联的GOA电路单元，每个GOA电路单元包括下拉维持单元以及第一节点，
[0059] 下拉维持单元包括反相器和稳压单元，稳压单元连接第一电平端、第一节点以及反相器的输出端，反相器的输入端输入第一节点的电位，反相器用于以第一节点的电位作为输入信号并输出信号以控制稳压单元使得第一节点的电位稳定，反相器包括开关单元；
[0060] 第M个GOA电路单元至第N个GOA电路单元中均包括重置单元，第1 个GOA电路单元至第M-1个GOA电路单元均不具有重置单元，重置单元连接第一电平端、第一节点以及重置信号端，重置单元用于重置对应GOA电路单元中的第一节点的电位；
[0061] 至少一个测试单元设置于第1个GOA电路单元至第M-1个GOA电路单元中，测试单元在对应GOA电路单元中的位置与重置单元在对应GOA电路单元中的位置相同，测试单元用于测试开关单元的电性，N为不小于2的正整数， M为正整数且取值范围大于0且小于N，[0062] 测试方法包括如下步骤：
[0063] 步骤S100：使GOA电路处于工作状态，对每个测试单元进行测试以获取每个测试单元的测试值，对每个测试单元对应的测试值进行求和并计算平均值以作为测试结果；
[0064] 步骤S101：比较测试结果与测试单元的预设阈值以判断开关单元的电性。
[0065] 上述方案通过在GOA电路单元未设置有重置单元的位置设置测试单元以测试反相器中的开关单元的电性，将测试单元对应的测试值进行求和并计算平均值以作为测试结果，测试单元的数目越多，判断反相器中的开关单元的电性的结果更准确。
[0066] 进一步地，比较测试结果与测试单元的预设阈值以判断开关单元的电性包括如下步骤：
[0067] 若测试结果大于或等于预设阈值，则开关单元的电性失效；
[0068] 若测试结果小于预设阈值，则开关单元的电性正常。
[0069] 在本实施例中，反相器包括控制单元，控制单元包括第一开关和第二开关，第一开关的控制端和第一端连接第二电平端，第一开关的第二端连接第二开关的第一端，第二开关的控制端以第一节点的电位作为输入信号，第二开关的第二端连接第一电平端。
[0070] 进一步地，反相器还包括输出单元，输出单元包括第三开关和第四开关，第三开关的控制端与第一开关的第二端和第二开关的第一端连接，第三开关的第一端与第二电平端连接，第四开关的控制端以第一节点的电位作为输入信号，第四开关的第一端和第三开关的第二端连接反相器的输出端，第四开关的第二端连接第一电平端。
[0071] 以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行
修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
