技术领域
[0001] 本
发明涉及集成电路领域，具体的说是一种上电复位电路。
背景技术
[0002] 在集成电路领域，无论是数字集成电路中还是混合集成电路中，都使用复位电路，如触发器、寄存器等电路，电路在上电过程中，由于数字电路电源极其不稳定，在这段时间里数字电路逻辑错乱，易产生错误逻辑，所以数字电路上电以后的初始阶段需要一个确定状态，即清零状态，这就需要一个性能非常良好的上电复位电路。上电复位电路需要在电源稳定以后产生一个复位脉冲，这样系统内部数字电路靠这个复位脉冲进行充分可靠的复位。一个性能良好的上电复位电路除此之外还应该具有重复上电也可以有效复位的性能。
[0003] 微
电子工业兴起于20世纪50年代，至今已经经历了半个多世纪的快速发展，深刻改变了社会的面貌。随着集成电路制造工艺不断提升，集成电路的制造尺寸越来越小，这要求上电复位电路所占面积也要减小，复位可靠性也要提高，而传统RC复位无法满足要求，为了延长复位时间，需要较大的电容来延长复位时间，这将占用很大的版图面积，无法适应现代工艺要求，而本设计采用比较器与
施密特触发器相结合的方式，它可以避免使用过大的版图面积，也可以延长所必需的复位脉冲宽度和降低功耗。
发明内容
[0004] 针对
现有技术中的上述不足，本发明提供了一种新型上电复位电路，完全解决了传统RC上电复位电路，如果想要复位脉冲比较宽就必须增大电容的容值，这样版图的面积将增大，当电源
电压迅速降到零时，电容电荷不能立即泄放干净，电源此时上电时电路无法产生复位脉冲
信号的各种问题。
[0005] 本发明为实现上述目的所采用的技术方案是：一种上电复位电路，包括：
[0006] 电源VDD依次经过
电阻R1、电阻R2、电阻R3后接地，电阻R1、电阻R2之间的
节点B连接MOS
开关管M2的源极，电阻R2、电阻R3之间的节点A连接MOS开关管M1的源极，MOS开关管M1的漏极、MOS开关管M2的漏极分别连接比较器C的
反相输入端，比较器C的同相输入端连接参考电压V1D2，比较器C的输出端依次经过施密特触发器INV1、
反相器INV2
输出信号VO，MOS开关管M2的栅极还连接施密特触发器INV1的输出端，MOS开关管M1的栅极还连接反相器INV2的输出端。
[0007] 通过设置电阻R1、电阻R2、电阻R3的比例，调节上电
阈值与掉电阈值。
[0008] 在3.3V电源系统中，若设置上电阈值3V、掉电阈值2.8V，上电时A点到1.2V，则下式成立：
[0009]
[0010] 取R3＝1.2MΩ，根据式(1)得R1+R2＝1.8MΩ，总电阻R1+R2+R3＝3MΩ，掉电时B点到1.2V，则下式成立：
[0011]
[0012] 由式(2)解得R1＝1.714MΩ，R2＝85.7KΩ。
[0013] 本发明具有以下有益效果及优点：
[0014] 1.本发明的复位电路完全解决了传统RC上电复位电路，由于想要复位脉冲比较宽就必须增大电容的容值，增大版图面积的弊端。
[0015] 2.本发明的复位电路中不使用电容完全解决了当
电源电压迅速降到零时，电容电荷不能立即泄放干净的问题，电源此时上电时电路能产生复位脉冲信号。
[0016] 3.本发明的复位电路可以避免电源不稳产生的连续复位脉冲。
[0017] 4.本发明的复位电路没有使用电容，当迅速掉电上电时，还可以有效进行复位。
附图说明
[0018] 图1为本发明的上电复位电路；
[0019] 图2为本发明的上电复位具体
实施例电路。
具体实施方式
[0020] 下面结合附图及实施例对本发明做进一步的详细说明。
[0021] 如图1所示，为本发明的上电复位电路。电源VDD依次经过电阻R1、电阻R2、电阻R3后接地，电阻R1、电阻R2之间的节点B连接MOS管M2的源极，电阻R2、电阻R3之间的节点A连接MOS开关管M1的源极，MOS开关管M1的漏极、MOS开关管M2的漏极分别连接比较器C的反相输入端，比较器C的同相输入端连接参考电压V1D2，比较器C的输出端依次经过施密特触发器INV1、反相器INV2输出信号VO，MOS开关管M2的栅极还连接施密特触发器INV1的输出端，MOS开关管M1的栅极还连接反相器INV2的输出端。
[0022] 电路主要设计思想是在电源电压比较低时，由带隙基准模
块产生比较器C的参考电压V1D2，这时比较器C已经启动可以正常工作，当电源电压正常时即可输出复位脉冲。
[0023] 利用Hspice
软件进行电路仿真，在电源电压3.3V时，上电阈值设置为3V，掉电阈值设置为2.8V，缓慢上电与极速掉电都具有良好的复位效果。
[0024] 如图2所示，为上电复位实施例详细电路图，在比较器C部分M10、M11是差分
预防大电路，M7、M8与M14、M15构成比较判断电路，其中M8与M14的栅相互连接对方的漏，形成局部正反馈，提高比较器C的比较速度，M18将比较后的结果提供给施密特触发器INV1，施密特触发器INV1输出端连接反相器INV2，反相器INV2控制MOS开关管M1、M2通断实现电路功能。
[0025] 比较器C中M28的源极接VDD，M29的源极接VDD，M28、M29的栅极和M28的漏极接IB端口，M29的漏极接M3的漏极和栅极，M3的源极接M4的漏极，M4的源极接M5的漏极，M5的源极接GND，M4、M5的栅极接M3的栅极。M12的源极接VDD，M12的漏极接M10、M11的源极，M12的栅极接IB端口，M10的栅极接参考电压V1D2，M10的漏极接M6、M9的漏极，M6源极接M7的漏极，M6的栅极接M3的栅极，M7的栅极接M6的漏极，M7的源极接GND，M9的源极接M8的漏极，M9的栅极接M6的栅极，M8的栅极接M11的漏极，M8的源极接GND，M11的漏极接M13的漏极，M11的栅极开关中M1的源极和M2的漏极，M13的栅极接M3的栅极，M13的源极接M14的漏极，M14的栅极接M10的漏极，M14的漏极接GND，M19的源极接VDD，M19的栅极接端口IB，M19的漏极接M17的漏极，M17的源极接M18的漏极，M17的栅极接M3的栅极，M18的栅极接M10的漏极，M18的源极接GND，M17和M19的漏极为比较器的输出接施密特触发器中的M20、M21、M22和M23的栅极。
[0026] 施密特触发器INV1中的M20、M21、M22和M23的栅极接比较器的输出，M20的源极接VDD，M20的漏极接M21的源极，M21的漏极接M22的漏极、接M24和M25的栅极(施密特触发器的输出)、反相器中M26和M27的栅极，M22的源极接M23的漏极，M23的源极接GND，M24的源极接M20的漏极，M24的漏极接GND，M25的源极接M23的漏极，M25的漏极接VDD。
[0027] 反相器INV2中M26和M27的栅极接施密特触发器中M21和M22的漏极，M26的源极接VDD，M26的漏极接M27的漏极，M27的源极接GND，M26和M27的漏极为输出VO，VO接开关管M1的栅极，M1的漏极接端口A，M1的源极和M2的漏极接比较器中M11的栅极，M2的栅极接反相器M26和M27的栅极，M2的源极接端口B。
[0028] 上电复位工作原理如下：
[0029] 当VDD上升时，M1管导通将A点电位与V1D2比较，此时A点电位低于V1D2，比较器C输出为高电平，
输出电压VO跟随VDD变化。当VDD上升到电压电源，A点电位高于V1D2，比较器C输出低电平，实现VO电位的翻转。当VDD下降时，M2管导通将B点电位与V1D2比较，此时B点电位高于V1D2，比较器C输出仍维持低电平，输出电压VO是低电平。当VDD下降到使B点电位低于V1D2，比较器C输出低电平，实现VO电位的翻转。
[0030] 上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
