技术领域
[0001] 本
发明涉及背面照明的全局快门成像阵列。
背景技术
[0002] 用于CMOS成像
传感器的
电路构造在
硅晶片的一侧上，在下面的讨论中称为前侧。传感器包括
像素传感器阵列，其中每个像素传感器具有光电
二极管和相关的读出电路。
光电二极管和有源读出电路构造在晶片的
正面上。然后在正面上沉积并
图案化各种金属层。
金属层提供各种导体和一些无源元件，例如电容器和
电阻器。在前侧照明的成像传感器中，要捕获的图像从前侧上方成像到像素传感器上。因此，必须组织金属层，使得每个光电二极管上的区域不受阻碍。结果，可以在金属层中构造的电路必须构造在像素传感器阵列的侧面，这增加了成像阵列所需的硅面积。
[0003] 其中图像从硅晶片的另一侧投影到像素传感器上的成像传感器具有减小成像阵列的尺寸的潜
力，因为正面上的光电二极管上方的区域现在可用于电路元件的构造和用于控制和读出像素传感器的各种
信号的路由。然而，背面照射的像素传感器阵列存在其它挑战，特别是当用于全局快门系统时，其中电荷存储在每个像素传感器中的浮动扩散
节点上，同时等待被读出。
浮动扩散节点可以被视为具有寄生光电二极管，如果被照射，该寄生光电二极管将在存储期间产生光
电子。在前侧照明方案中，浮动扩散节点由在金属层中设置的掩模屏蔽。然而，在背面照射方案中，在可以在其上沉积这种屏蔽的背面与浮动扩散节点之间存在显著的距离。结果，难以在不对像素传感器中的光电二极管也进行部分屏蔽的情况下屏蔽浮动扩散节点。
发明内容
[0004] 本发明包括成像阵列及其使用方法。成像阵列包括具有像素传感器有序阵列的多个像素传感器，每个像素传感器的特征在于像素传感器有序阵列中的
位置。每个像素传感器包括主光电二极管和校正光电二极管。成像阵列还包括
控制器，该控制器在第一时刻复位所有主光电二极管，该第一时刻对于所有像素传感器是相同的，该控制器在该第一时刻之后的第二时刻复位所有校正光电二极管，该第二时刻对于所有像素传感器是相同的，并且该控制器顺序读出像素传感器。多个像素传感器中的每一个在第三时刻被读出，该第三时刻对于不同的像素传感器是不同的，并且取决于像素传感器在像素传感器有序阵列中的位置。多个像素传感器中的每一个的读出包括测量在第三时刻与第二时刻之间在该像素传感器中的校正光电二极管上累积的校正电荷、测量在第三时刻在该像素传感器中的主光电二极管上累积的总电荷、以及计算表示在第二时刻在主光电二极管上累积的电荷的像素传感器曝光值。
[0005] 在本发明的一个方面中，校正光电二极管的特征在于具有第一光转换效率，并且主光电二极管的特征在于具有第二光转换效率，第一光转换效率小于第二光转换效率。在一个示例性
实施例中，主光电二极管的特征在于具有将光转换为
光电子的第一硅面积，并且校正光电二极管的特征在于具有将光转换为光电子的第二硅面积，第一硅面积大于第二硅面积。
[0006] 在本发明的另一方面，每个像素传感器包括浮动扩散节点、响应于第一传输信号而将主光电二极管连接到浮动扩散节点的第一传输栅极、以及将校正光电二极管连接到浮动扩散节点的第二传输栅极。
[0007] 在本发明的另一方面，成像阵列包括位线，并且每个像素传感器包括放大浮动扩散节点上的
电压从而在
放大器输出上产生信号的放大器、响应于行选择信号而将放大器输出连接到位线的位线栅极、以及响应于复位信号而将浮动扩散节点连接到第一复位电压源的复位栅极。
[0008] 在本发明的另一方面，主光电二极管和校正光电二极管分别通过第一传输栅极和第二传输栅极相对于浮动扩散节点并联连接到一起。
[0009] 在本发明的另一方面，主光电二极管与校正光电二极管相对于浮动扩散节点
串联连接到一起，主光电二极管通过第一传输栅极而连接到校正光电二极管，并且校正光电二极管通过第二传输栅极而连接到浮动扩散节点。
[0010] 在本发明的另一方面，控制器通过下述方法来测量总电荷：复位浮动扩散节点并在复位浮动扩散节点之后测量浮动扩散节点上的第一电压，在第三时刻将校正光电二极管连接到浮动扩散节点之后测量浮动扩散节点上的第二电压，并且在主光电二极管连接到浮动扩散节点之后测量浮动扩散节点上的第三电压。
[0011] 本发明还包括一种用于操作具有像素传感器有序阵列的成像系统的方法，每个像素传感器的特征在于其在像素传感器有序阵列中的位置，并且包括在图像曝光期间接收光的主光电二极管。在该方法中，控制器在第一时刻复位所有主光电二极管；定义标记图像曝光结束的第二时刻；在第三时刻顺序测量在该像素传感器中的主光电二极管上累积的总电荷，该第三时刻取决于像素传感器在像素传感器有序阵列中的位置，第三时刻对于多个像素传感器中的不同像素传感器是不同的；并校正在第二时刻与第三时刻之间的时间段内在主光电二极管上累积的电荷的总电荷，从而得到对在第二时刻在主光电二极管上累积的全局快门电荷的估计。
[0012] 在本发明的一个方面中，每个像素传感器包括校正光电二极管，并且该方法包括在第二时刻复位校正光电二极管、在第三时刻测量校正光电二极管上的校正电荷、并且基于校正电荷来校正总电荷从而获得全局快门电荷。
[0013] 在本发明的一个方面中，每个像素传感器还包括浮动扩散节点，并且获得多个像素传感器中的一个像素传感器的全局快门电荷的估计，其包括在第三时刻复位多个像素传感器中的该一个像素传感器的浮动扩散节点，并测量多个像素传感器中的该一个像素传感器的浮动扩散节点上的第一电压，将多个像素传感器中的该一个像素传感器的校正光电二极管连接到多个像素传感器中的该一个像素传感器的浮动扩散节点，并测量多个像素传感器中的该一个像素传感器的浮动扩散节点上的第二电压，将多个像素传感器中的该一个像素传感器的主光电二极管连接到多个像素传感器中的该一个像素传感器的浮动扩散节点；并且测量多个像素传感器中的该一个像素传感器的浮动扩散节点上的第三电压，并根据第一、第二、和第三电压来确定对所述多个像素传感器中的该一个像素传感器的全局快门电荷的估计。
附图说明
[0014] 图1是根据本发明一个实施例的利用像素传感器的CMOS成像阵列的示意图。
[0015] 图2示出了可以在图1中所示的成像阵列中使用的
现有技术像素传感器。
[0016] 图3示出了根据本发明的像素传感器和列处理电路的一个实施例。
[0017] 图4示出了根据本发明的一个示例性实施例的在成像阵列的一行的曝光和读出期间各种感兴趣的控制线上的时序。
[0018] 图5示出了根据本发明另一实施例的像素传感器。
[0019] 图6示出了图5中所示的实施例的
控制信号时序。
具体实施方式
[0020] 现在参考图1，图1是根据本发明一个实施例的利用像素传感器的CMOS成像阵列的示意图。成像阵列40由像素传感器41的矩形阵列而构成。每个像素传感器包括光电二极管46和
接口电路47。接口电路的细节取决于特定的像素设计。然而，所有像素传感器包括连接到行线42的栅极，行线42用于将该像素传感器连接到位线43。在任何时刻启用的具体行由输入的行地址来确定，行地址被输入到行
解码器45。行选择线是导体的平行阵列，其在
基板上方的金属层中
水平延伸，在基板中构造光电二极管和接口电路。
[0021] 每个位线终止于列处理电路44，其通常包括传感放大器和列解码器。位线是导体的平行阵列，其在基板上方的金属层中垂直延伸，在基板中构造光电二极管和接口电路。每个传感放大器读出由像素产生的信号，该像素当前连接到位线，该位线由该传感放大器所处理。传感放大器可以通过利用
模数转换器(ADC)产生数字
输出信号。在任何给定时刻，从成像阵列读出单个像素传感器。读出的特定列由列地址确定，列地址由列解码器来使用，从而将来自该列的传感放大器/ADC输出连接到成像阵列外部的电路。控制信号和其它功能的顺序由控制器30来执行。为了简化附图，控制器30与各种控制线之间的连接已从图中省略。
[0022] 参考图2可以更容易地理解本发明实现其优点的方式，图2示出了可以用在图1所示的成像阵列中的现有技术像素传感器。像素60包括在曝光期间收集光电荷的光电二极管11。传输栅极15允许累积的电荷响应于信号Tx1而从光电二极管11传输到浮动扩散节点13。
出于本讨论的目的，浮动扩散节点被定义为不与电源轨相连或由另一电路驱动的电节点。
浮动扩散节点13的特征在于具有电容和CFD的寄生电容器14，以及寄生光电二极管12。实际上，通过首先将复位栅极置于导通状态从而将浮动扩散节点13复位为由VR确定的复位电压，来测量累积在光电二极管11上的光电荷。然后，将复位栅极16置于非导通状态，并观察当传输栅极15处于导通状态时发生的浮动扩散节点13上的电压差。可选的溢流栅极18将光电二极管11饱和之后产生的任何电荷传输到电源轨，以防止过量电荷改变相邻像素传感器中的测量值。
[0023] 浮动扩散节点13上的电压由
源极跟随器晶体管17来放大。当要读出像素60时，栅极晶体管20上的信号将源极跟随器晶体管17的输出连接到位线19，位线19由给定列中的所有像素传感器来共享。出于本讨论的目的，位线被定义为由多列像素传感器共享的导体，并且携带指示通过传输栅极连接到位线的像素传感器中的浮动扩散节点的电压的电压信号。每个位线终止于列处理电路55，该电路包括测量位线上的电压的电路。
[0024] 在典型的全局快门成像阵列中，当通过所有像素传感器中的复位栅极16将光电二极管连接到VR来复位成像阵列中的所有光电二极管时，开始曝光。当累积在每个光电二极管上的电荷同时转移到相应的浮动扩散节点时，曝光停止。在该转移之前，浮动扩散节点被复位为复位电压，并且测量每个浮动扩散节点上的电压。通常一次读出一行像素传感器。因此，在同时传输光电荷时，在测量一段时间之前将电荷存储在浮动扩散节点上，该时间取决于像素传感器所在的行。
[0025] 如果存在杂散光，则每个像素传感器中的寄生光电二极管将产生光电子，该光电子改变了在存储时段期间驻留在浮动扩散节点上的电荷量。这种集成的暗
电流改变了测量的电荷并导致测量图像中的伪影。在前侧成像阵列中，屏蔽
覆盖每个浮动扩散节点以减少这些伪影。如上所述，在背面照射的成像系统中提供有效的屏蔽由于晶片的厚度而存在显著挑战。
[0026] 本发明执行“全局快门”方案，其中所有像素传感器同时被复位以开始曝光；然而，像素传感器以滚动快门模式读出，其中来自曝光的电荷在读出时被传输到浮动扩散节点，并且一次一个地读出行。由于电荷没有存储在浮动扩散节点上相当长的一段时间，因此显著减少了与来自与浮动扩散节点相关联的寄生光电二极管的
暗电流积分相关的问题。
[0027] 为了简化以下讨论，如果光电二极管连接到电路上，光电二极管将被定义为已经被复位，该电路在光电二极管上提供电压，该电压足以在先前曝光中移除光电二极管累积的所有光电子。可以通过将光电二极管连接到已经充电到足够高的电压的浮动扩散节点或者通过处于导通状态的栅极将光电二极管连接到电源，来产生复位电压。
[0028] 如果浮动扩散节点通过处于导通状态的栅极连接到DC电源然后从该DC电源断开，则浮动扩散节点将被定义为复位。复位后浮动扩散节点上的电压将被称为浮动扩散节点复位电压。浮动扩散节点复位电压可以与DC源相差一定量，该量取决于用于进行该连接的任何栅极。另外，复位电压可以通过由噪声确定的量而变化。在任何特定复位操作中浮动扩散节点上的实际复位电压相对于DC源的可变性足以要求，在需要知道该电压以确定累积在其上的光电荷时，通过将该光电二极管连接到浮动扩散节点并测量浮动扩散节点上的电压降低，从而测量浮动扩散节点复位电压。在浮动扩散节点已经复位之后，浮动扩散节点复位电压足以复位连接到所述浮动扩散节点的光电二极管。
[0029] 考虑具有从第一行开始依次读出的多个行的图像传感器。曝光的结束被定义为在来自第一行中的光电二极管的电荷被转移到该行的每个像素传感器中的相应浮动扩散节点时发生。下一行仍将在该行中的光电二极管上累积电荷，直到该行被读出。因此，从光电二极管转移到该行中的浮动扩散节点的电荷由两个电荷组成：在曝光结束时所累积的电荷，和在曝光结束与光电二极管上的电荷实际转移到相应浮动扩散节点的时刻之间所累积的电荷。在本发明中，测量第二电荷并从最终传输到浮动扩散节点的累积电荷中减去第二电荷。在下面的讨论中，该第二时刻充电将被称为校正电荷。在本发明中，校正电荷由每个像素传感器中的第二光电二极管(称为校正光电二极管)来测量。
[0030] 现在参考图3，其示出了根据本发明的像素传感器和列处理电路的一个实施例。为了简化以下讨论，图3中所示的与图2中所示的元件起类似功能的那些元件已经被赋予相同的数字标记，并且除非上下文另有要求，否则将不再进一步讨论。为了简化附图，省略了与浮动扩散节点13相关的寄生光电二极管。像素传感器70包括主光电二极管11，主光电二极管11的输出在曝光期间为该像素提供总累积光电荷。像素传感器70还包括校正光电二极管71，其在曝光结束之后但在实际读出光电二极管11之前测量由光电二极管11累积的电荷。
在下面的讨论中，像素传感器70中的光电二极管将被称为相对于浮动扩散节点13并联连接。
[0031] 现在参考图4，其示出了根据本发明的一个示例性实施例的在成像阵列的一行的曝光和读出期间各种感兴趣的控制线上的时序。曝光和读出的时间可视为具有六个阶段。在101所示的第一阶段期间，通过将栅极16、73、和18置于导通状态，将光电二极管连接到Vdd或VR，所有光电二极管都保持在复位状态。在由所需曝光时间确定的时刻，曝光时段开始，如102所示。在曝光时段102期间，通过将栅极18置于非导通状态来隔离主光电二极管11。应当注意，栅极18保持在恒定电压，该恒定电压将确定来自主光电二极管11的任何溢流电荷将被传递到Vdd电源轨的电压。在该示例性实施例中，校正光电二极管71通过将栅极16和73保持在导通状态而保持连接到VR，因此保持在复位状态。在曝光时段102结束时，通过将栅极73置于非导通状态来隔离校正光电二极管71。因此，校正光电二极管71将开始累积光电荷，其提供在曝光时段结束之后对由主光电二极管11累积的光电荷量的测量。
[0032] 在曝光结束与读出任何给定行的像素传感器之间存在可变的时间段。该时间段取决于读出序列中像素传感器行的位置。可变时间段在103处示出。时间段103将在下面的讨论中称为曝光后时间段。为了更清楚地区分曝光后时间段与时间段102，在下面的讨论中将时间段102称为图像曝光时间段。
[0033] 在曝光后时间段103结束时，开始像素传感器70所在的像素行的读出过程。通过将栅极晶体管20置于导通状态，将所讨论的像素连接到位线19。读出过程分为在104、105、和106处示出的三个时间段。在每个时间段期间，位线19上的电压由放大器80放大并存储在
采样和保持
存储器90中的相应电容器上。在示例性实施例中，放大器80是电容式跨阻抗放大器。但是，可以使用其它形式的放大器。
[0034] 通过控制相应栅极的
导电性，将放大器80的输出存储在一个电容器上。对应于电容器76～78的栅极分别以86～88示出。在浮动扩散节点13已被复位之后，电容器76存储电压V1，该电压V1表示浮动扩散节点13上的电压。在来自校正光电二极管71的电荷被转移到浮动扩散节点13之后，电容器77存储电压V2，该电压V2表示浮动扩散节点13上的电压。最后，在校正光电二极管71和主光电二极管11已经被转移到浮动扩散节点13之后，电容器78存储电压V3，该电压V3表示浮动扩散节点13上的电压。在读出周期结束时，通过将栅极晶体管20置于非导通状态，像素从位线19断开连接。
[0035] 在本发明的一个方面，校正光电二极管71明显小于主光电二极管11。背面照射的目标是减小成像阵列的面积。因此，使用大的校正光电二极管与此目标相反。在本发明的一个方面，校正光电二极管的面积是主光电二极管的面积的一小部分。如果总光电二极管面积保持恒定以产生与传统正面全局快门阵列相同面积的成像阵列，则所得阵列将具有更小的动态范围和更高的读取噪声。然而，发现增加的噪声在许多应用的可接受范围内。
[0036] 在一个示例性实施例中，给定电压V1～V3，如果使用传统的全局快门(其中来自光电二极管11的电荷被转移到浮动扩散节点并且没有由上面讨论的寄生光电二极管引起的电荷污染)，则控制器产生将在图像曝光时间结束时观察到的电压。可以证明，该电压Vgs＝V3-V1-K*(V2-V1)，其中K是常数，取决于两个光电二极管将光转换为电荷的相对效率和源极跟随器和位线放大器的放大因子。
[0037] 由于与栅极73相关联的寄生电容，图3中所示的布置导致浮动扩散节点的电容增加。使浮动扩散节点的电容保持尽可能低是有利的，因为该电容确定电荷到电压转换的转换增益。通过将校正光电二极管与主光电二极管11串联到一起，可以减小该寄生电容的贡献。现在参考图5，其示出了根据本发明另一实施例的像素传感器。像素传感器120中的光电二极管的布置将被称为相对于浮动扩散节点13的串联连接。为了简化以下讨论，图5中所示的与图3中所示的元件起类似功能的那些元件采用了相同的附图标记，除非上下文另有要求，否则不会进一步讨论。为了简化附图，再次省略了与浮动扩散节点13相关的寄生光电二极管。像素传感器120与图3所示的像素传感器70的不同之处在于校正光电二极管71已与主光电二极管11串联放置。
[0038] 现在参考图6，其示出了图5中所示实施例的控制信号时序。图6中所示电路的读出时序类似于图4中所示电路的读出时序。唯一的区别是当电荷从大光电二极管11传递到浮动扩散节点13时，Tx1和Tx3都为高。
[0039] 已经提供了本发明的上述实施例以说明本发明的各个方面。然而，应该理解，可以组合在不同的具体实施方案中显示的本发明的不同方面，以提供本发明的其它实施方案。另外，根据前面的描述和附图，对本发明的各种
修改将变得显而易见。因此，本发明仅受所附
权利要求的范围限制。
