【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ポリゴン画像を用いて画面上に立体画像を表示する３次元画像処理装置に適用して好適な、３次元画像生成方法および装置とこの方法および装置を用いた３次元画像処理装置に関する。

【０００２】

【従来の技術】従来、コンピュータシステムにおいて、
画像表示のための装置が種々用いられている。 図３５
は、従来のパーソナルコンピュータなどに用いられている表示装置の構成例を示す。 ＣＰＵ(Central Processin
g Unit)１０３は、入力装置１０１または記憶装置１０
２から入力された文字コードをメインＲＡＭ(Random Ac
cess Memory)１０４に書き込み、編集などの任意の処理を行う。 そして表示の際、この文字コードに対応する文字の画像データをグラフィックＶＲＡＭ(Video Random
Access Memory)１０５に書き込む。 そしてディスプレイの水平および垂直同期信号に同期して、グラフィックＶ
ＲＡＭ１０５から文字の画像データが読み出され、ディスプレイコントローラ１０６にて画像信号に変換されてディスプレイ１０７上に表示される。

【０００３】図３６は、従来の３次元画像表示装置の構成例を示す。 入力装置１１１または記憶装置１１２から入力されたアプリケーションデータは、ＣＰＵ１１３にて必要な処理をされ、ジオメトリ処理回路１１４に出力される。 そしてジオメトリ処理回路１１４にてモデリング変換や投影変換を受けて、ポリゴンパラメータを変換され、このポリゴンパラメータがポリゴンマッピング回路１１５へ出力される。

【０００４】ポリゴンマッピング回路１１５は、ポリゴンパラメータに対応するテクスチャ（表面の模様）データをテクスチャメモリ１１６から取り込み、各ポリゴンにテクスチャ付与を行いながら隠面消去処理を行って、
フレームメモリ１１７に出力する。 そしてフレームメモリ１１７から画像データが繰り返し読み出されて、ディスプレイコントローラ１１８にて画像信号に変換されてディスプレイ１１９に表示される。

【０００５】ところで、３次元画像処理装置では、３次元図形の表面を多数のポリゴンに分割することによって近似し、画像処理する際、視点から見て奥にあるポリゴンが手前のポリゴンに隠されるように隠面消去処理が必要となる。 この隠面消去処理の方法として、Ｚバッファ法、スキャンライン法などが知られている。

【０００６】Ｚバッファ法は、３次元空間に対応するバッファメモリに各図形の存在する位置を示す情報を記憶し、視点から図形を見た視線に沿って、その視線が最初に図形と交差する面を見える面として、隠面消去処理する方法である。 スキャンライン法は、高さ方向（Ｙ方向）にスライスした奥行き（Ｚ方向）を有する図形の断面について、視線を横方向（Ｘ方向）に走査（スキャン）して隠面消去処理を行う。 これらの方法によって、
隠面消去処理を行った場合、多数のポリゴンについて隠面消去処理を行う必要があるため、多くの計算時間を必要とし画像表示が遅くなる。

【０００７】この隠面消去処理に要する計算時間を短縮するため、特開平７−１４６９５２号公報に開示された装置では、隠面消去処理されたポリゴン画像をポリゴン面番号にてフレームメモリに書き込み、これをモニタの掃引に同期して読み出し、対応するマッピングパラメータを用いてテクスチャ付与のためのマッピング演算を行い、モニタに表示する。 このことによって、塗り重ね処理を必要とせずに１画面分のピクセル数のマッピング演算で処理可能としている。

【０００８】

【発明が解決しようとする課題】しかしながら、図３５
の表示装置では、ディスプレイ１０７の水平垂直同期信号に同期して画素処理を行うため、処理負荷が軽いという特徴があるが、平面図形しか処理できない。

【０００９】また図３６の画像表示装置では、立体図形を処理できるが、全てのポリゴンについてレンダリング処理を行うため、画像の塗り重ねが多く、画素生成処理の負荷が重くなる。

【００１０】また特開平７−１４６９５２号公報に開示された装置では、映像信号に同期して画面上の画素を生成するために、ポリゴンパラメータに対し３次元マトリクス変換３回、２次元マトリクス変換３回、合計６回の変換を行い、マッピングパラメータメモリに格納する。
また本公報に示された例では、ポリゴン座標のポリゴンの形と、テクスチャ座標のテクスチャの形とが相似の場合のみ例示の変換マトリクスで処理可能であり、ポリゴン座標とテクスチャ座標との関係が変化すると変換マトリクスを再計算しなければならない。 さらにポリゴンに関するパラメータおのおのについて、それぞれ変換マトリクスが必要となり、パラメータが増加する特殊効果映像や高画質の映像生成には演算負荷が重くなるという問題点があった。

【００１１】そこで本発明は、上記従来の問題点を解消すべくなされたものであり、小規模な回路構成にて一般的な３次元画像を高速に処理可能とする３次元画像生成方法および装置とこの方法および装置を用いた３次元画像処理装置を提供することを目的とする。

【００１２】

【課題を解決するための手段】上述の課題を解決するため、本発明の請求項１に記載の３次元画像生成方法は、
Ｚ軸を奥行き方向とするＸＹＺの直交座標系にて定義された３次元物体を、３頂点の座標データにて定義されたポリゴン面にて構成された多角形に分解して、表示画面の２次元座標上に投影する方法において、前記ポリゴン面をＸＺ平面に垂直な平面にて切断することによって、
前記ポリゴン面を構成する３頂点間の２辺と前記ＸＺ平面に垂直な平面とが交差する位置にて前記２辺をそれぞれ内分する二つの内分比、および前記ポリゴン面を構成する３頂点の並び順序を算出するステップと、前記ポリゴン面をＹＺ平面に垂直な平面にて切断することによって、前記ポリゴン面の２辺間にて前記ＹＺ平面に垂直な平面とが交差する位置の内分比を算出するステップとを具備することを特徴とする。

【００１３】本発明の請求項２に記載の３次元画像生成方法は、Ｚ軸を奥行き方向とするＸＹＺの直交座標系にて定義された３次元物体を、３頂点の座標データにて定義されたポリゴン面にて構成された多角形に分解して、
表示画面の２次元座標上に投影する方法において、前記ポリゴン面をＹＺ平面に垂直な平面にて切断することによって、前記ポリゴン面を構成する３頂点間の２辺と前記ＹＺ平面に垂直な平面とが交差する位置にて前記２辺をそれぞれ内分する二つの内分比、および前記ポリゴン面を構成する３頂点の並び順序を算出するステップと、
前記ポリゴン面をＸＺ平面に垂直な平面にて切断することによって、前記ポリゴン面の２辺間にて前記ＸＺ平面に垂直な平面とが交差する位置の内分比を算出するステップとを具備することを特徴とする。

【００１４】本発明の請求項３に記載の３次元画像生成装置は、３次元物体を多角形に分解したポリゴン画像を用いて３次元画像を生成する装置において、Ｚ軸を奥行き方向とするＸＹＺの直交座標系にて定義されたポリゴン面の３頂点の座標データを供給する頂点データ供給手段と、この頂点データ供給手段から供給された前記ポリゴン面の３頂点の座標データを用いて、前記ポリゴン面をＸＺ平面に垂直な平面にて切断することによって、前記ポリゴン面を構成する３頂点間の２辺と前記ＸＺ平面に垂直な平面とが交差する位置にて前記２辺をそれぞれ内分する二つの内分比、および前記ポリゴン面を構成する３頂点の並び順序を算出する第１の内分比算出手段と、前記頂点データ供給手段から供給された前記ポリゴン面をＹＺ平面に垂直な平面にて切断することによって、前記ポリゴン面の２辺間にて前記ＹＺ平面に垂直な平面とが交差する位置の内分比を算出する第２の内分比算出手段とを具備することを特徴とする。

【００１５】本発明の請求項４に記載の３次元画像生成装置は、３次元物体を多角形に分解したポリゴン画像を用いて３次元画像を生成する装置において、Ｚ軸を奥行き方向とするＸＹＺの直交座標系にて定義されたポリゴン面の３頂点の座標データを供給する頂点データ供給手段と、この頂点データ供給手段から供給された前記ポリゴン面の３頂点の座標データを用いて、前記ポリゴン面をＹＺ平面に垂直な平面にて切断することによって、前記ポリゴン面を構成する３頂点間の２辺と前記ＹＺ平面に垂直な平面とが交差する位置にて前記２辺をそれぞれ内分する二つの内分比、および前記ポリゴン面を構成する３頂点の並び順序を算出する第１の内分比算出手段と、前記頂点データ供給手段から供給された前記ポリゴン面をＸＺ平面に垂直な平面にて切断することによって、前記ポリゴン面の２辺間にて前記ＸＺ平面に垂直な平面とが交差する位置の内分比を算出する第２の内分比算出手段とを具備することを特徴とする。

【００１６】本発明の請求項５に記載の３次元画像生成装置は、３次元物体を多角形に分解したポリゴン画像を用いて３次元画像を生成する装置において、Ｚ軸を奥行き方向とするＸＹＺの直交座標系にて定義されたポリゴン面の３頂点の座標データを供給する頂点データ供給手段と、この頂点データ供給手段から供給された前記ポリゴン面の３頂点の座標データを用いて、原点を含みＸＺ
平面に垂直な第１の平面に対し、ポリゴンの各頂点からＸ軸に平行に前記第１の平面上の位置までの距離であるＸ方向透視距離と、原点を含みＹＺ平面に垂直な第２の平面に対し、ポリゴンの各頂点からＹ軸に平行に前記第２の平面上の位置までの距離であるＹ方向透視距離とを求める透視距離算出手段と、この透視距離算出手段から受けたＸ方向透視距離に基づき、前記ポリゴン面を構成する３頂点間の２辺と前記ＸＺ平面に垂直な平面とが交差する位置にて前記２辺をそれぞれ内分する二つの内分比、および前記ポリゴン面を構成する３頂点の並び順序を算出する第１の内分比算出手段と、前記透視距離算出手段から受けたＹ方向透視距離および前記第１の内分比算出手段から受けた二つの内分比と前記ポリゴン面を構成する３頂点の並び順序とに基づき、前記ポリゴン面の２辺間にて前記ＹＺ平面に垂直な平面とが交差する位置の内分比を算出する第２の内分比算出手段とを具備することを特徴とする。

【００１７】本発明の請求項６に記載の３次元画像生成装置は、３次元物体を多角形に分解したポリゴン画像を用いて３次元画像を生成する装置において、Ｚ軸を奥行き方向とするＸＹＺの直交座標系にて定義されたポリゴン面の３頂点の座標データを供給する頂点データ供給手段と、この頂点データ供給手段から供給された前記ポリゴン面の３頂点の座標データを用いて、原点を含みＹＺ
平面に垂直な第１の平面に対し、ポリゴンの各頂点からＹ軸に平行に前記第１の平面上の位置までの距離であるＹ方向透視距離と、原点を含みＸＺ平面に垂直な第２の平面に対し、ポリゴンの各頂点からＸ軸に平行に前記第２の平面上の位置までの距離であるＸ方向透視距離とを求める透視距離算出手段と、この透視距離算出手段から受けたＹ方向透視距離に基づき、前記ポリゴン面を構成する３頂点間の２辺と前記ＹＺ平面に垂直な平面とが交差する位置にて前記２辺をそれぞれ内分する二つの内分比、および前記ポリゴン面を構成する３頂点の並び順序を算出する第１の内分比算出手段と、前記透視距離算出手段から受けたＸ方向透視距離および前記第１の内分比算出手段から受けた二つの内分比と前記ポリゴン面を構成する３頂点の並び順序とに基づき、前記ポリゴン面の２辺間にて前記ＸＺ平面に垂直な平面とが交差する位置の内分比を算出する第２の内分比算出手段とを具備することを特徴とする。

【００１８】本発明の請求項７に記載の３次元画像処理装置は、３次元物体を多角形に分解したポリゴン画像データをポリゴンコードにて供給するポリゴンデータ供給手段と、ポリゴン画像を構成する各ポリゴンのコードを、表示画面を構成するピクセルに対応させて記憶するポリゴンコードメモリと、ポリゴンコードに対応して各ポリゴンの３頂点の座標とレンダリングパラメータとを記憶するためのポリゴンキャッシュメモリと、前記ポリゴンデータ供給手段からポリゴンコードに対応した画像データを供給されて座標変換し、前記画面を構成するピクセルに対応させて前記ポリゴンコードメモリにポリゴンのコードを書き込むと共に、前記ポリゴンキャッシュメモリに各ポリゴンのコードに対応して３頂点の座標およびレンダリングパラメータを書き込む座標変換手段と、前記画像信号の水平および垂直同期信号に同期して、前記ポリゴンデータ供給手段から前記画面を構成するピクセルに対応するポリゴンコードを、前記ポリゴンキャッシュメモリに与える表示同期手段と、前記ポリゴンキャッシュメモリから読み出されたポリゴンの３頂点の３次元座標に基づき、前記画面上の２次元座標位置を算出するための内分値を求める内分値発生手段と、前記画像信号の水平同期信号に同期して、この内分値発生手段から受けた内分値と、前記ポリゴンキャッシュメモリから読み出されたレンダリングパラメータとから、マテリアル色データまたはテクスチャ色データを求めて出力するレンダリング手段と、このレンダリング手段の出力を受けて、前記画像信号を出力する信号処理回路とを具備することを特徴とする。

【００１９】本発明の請求項８に記載の３次元画像処理装置は、請求項７に記載の３次元画像処理装置を構成する手段において、前記内分値発生手段が、請求項３または請求項４に記載の第１および第２の内分比算出手段にて構成されることを特徴とする。

【００２０】本発明の請求項９に記載の３次元画像処理装置は、請求項７に記載の３次元画像処理装置を構成する手段において、前記内分値発生手段が、請求項５または請求項６に記載の透視距離算出手段と第１および第２
の内分比算出手段にて構成されることを特徴とする。

【００２１】本発明の請求項１０に記載の３次元画像処理装置は、請求項７ないし請求項９のいずれか１項に記載の３次元画像処理装置を構成する手段において、前記レンダリング手段が、前記内分値発生手段の求めた内分値に基づき、前記ポリゴン面の３頂点間のレンダリングデータを補間して求める補間手段を具備することを特徴とする。

【００２２】本発明の請求項１１に記載の３次元画像処理装置は、３次元物体を多角形に分解したポリゴン画像データをピクセルを細分したサブピクセルのポリゴンコードにて供給するサブポリゴンデータ供給手段と、ポリゴン画像を構成する各ポリゴンのコードを、前記画面を構成するサブピクセルに対応させて記憶するポリゴンコードメモリと、各ポリゴンの３頂点の座標とレンダリングパラメータとを記憶するためのポリゴンキャッシュメモリと、前記サブポリゴンデータ供給手段からポリゴンコードに対応した画像データを供給されて座標変換し、
前記画面を構成するサブピクセルに対応させて前記ポリゴンコードメモリにポリゴンのコードを書き込むと共に、前記ポリゴンキャッシュメモリに各ポリゴンのコードに対応して３頂点の座標およびレンダリングパラメータを書き込む座標変換手段と、前記画像信号の水平および垂直同期信号に同期して、前記サブポリゴンデータ供給手段から前記画面を構成するサブピクセルに対応するポリゴンコードを、前記ポリゴンキャッシュメモリに与える表示同期手段と、前記ポリゴンキャッシュメモリから読み出されたポリゴンの３頂点の３次元座標に基づき、前記画面上の２次元座標位置を算出するための内分値を求める内分値発生手段と、前記画像信号の水平同期信号に同期して、この内分値発生手段から受けた内分値と、前記ポリゴンキャッシュメモリから読み出されたレンダリングパラメータとから、マテリアル色データまたはテクスチャ色データを求めて出力するレンダリング手段と、このレンダリング手段の出力の前記サブピクセルのマテリアル色データまたはテクスチャ色データを合成して、前記ピクセルのマテリアル色データまたはテクスチャ色データを生成する合成手段と、この合成手段の出力を受けて、前記画像信号を出力する信号処理回路とを具備することを特徴とする。

【００２３】本発明の請求項１２に記載の３次元画像処理装置は、請求項１１に記載の３次元画像処理装置を構成する手段に加えて、前記表示同期手段からの各ピクセル位置に対応した画面座標を示す同期信号に応じて、乱数を発生する乱数発生手段と、この乱数発生手段からの乱数出力および前記画面座標からサブピクセル座標を生成するサブピクセル座標生成手段と、前記乱数発生手段からの乱数出力に応じてピクセルを構成するサブピクセルの中の一つを選択するサブピクセル選択手段とを具備することを特徴とする。

【００２４】本発明の請求項１３に記載の３次元画像処理装置は、請求項１１に記載の３次元画像処理装置を構成する手段において、前記合成手段が、前記表示同期手段からの各ピクセル位置に対応した画面座標を示す同期信号に応じて、乱数を発生する乱数発生手段と、この乱数発生手段の乱数出力と前記サブピクセルのマテリアル色データまたはテクスチャ色データとを積算する複数の積算手段と、この複数の積算手段の出力を加算して出力する加算手段とを備えることを特徴とする。

【００２５】上記の構成によって、本発明の請求項１および請求項２に記載の３次元画像生成方法は、３次元物体を２次元座標上に投影して画面上の投影位置を求める際、ＸＺ平面に垂直な平面およびＹＺ平面に垂直な平面にて切断することによって、三つの内分比および３頂点の並び順序を算出して、投影位置を求めるので、ポリゴンを構成する３頂点の座標データから任意の３次元物体を２次元座標上に投影して画面上の投影位置を求めることができる。 またＸＺ平面に垂直な平面、ＹＺ平面に垂直な平面のどちらで先に切断しても同様の効果が得られる。

【００２６】本発明の請求項３および請求項４に記載の３次元画像生成装置は、３次元物体を２次元座標上に投影して画面上の投影位置を求める際、ＸＺ平面に垂直な平面およびＹＺ平面に垂直な平面にて切断することによって、三つの内分比および３頂点の並び順序を算出して、投影位置を求めるので、ポリゴンを構成する３頂点の座標データから任意の３次元物体を２次元座標上に投影して画面上の投影位置を求めることができる。 またＸ
Ｚ平面に垂直な平面、ＹＺ平面に垂直な平面のどちらで先に切断しても同様の効果が得られる。

【００２７】本発明の請求項５および請求項６に記載の３次元画像生成装置は、Ｘ方向透視距離およびＹ方向透視距離を用いて、内分比および３頂点の並び順序を求めるので、パイプライン方式の処理回路を用いることによって、より最適化された回路構成にて処理可能とする。
またＸ方向透視距離およびＹ方向透視距離を用いた場合も、ＸＺ平面に垂直な平面、ＹＺ平面に垂直な平面のどちらで先に切断しても同様の効果が得られる。

【００２８】本発明の請求項７に記載の３次元画像処理装置は、ポリゴンデータをコードに対応させて３頂点座標およびレンダリングパラメータにてメモリに記憶し、
画像信号の水平および垂直同期信号に同期して、メモリから読み出してレンダリング処理を行うので、ポリゴンデータをメモリに記憶する前に隠面消去処理を行い、１
画面分のポリゴンデータのみに対して、ピクセル表示周期でレンダリング処理を行うことができる。

【００２９】本発明の請求項８に記載の３次元画像処理装置は、三つの内分比および３頂点の並び順序を算出して内分値とするので、ポリゴンを構成する３頂点の座標データから任意の３次元物体を２次元座標上に投影して画面上の投影位置を求めることができる。

【００３０】本発明の請求項９に記載の３次元画像処理装置は、Ｘ方向透視距離およびＹ方向透視距離を用いて、内分比および３頂点の並び順序を求めて内分値とするので、パイプライン方式の処理回路を用いることによって、より最適化された回路構成にて処理可能とする。

【００３１】本発明の請求項１０に記載の３次元画像処理装置は、ポリゴン面の３頂点間のレンダリングデータを、内分値に基づき、補間して求めるので、どのような形状の３次元物体がどのように変化しても、レンダリング処理を可能とする。

【００３２】本発明の請求項１１に記載の３次元画像処理装置は、ピクセルを細分したサブピクセル単位でポリゴンデータをコードに対応させて３頂点座標およびレンダリングパラメータにてメモリに記憶し、画像信号の水平および垂直同期信号に同期して、メモリから読み出してサブピクセル単位でレンダリング処理を行った後、ピクセルの色データを合成するので、ポリゴンデータをメモリに記憶する前に隠面消去処理を行い、１画面分のサブピクセル単位のポリゴンデータに対して、ピクセル表示周期でレンダリング処理を可能とする。

【００３３】本発明の請求項１２に記載の３次元画像処理装置は、ピクセルを構成するサブピクセルの中の一つを乱数に対応して選択し、レンダリング処理を行うので、オーバーサンプリングした画像データを確率的にサンプルしたことになり、規則的な画面上のジャギー（階段状のギザギザ）を除去できる。

【００３４】本発明の請求項１３に記載の３次元画像処理装置は、レンダリング処理にて求めた各サブピクセルの色データに乱数を積算した後、加算してピクセルの色データとするので、オーバーサンプリングした画像データを確率的に重みづけしたことになり、規則的な画面上のジャギーを除去できる。

【００３５】

【発明の実施の形態】以下、図面を参照して本発明の実施の形態を詳細に説明する。 図１は本発明の第１の実施の形態の３次元画像処理装置の機能ブロック図である。
ホストＣＰＵ１ｂは記憶装置１ａから読み出したアプリケーションデータに基づき、ポリゴンコードとポリゴンの頂点座標および座標変換マトリクスを座標変換回路２
に出力すると共に、各ポリゴンコードに対応したレンダリングパラメータをポリゴンキャッシュメモリ４に書き込む。 また、ポリゴンコードメモリ３とポリゴンキャッシュメモリ４を制御するための制御信号を出力する。 このことによって、ホストＣＰＵ１ｂと記憶装置１ａは、
ポリゴンデータ供給手段１を構成する。

【００３６】座標変換回路２は、入力されたポリゴンの頂点座標を座標変換マトリクスによって座標変換し、各ポリゴンコードに対応した座標変換後の頂点座標をポリゴンキャッシュメモリ４に書き込むと共に、隠面消去処理を行って、画面を構成する各ピクセルに対応して、ポリゴンコードをポリゴンコードメモリ３に書き込む。

【００３７】なお、凸多面体すなわち凹部を有さない立体を処理する場合は、ホストＣＰＵ１ｂにて視線ベクトルとポリゴンの法線ベクトルを用いて隠面消去処理を行い、その結果を座標変換回路２に出力することによって、座標変換回路２では隠面消去処理を行わずに処理の高速化を図ることができる。

【００３８】ポリゴンコードメモリ３は、ポリゴンコードを格納するための、画面の横ピクセル数×縦ピクセル数のエントリを有する二つのメモリにて構成される。

【００３９】ポリゴンキャッシュメモリ４は、ポリゴンコードの最大数のエントリを有する二つのバッファメモリにて構成される。 この二つのバッファメモリは、制御信号に応じて交互に、座標変換回路２からアドレスとして出力されるポリゴンコードの示す位置すなわちエントリに頂点座標とレンダリングパラメータが格納される。

【００４０】内分値発生器５は、ポリゴンキャッシュメモリ４から画面座標に対応したポリゴンの頂点座標を与えられ、内分値を算出してレンダラ６に出力する。

【００４１】レンダラ（レンダリング手段）６は、各ポリゴンの内分値およびレンダリングパラメータからマテリアル色データ値またはテクスチャ色データ値を生成し、ディスプレイコントローラ７に出力する。

【００４２】ディスプレイコントローラ７は、画面上のピクセル位置の色データ値を受けて、画像信号を生成し、ラスタスキャン方式のディスプレイ８に出力して、
画像表示する。 このディスプレイコントローラ７は、表示同期手段７ａと信号処理回路７ｂとを構成する。

【００４３】本実施の形態では、座標変換回路２と内分値発生器５とレンダラ６とは、ホストＣＰＵ１ｂとは別のハードウェア構成とし、特に内分値発生器５とレンダラ６とは、処理を高速化するため、画面のピクセル表示周期に同期して、並列に段階的な処理を行うパイプライン方式の回路構成とする。

【００４４】ここで上記のホストＣＰＵ１ｂに高性能なＲＩＳＣ(Reduced Instruction SetComputer)プロセッサを用いることによって、座標変換、内分値発生、レンダリングのすべてをホストＣＰＵ１ｂによるソフトウェア処理とすることもできる。

【００４５】次に本実施の形態の３次元画像処理装置の動作を説明する。 本装置の動作には描画側と表示側の二つの処理がある。 すなわち描画側は、ポリゴン画像の外形を生成する処理であり、他方、表示側は、ポリゴン面を構成するピクセルの色を決定し、ディスプレイに表示する処理である。

【００４６】まず描画側の処理を説明する。 まずホストＣＰＵ１ｂは、使用者の指示に応じて記憶装置１ａからアプリケーションデータを読み出し、ポリゴンコードとポリゴンの頂点座標と座標変換マトリクスとを座標変換回路２に出力する。 また各ポリゴンコードに対応したレンダリングパラメータをポリゴンキャッシュメモリ４に書き込む。

【００４７】ここで図２は、立体の存在する３次元座標と，画面となるｚ＝１の平面との関係を示す。 画面は−
１≦ｙ／ｚ≦１および−１≦ｘ／ｚ≦１の範囲に設定され、図に示すように、画面の上端の座標が（１，１，
１）および（−１，１，１）、下端の座標が（１，−
１，１）および（−１，−１，１）となる。 ここでは３
次元座標上の点Ｐ０（ｘ０，ｙ０，ｚ０）が，画面上の座標（ｘ０／ｚ０，ｙ０／ｚ０，１）に投影される。 同様に、点Ｐ１（ｘ１，ｙ１，ｚ１）が，画面上の座標（ｘ１／ｚ１，ｙ１／ｚ１，１）に、点Ｐ２（ｘ２，ｙ
２，ｚ２）が，画面上の座標（ｘ２／ｚ２，ｙ２／ｚ
２，１）に投影される。

【００４８】画面が上記の領域に設定されているため、
ポリゴンを描画すべき領域は、−１≦ｙ／ｚ≦１と−１
≦ｘ／ｚ≦１およびｚ＝ｎｅａｒとｚ＝ｆａｒとで囲まれる部分になる。 ここでｎｅａｒとｆａｒは使用者が定義する正の値である。

【００４９】座標変換回路２は、この領域内のポリゴン面を構成する各ピクセルに対応した画面アドレスを生成し、このアドレスで示されるポリゴンコードメモリ３のエントリにポリゴンコードを書き込む。

【００５０】図３は、この書き込み処理が行われたポリゴンコードメモリ３の状態を示す。 ポリゴンコードがＩ
Ｄ＝１，２，３である三つのポリゴンをポリゴンコードメモリ３に書き込んだ状態であって、３次元空間から画面となる平面上に投影され、隠面消去処理された三つの三角形ポリゴンがポリゴンコードメモリ３に保存されている。

【００５１】また座標変換回路２では、座標変換のための４×４の座標変換マトリクスを用いるため、ポリゴンの３頂点の座標は（ｘ，ｙ，ｚ，１）の形式で表される。 この頂点座標に４×４の座標変換マトリクスを左からかけて各ポリゴンコードに対応した３頂点の座標（ｘ
₁ ，ｙ ₁ ，ｚ ₁ ）、（ｘ ₂ ，ｙ ₂ ，ｚ ₂ ）、（ｘ ₃ ，ｙ ₃ ，
ｚ ₃ ）を生成して、ポリゴンキャッシュメモリ４に出力する。

【００５２】ポリゴンキャッシュメモリ４には、ポリゴンコードに対応して座標変換回路２から与えられる頂点座標およびホストＣＰＵ１ｂから与えられるレンダリングパラメータが書き込まれる。

【００５３】図４は、この書き込み処理が行われたポリゴンキャッシュメモリ４の状態を示す。 ポリゴンコードがＩＤ＝１，２，３である三つのポリゴンの頂点座標およびレンダリングパラメータが、各ポリゴンコードを示すＩＤの位置に格納されている。

【００５４】描画に必要なすべてのポリゴンコードに対応したデータの書き込みが完了すると、ディスプレイコントローラ７から与えられるピクセル位置に対応する画面座標のポリゴンコードが、ポリゴンコードメモリ３から与えられる。 そのポリゴンコードに対応して、ポリゴンの頂点座標およびレンダリングパラメータが読み出され内分値発生器５へ送られる。

【００５５】１画面分の表示に必要なポリゴン処理を行い、ポリゴンコードメモリ３およびポリゴンキャッシュメモリ４への書き込みが完了した時点で、ホストＣＰＵ
１ｂは、制御信号にてポリゴンコードメモリ３とポリゴンキャッシュメモリ４の描画側と表示側との入れ替えを指示する。 この処理をスワップバッファ処理と呼び、これによって書き込みが完了したデータを表示側の回路から参照できるようになる。

【００５６】次に、表示側の処理を説明する。 ディスプレイ８の水平垂直走査に同期して、ディスプレイコントローラ７は表示画面の座標を生成する。 そして表示画面の座標で示される位置に格納されているポリゴンコードをポリゴンコードメモリ３から読み出して、ポリゴンキャッシュメモリ４に与える。 そのポリゴンコードで示される位置に格納されている三つの頂点座標およびレンダリングパラメータをポリゴンキャッシュメモリ４から読み出し、内分値発生器５へ与える。 そして内分値発生器５は、表示画面の座標で示される位置に投影される三つの頂点座標で定義されたポリゴン面上の位置を算出する。

【００５７】算出した点の位置は三つの頂点座標の内分値で表される。 図５は、この内分値の説明図であって、
ポリゴンは３頂点ＡＢＣにて構成されている。 内分値は頂点順序および三つの内分比にて構成される。

【００５８】例えば、頂点順序ＡＢＣ，ＡＣＢ，ＢＡ
Ｃ，ＢＣＡ，ＣＡＢ，ＣＢＡの場合、それぞれを１，
２，３，４，５，６の数字で表すと、図５の例では、頂点順序は１であり、内分比がそれぞれα，β，γである。 このとき、ＡＢをα：１−αで内分した点をＰ、Ａ
Ｃをβ：１−βで内分した点をＱとする。 この２点Ｐ，
Ｑをγ：１−γで内分した点をＲとする。 この点Ｒの位置が内分値（１およびα，β，γ）によって表される位置である。 頂点順序が２のときは、ＢとＣとを入れ替えて、同様の演算を行う。

【００５９】レンダラ６には、内分値発生器５から上記の内分値が入力され、またポリゴンキャッシュメモリ４
から３組のレンダリングパラメータが入力される。 レンダラ６は、３組のレンダリングパラメータを用いて、内分値が示す位置における色データ値を補間によって算出する。

【００６０】図６は、レンダリングパラメータの補間の様子を示す。 ３頂点Ａ，Ｂ，Ｃにて構成されるポリゴンのレンダリングパラメータをそれぞれ（ｓ０，ｔ０，ｒ
０）、（ｓ１，ｔ１，ｒ１）、（ｓ２，ｔ２，ｒ２）とし、頂点順序を１、内分比をそれぞれα，β，γとする。 レンダリングパラメータｓに着目し、頂点Ａ，Ｂのレンダリングパラメータｓ０，ｓ１をα：１−αで内分した値をｓａとし、頂点Ａ，Ｃのレンダリングパラメータｓ０，ｓ２をβ：１−βで内分した値をｓｂとする。
この二つの値ｓａ，ｓｂをγ：１−γで内分した値をｓ
とする。 この値ｓが内分値（１およびα，β，γ）にて示される位置Ｒにおけるレンダリングパラメータの値である。 レンダラは、位置Ｒにおける残りのパラメータｔ，ｒについても同様に算出する。

【００６１】このレンダリングパラメータは、使用者が各頂点ごとに指定する１組の数字であって、例えば、頂点色、３次元テクスチャ座標、テクスチャＩＤなどを使用する。

【００６２】図７は、レンダラ６の第１の構成例を示す。 内分値とレンダリングパラメータである３頂点のマテリアル色ｃ０，ｃ１，ｃ２とを補間器６１に入力し、
直線補間によって、内分値で示される位置のマテリアル色データを出力する。

【００６３】図８は、レンダラ６の第２の構成例を示し、レンダリングパラメータとしてテクスチャ座標（ｓ，ｔ，ｒ）と、指定したテクスチャを選択するためのアドレスとしてのテクスチャＩＤとを用いる。 本構成例は、補完器６１ａとテクスチャメモリ６２とで構成され、テクスチャメモリ６２は、ポリゴンに張り付けるテクスチャイメージを格納する。 内分値とレンダリングパラメータである３頂点のテクスチャ座標（ｓ０，ｔ０，
ｒ０）（ｓ１，ｔ１，ｒ１）（ｓ２，ｔ２，ｒ２）およびそれぞれに対応するテクスチャＩＤであるＩＤ０，Ｉ
Ｄ１，ＩＤ２とを補間器６１ａに入力する。 補間器６１
ａは直線補間によって、内分値で示される位置のテクスチャ座標（ｓ，ｔ，ｒ）をテクスチャメモリ６２に出力する。 また、テクスチャＩＤ０，ＩＤ１，ＩＤ２を補間して、テクスチャＩＤをテクスチャメモリに出力する。

【００６４】テクスチャメモリ６２は、補完器６１ａからテクスチャＩＤとテクスチャ座標（ｓ，ｔ，ｒ）とが入力され、テクスチャＩＤとテクスチャ座標（ｓ，ｔ，
ｒ）とで示される位置のテクスチャ色データを出力する。

【００６５】図９は、レンダラ６に入力されるレンダリングパラメータに、３頂点のマテリアル色ｃ０，ｃ１，
ｃ２と、テクスチャ座標（ｓ，ｔ，ｒ）およびテクスチャＩＤとを用いた第３の構成例である。 補間器６１ａには、内分値と３頂点のテクスチャ座標およびテクスチャＩＤとが入力され、直線補間によって、内分値で示される位置のテクスチャ座標（ｓ，ｔ，ｒ）およびテクスチャＩＤをテクスチャメモリ６２ａに出力する。 テクスチャメモリ６２ａからは、テクスチャＩＤとテクスチャ座標（ｓ，ｔ，ｒ）とで示される位置のテクスチャ色がミキサ６３に出力される。 また、３頂点のマテリアル色ｃ
０，ｃ１，ｃ２が補間器６１ａに入力され、直線補間によって、内分値で示される位置のマテリアル色として、
ミキサ６３に出力する。 ミキサ６３は、テクスチャメモリ６２ａからのテクスチャ色と補間器６１ａからのマテリアル色とを混合し、混合色データを出力する。

【００６６】以上述べた補間器６１，６１ａ，６１ｂでは、直線補間を用いたが、他の曲線による補間を用いることもできる。

【００６７】ディスプレイコントローラ７は、レンダラから色データを受けて、画像信号に変換してディスプレイ８に出力する。

【００６８】以上で画面上の１ピクセルに対応する表示側の処理となり、これらの処理をディスプレイのピクセル数分繰り返し、１画面の表示処理が終了する。

【００６９】次に、内分値発生器５における、内分値算出方法を説明する。 これは、画面の２次元座標上の所定位置（ｍ，ｎ）に、３次元座標上の３頂点にて定義されるポリゴン面上のどの位置（ｘ，ｙ，ｚ）が投影されるかを算出する方法である。 本内分値算出方法では、ポリゴン面上の位置は三つの内分比および頂点順序で表される。 すなわち、３頂点の座標Ｐ０（ｘ０，ｙ０，ｚ
０）、Ｐ１（ｘ１，ｙ１，ｚ１）、Ｐ２（ｘ２，ｙ２，
ｚ２）および画面座標（ｍ，ｎ）を入力し、内分比α，
β，γおよび頂点順序δを生成する。 内分比は、３頂点の座標で定義されるポリゴンを二つの平面にて順次切断することによって生成する。 また頂点順序は、最初の平面による切断の際に決定する。

【００７０】まず内分比の算出法について、図１０および図１１を用いて説明する。 図１０は、ＸＹＺの３次元座標における頂点座標Ｐ０，Ｐ１，Ｐ２にて定義された三角形が、ＸＺ平面に垂直で原点と投影面の画面座標を結んだ平面によって切断している様子を示し、１０Ａ
は、投影面上に三角形Ｐ０，Ｐ１，Ｐ２を正規化して投影した様子を示す。 図１１は、上記の三角形が、ＹＺ平面に垂直で原点と投影面の画面座標を結んだ平面によって切断している様子を示し、１１Ａは、投影面上に三角形Ｐ０，Ｐ１，Ｐ２を正規化して投影した様子を示す。
図１０，図１１において、視点は原点と一致する。

【００７１】また図１０，図１１において、点Ｑ０，Ｑ
１は三角形Ｐ０，Ｐ１，Ｐ２とｘ＝ｍｚの条件の平面との交点である。 すなわち線分Ｑ０，Ｑ１が、ｘ＝ｍｚの条件の平面による三角形Ｐ０，Ｐ１，Ｐ２の切断線である。

【００７２】図１０において、点Ａ０は、点Ｐ０を通るｘ軸に平行な直線とｘ＝ｍｚの条件の平面との交点である。 同様に点Ａ１は、点Ｐ１を通るｘ軸に平行な直線とｘ＝ｍｚの条件の平面との交点、点Ａ２は、点Ｐ２を通るｘ軸に平行な直線とｘ＝ｍｚの条件の平面との交点である。 そして点Ｑ０が、線分Ｐ０，Ｐ１を内分する比は、線分Ｐ０，Ａ０の長さと線分Ｐ１，Ａ１の長さとの比に等しい。 また点Ｑ１が、線分Ｐ０，Ｐ２を内分する比は、線分Ｐ０，Ａ０の長さと線分Ｐ２，Ａ２の長さとの比に等しい。

【００７３】ここでＰ０（ｘ０，ｙ０，ｚ０）、Ｐ１
（ｘ１，ｙ１，ｚ１）、Ｐ２（ｘ２，ｙ２，ｚ２）であり、Ａ０（ｍｚ０，ｙ０，ｚ０）、Ａ１（ｍｚ１，ｙ
１，ｚ１）、Ａ２（ｍｚ２，ｙ２，ｚ２）とする。

【００７４】また三角形Ｐ０，Ｑ０，Ａ０と三角形Ｐ
１，Ｑ０，Ａ１とは、相似であるから、 Ｐ０，Ｑ０：Ｑ０，Ｐ１＝Ｐ０，Ａ０：Ｐ１，Ａ１＝
（ｍｚ０−ｘ０）：（ｘ１−ｍｚ１） となる。 その結果、点Ｑ０が、線分Ｐ０，Ｐ１を内分する比は、 α＝｜ｍｚ０−ｘ０｜／（｜ｍｚ０−ｘ０｜＋｜ｍｚ１
−ｘ１｜） となる。

【００７５】同様に、三角形Ｐ０，Ｑ１，Ａ０と三角形Ｐ２，Ｑ１，Ａ２とは、相似であるから、点Ｑ１が、線分Ｐ０，Ｐ２を内分する比は、 β＝｜ｍｚ０−ｘ０｜／（｜ｍｚ０−ｘ０｜＋｜ｍｚ２
−ｘ２｜） となる。

【００７６】次に図１１において、点Ｒは、線分Ｑ０，
Ｑ１とＹＺ平面との交点である。 点Ｂ０は、点Ｑ０を通るｙ軸に平行な直線とｙ＝ｎｚの条件の平面との交点である。 同様に点Ｂ１は、点Ｑ１を通るｙ軸に平行な直線とｙ＝ｎｚの条件の平面との交点である。

【００７７】ここでＱ０（ｘ３，ｙ３，ｚ３）、Ｑ１
（ｘ４，ｙ４，ｚ４）とすると、Ｂ０（ｘ３，ｎｚ３，
ｚ３）、Ｂ１（ｘ４，ｎｚ４，ｚ４）となる。 このため、ｙ３，ｚ３，ｙ４，ｚ４は、 ｙ３＝ｙ０＋（ｙ１−ｙ０）×α ｚ３＝ｚ０＋（ｚ１−ｚ０）×α ｙ４＝ｙ０＋（ｙ２−ｙ０）×β ｚ４＝ｚ０＋（ｚ２−ｚ０）×β として、求まる。 また、三角形Ｑ０，Ｒ，Ｂ０と三角形Ｑ１，Ｒ，Ｂ１とは、相似であるから、 Ｑ０，Ｒ：Ｒ，Ｑ１＝Ｑ０，Ｂ０：Ｑ１，Ｂ１＝（ｎｚ
３−ｙ３）：（ｙ４−ｎｚ４） となるので、点Ｑ０が、線分Ｐ０，Ｐ１を内分する比は、 γ＝｜ｎｚ３−ｙ３｜／（｜ｎｚ３−ｙ３｜＋｜ｙ４−
ｎｚ４｜） となる。

【００７８】次に頂点順序の算出について説明する。 まず、点Ｐ０から点Ａ０までの距離ｘ０−ｍｚ０，点Ｐ１
から点Ａ１までの距離ｘ１−ｍｚ１，点Ｐ２から点Ａ２
までの距離ｘ２−ｍｚ２を演算し、符号を調べる。 その結果、一つだけ異符号のものがあり、これが先頭にくるように並べ替える。 例えば、ｘ０−ｍｚ０が負で、ｘ１
−ｍｚ１，ｘ２−ｍｚ２が正ならば、頂点順序はＰ０，
Ｐ１，Ｐ２となる。 また、ｘ１−ｍｚ１が負で、ｘ０−
ｍｚ０，ｘ２−ｍｚ２が正ならば、頂点順序はＰ１，Ｐ
０，Ｐ２となる。 以上の演算で内分値が求まる。

【００７９】上述の例では、まずＸＺ平面に垂直な平面にて切断した後、ＹＺ平面に垂直な平面にて切断した場合について説明したが、先にＹＺ平面に垂直な平面にて切断した後、ＸＺ平面に垂直な平面にて切断した場合は、上述の説明におけるポリゴン座標のｘとｙを入れ替え、また画面座標のｍとｎを入れ替えて、その他の処理は同様である。

【００８０】図１２は、上記の内分値算出方法を用いた内分値発生器の構成図である。 Ｘ方向切断回路５１は、
画面座標（ｍ，ｎ）およびポリゴンの三つの頂点座標Ｐ
０（ｘ０，ｙ０，ｚ０）、Ｐ１（ｘ１，ｙ１，ｚ１）、
Ｐ２（ｘ２，ｙ２，ｚ２）が入力され、内分比α，βおよび頂点順序δを算出して、Ｙ方向切断回路５２に出力する。 これを受けて、Ｙ方向切断回路５２は内分比γを算出し、内分比α，β，γおよび頂点順序δを出力する。 このことによって、Ｘ方向切断回路５１は第１の内分比算出手段、Ｙ方向切断回路５２は第２の内分比算出手段を構成し、３次元画像を生成する。 また図１のホストＣＰＵ１ｂ、記憶装置１ａ、座標変換回路２にて頂点データ供給手段を構成し、ポリゴン面の３頂点の座標データを供給する。

【００８１】図１３は、Ｘ方向切断回路５１の動作フローチャートである。 まず各頂点のｄｘ０＝ｘ０−ｍｚ
０，ｄｘ１＝ｘ１−ｍｚ１，ｄｘ２＝ｘ２−ｍｚ２を求める（ＳＴ１）。 そして各ｄｘ０，ｄｘ１，ｄｘ２の符号を調べ（ＳＴ２）、負ならば、フラグｓｉ０，ｓｉ
１，ｓｉ２を１に設定し（ＳＴ３）、０または正ならば、０に設定する（ＳＴ４）。 さらにｓｉ０×４＋ｓｉ
１×２＋ｓｉ２を算出して、頂点順序δとする（ＳＴ
５）。 その結果、頂点順序δは０から７の数字によって頂点順序を表す。 そして図１４に示すように、頂点順序δの値に従って、ｄｘ０，ｄｘ１，ｄｘ２を並べ替えて、値ａ，ｂ，ｃを生成する（ＳＴ６）。 例えばδが４
のとき、ａがｄｘ０、ｂがｄｘ１，ｃがｄｘ２となる。
そしてこの値ａ，ｂ，ｃを用いて、 α＝｜ａ｜／（｜ａ｜＋｜ｂ｜） β＝｜ａ｜／（｜ａ｜＋｜ｃ｜） として、α，βを求める（ＳＴ７）。 そして内分比α，
βおよび頂点順序δを出力する（ＳＴ８）。

【００８２】図１５は、Ｙ方向切断回路５２の動作フローチャートである。 まず図１６（ａ），（ｂ）に示すように、頂点順序δの値に従って、各頂点のｙ座標、ｚ座標を並べ替える（ＳＴ１１）。 そしてα，βを用いて、
以下の式に代入して、 ｙ３＝ｙａ＋（ｙｂ−ｙａ）×α ｚ３＝ｚａ＋（ｚｂ−ｚａ）×α ｙ４＝ｙａ＋（ｙｃ−ｙａ）×β ｚ４＝ｚａ＋（ｚｃ−ｚａ）×β ｙ３，ｚ３，ｙ４，ｚ４を求める（ＳＴ１２）。 そしてｄ＝ｙ３−ｎｚ３，ｅ＝ｙ４−ｎｚ４として、値ｄ，ｅ
を求め（ＳＴ１３）、 γ＝｜ｄ｜／（｜ｄ｜＋｜ｅ｜） に代入して、γを求める（ＳＴ１４）。 そして内分比α，β，γおよび頂点順序δを出力する（ＳＴ１５）。

【００８３】図１７は、先にＹ方向切断を行い、後にＸ
方向切断を行う内分値発生器の構成図である。 その動作は、図１２の内分値発生器に対し、ｘとｙを入れ替え、
ｍとｎを入れ替えたものと同様である。

【００８４】次に、図１０における、ｘ−ｍｚをＸ方向透視距離、ｙ−ｎｚをＹ方向透視距離と呼び、このＸ方向およびＹ方向透視距離を用いた内分値算出方法を、図１８の内分値発生器について説明する。

【００８５】透視距離算出回路５３は、画面座標（ｍ，
ｎ）およびポリゴンの三つの頂点座標Ｐ０（ｘ０，ｙ
０，ｚ０）、Ｐ１（ｘ１，ｙ１，ｚ１）、Ｐ２（ｘ２，
ｙ２，ｚ２）の入力を受けて、Ｘ方向切断回路５１ｂにＸ方向透視距離を出力し、Ｙ方向切断回路５２ｂにＹ方向透視距離を出力する。 Ｘ方向切断回路５１ｂは、Ｘ方向透視距離の入力を受けて、内分比α，βおよび頂点順序δを算出し、Ｙ方向切断回路に出力する。 Ｙ方向切断回路５２ｂは、Ｙ方向透視距離、内分比α，β、頂点順序δの入力を受けて、内分比γを算出し、内分比α，
β，γおよび頂点順序δを出力する。 このことによって、透視距離算出回路５３は透視距離算出手段、Ｘ方向切断回路５１ｂは第１の内分比算出手段、Ｙ方向切断回路５２ｂは第２の内分比算出手段を構成し、３次元画像を生成する。

【００８６】透視距離算出回路５３の算出する透視距離は、以下の式で示される。

【００８７】図１９は、Ｘ方向切断回路５１ｂの動作フローチャートである。 まず各頂点のＸ方向透視距離ｄｘ
０，ｄｘ１，ｄｘ２が入力されると（ＳＴ２１）、各ｄ
ｘ０，ｄｘ１，ｄｘ２の符号を調べ（ＳＴ２２）、負ならば、フラグｓｉ０，ｓｉ１，ｓｉ２を１に設定し（Ｓ
Ｔ２３）、０または正ならば、０に設定する（ＳＴ２
４）。 さらにｓｉ０×４＋ｓｉ１×２＋ｓｉ２を算出して、頂点順序δとする（ＳＴ２５）。 その結果、頂点順序δは０から７の数字によって頂点順序を表す。 そして図１４に示すように、頂点順序δの値に従って、ｄｘ
０，ｄｘ１，ｄｘ２を並べ替えて、値ａ，ｂ，ｃを生成する（ＳＴ２６）。 例えばδが４のとき、ａがｄｘ０、
ｂがｄｘ１，ｃがｄｘ２となる。 そしてこの値ａ，ｂ，
ｃを用いて、 α＝｜ａ｜／（｜ａ｜＋｜ｂ｜） β＝｜ａ｜／（｜ａ｜＋｜ｃ｜） として、α，βを求める（ＳＴ２７）。 そして内分比α，βおよび頂点順序δを出力する（ＳＴ２８）。

【００８８】図２０は、Ｙ方向切断回路５２ｂの動作フローチャートである。 まず各頂点のＹ方向透視距離ｄｙ
０，ｄｙ１，ｄｙ２および内分比α，β、頂点順序δが入力されると（ＳＴ３１）、図２１に示すように、頂点順序δの値に従って、ｄｙ０，ｄｙ１，ｄｙ２を並べ替える（Ｓ３２）。 本実施の形態のＹ方向切断回路５２ｂ
は、ｙ３，ｚ３，ｙ４，ｚ４を求めずに、ｄｙ０，ｄｙ
１，ｄｙ２を用いて、３−ｎｚ３，ｙ４−ｎｚ４を求める。 すなわち、 ｙ３＝ｙ０＋（ｙ１−ｙ０）×α ｚ３＝ｚ０＋（ｚ１−ｚ０）×α ｙ４＝ｙ０＋（ｙ２−ｙ０）×β ｚ４＝ｚ０＋（ｚ２−ｚ０）×β の式から、 ｙ３−ｎｚ３＝（ｙ０−ｎｚ０）＋｛（ｙ１−ｎｚ１）
−（ｙ０−ｎｚ０）｝×α＝ｄｙ０＋（ｄｙ１−ｄｙ
０）×α ｙ４−ｎｚ４＝（ｙ０−ｎｚ０）＋｛（ｙ２−ｎｚ２）
−（ｙ０−ｎｚ０）｝×β＝ｄｙ０＋（ｄｙ２−ｄｙ
０）×β として、ｄ＝ｙ３−ｎｚ３，ｅ＝ｙ４−ｎｚ４を求め（ＳＴ３３）、 γ＝｜ｄ｜／（｜ｄ｜＋｜ｅ｜） に代入して、γを求める（ＳＴ３４）。 そして内分比α，β，γおよび頂点順序δを出力する（ＳＴ３５）。

【００８９】図２２は、透視距離算出の後、先にＹ方向切断を行い、後にＸ方向切断を行う内分値発生器の構成図である。 その動作は、図１８の内分値発生器に対し、
ｄｘとｄｙを入れ替え、ｍとｎを入れ替えたものと同様である。

【００９０】以上述べたように、図１８および図２２の内分値発生器では、透視距離算出の後、Ｘ方向切断、Ｙ
方向切断を行うので、Ｘ方向切断回路およびＹ方向切断回路でそれぞれＸ方向透視距離、Ｙ方向透視距離を算出する必要が無い。 このため内分値発生器に用いるパイプライン方式の回路構成を、図１２および図１７に示す内分値発生器より簡略なものにできる。

【００９１】次に、本実施の形態の３次元画像処理装置の内分値発生器およびレンダラにおけるパイプライン処理を説明する。 本実施の形態では、１秒間に６０回画面を表示するインターレースのラスタースキャン方式のディスプレイを用い、ピクセル数は６４０×４８０のＶＧ
Ａ(Video Graphics Array)相当とする。 この場合、１ピクセルの処理に許容される時間は、８０ｎｓである。 このため、内分値発生器およびレンダラでは、パイプライン方式にて、複数の処理を並列して行う。

【００９２】図２３は、図１８に示す透視距離算出回路を用いた内分値発生器におけるパイプライン処理の説明図である。 ここで、ＰＡ _i , _j 〜ＰＦ _i , _jは、画面の左上から（ｉ，ｊ）番目のピクセルにおける以下の処理ＰＡ〜
処理ＰＦを表す。

【００９３】まず処理ＰＡは、各ピクセルにおける、 Ｘ方向透視距離：ｄｘ０＝ｘ０−ｍｚ０ ｄｘ１＝ｘ１−ｍｚ１ ｄｘ２＝ｘ２−ｍｚ２ Ｙ方向透視距離：ｄｙ０＝ｙ０−ｍｚ０ ｄｙ１＝ｙ１−ｍｚ１ ｄｙ２＝ｙ２−ｍｚ２ 頂点順序： δ＝ｓｉ０×４＋ｓｉ１×２＋ｓｉ２ を求める。

【００９４】処理ＰＢは、各ピクセルにおける、ｄｘ
０，ｄｘ１，ｄｘ２の並べ替えと、ｄｙ０，ｄｙ１，ｄ
ｙ２の並べ替えと、頂点順序δの遅延を行う。

【００９５】処理ＰＣは、各ピクセルにおける、内分比α，βの算出と、ｄｙ０，ｄｙ１，ｄｙ２および頂点順序δの遅延を行う。

【００９６】処理ＰＤは、各ピクセルにおける、 ｄ＝ｄｙ０＋（ｄｙ１−ｄｙ０）×α ｅ＝ｄｙ０＋（ｄｙ２−ｄｙ０）×β を求め、α，βおよび頂点順序δの遅延を行う。

【００９７】処理ＰＥは、各ピクセルにおける、内分比γの算出と、内分比α，βおよび頂点順序δの遅延を行う。

【００９８】処理ＰＦは、各ピクセルにおける、内分比α，β，γおよび頂点順序δを出力する。

【００９９】上記各処理は、ピクセル表示周期のＩサイクルでは一段目で処理ＰＡ ₀ , ₀を行う。 次に、IIサイクルでは二段目で処理ＰＢ ₀ , ₀を行うと共に、一段目で処理ＰＡ ₁ , ₀を行う。 次に、IIIサイクルでは三段目で処理ＰＣ ₀ , ₀を行うと共に、二段目で処理ＰＢ ₁ , ₀を行うと共に、一段目で処理ＰＡ ₂ , ₀を行う。 以降、同様にして、V
Iサイクルでは六段目で処理ＰＦが行われ、一段目〜五段目で処理ＰＡ〜処理ＰＥが並列して行われる。

【０１００】図２４は、図９に示すレンダラ、すなわちレンダリングパラメータとして、マテリアル色ｃ０，ｃ
１，ｃ２とテクスチャ座標（ｓ，ｔ，ｒ）およびテクスチャＩＤとを用いたレンダラにおけるパイプライン処理の説明図である。 ここで、ＰＧ _i , _j 〜ＰＬ _i , _jは、画面の左上から（ｉ，ｊ）番目のピクセルにおける以下の処理ＰＧ〜処理ＰＬを表す。 レンダラは、内分値発生器から内分比α，β，γおよび頂点順序δを受けて以下の処理を行う。

【０１０１】まず処理ＰＧでは、頂点順序δに対応して、各頂点のテクスチャＩＤ０，ＩＤ１，ＩＤ２とテクスチャ座標（ｓ０，ｔ０，ｒ０）（ｓ１，ｔ１，ｒ１）
（ｓ２，ｔ２，ｒ２）およびマテリアル色ｃ０，ｃ１，
ｃ２を並べ替える。 図２５は、ｓ０，ｓ１，ｓ２の並べ替え例を示し、他のパラメータについても同様に並べ替える。

【０１０２】処理ＰＨは、内分値にて表される位置のレンダリングパラメータｓを ｓａ＝ｓ０＋（ｓ１−ｓ０）×α ｓｂ＝ｓ０＋（ｓ２−ｓ０）×β ｓ＝ｓａ＋（ｓｂ−ｓａ）×γ として求める。 さらにｔ，ｒ，ｃについても同様に求める。

【０１０３】処理ＰＪは、内分値にて表される位置のテクスチャ色を読み出し、マテリアル色の遅延を行う。

【０１０４】処理ＰＫは、内分値にて表される位置のテクスチャ色とマテリアル色とを混合する。

【０１０５】処理ＰＬは、混合色を出力する。

【０１０６】上記各処理は、ピクセル表示周期のVIIサイクルでは一段目で処理ＰＧ ₀ , ₀を行う。 次に、VIIIサイクルでは二段目で処理ＰＨ ₀ , ₀を行うと共に、一段目で処理ＰＧ ₁ , ₀を行う。 次に、IXサイクルでは三段目で処理ＰＪ ₀ , ₀を行うと共に、二段目で処理ＰＨ ₁ , ₀を行うと共に、一段目で処理ＰＧ ₂ , ₀を行う。 以降、同様にして、XIサイクルでは５段目で処理ＰＬが行われ、一段目〜４段目で処理ＰＧ〜処理ＰＫが並列して行われる。

【０１０７】上述の説明は、ＶＧＡ相当のピクセル数６
４０×４８０の画面としたが、ＳＶＧＡ相当など、より高解像度の画面の場合は、１ピクセルの処理に許容される時間はより少なくなる。

【０１０８】以上述べたように、本実施の形態の３次元画像処理装置では、ポリゴンデータをコードに対応させて３頂点座標およびレンダリングパラメータにてポリゴンキャッシュメモリ４に記憶し、画像信号の水平および垂直同期信号に同期して、ポリゴンキャッシュメモリ４
から読み出してレンダリング処理を行うので、ポリゴンデータをポリゴンコードメモリ３およびポリゴンキャッシュメモリ４に記憶する前に隠面消去処理を行い、１画面分のポリゴンデータのみに対して、ピクセル表示周期でレンダリング処理を行うことができ、ポリゴン数の変動によるレンダリング処理の負荷変動が無く、小規模な回路で高速処理を可能とする。

【０１０９】次に図２６は、本発明の第２の実施の形態の３次元画像処理装置の機能ブロック図である。 本実施の形態は、ポリゴン画像を構成するピクセルをサブピクセルに細分して処理するスーパーサンプリングによる画像処理を行う。 本実施の形態では、１ピクセルを２×２
のサブピクセルに分割する。

【０１１０】ホストＣＰＵ１１ｂは記憶装置１１ａから読み出したアプリケーションデータに基づき、サブピクセル・ポリゴンコードとポリゴンの頂点座標および座標変換マトリクスを座標変換回路１２に出力すると共に、
各サブピクセル・ポリゴンコードに対応したレンダリングパラメータをポリゴンキャッシュメモリ１４に書き込む。 また、ポリゴンコードメモリ１３とポリゴンキャッシュメモリ１４を制御するための制御信号を出力する。
このことによって、ホストＣＰＵ１１ｂと記憶装置１１
ａは、サブポリゴンデータ供給手段１１を構成する。

【０１１１】座標変換回路１２は、入力されたポリゴンの頂点座標を座標変換マトリクスによって座標変換し、
各サブピクセル・ポリゴンコードに対応した座標変換後の頂点座標をポリゴンキャッシュメモリ１４に書き込むと共に、隠面消去処理を行って、画面を構成する各サブピクセルに対応して、サブピクセル・ポリゴンコードをポリゴンコードメモリ１３に書き込む。

【０１１２】ポリゴンコードメモリ１３は、サブピクセル・ポリゴンコードを格納するための、画面の全横サブピクセル数×全縦サブピクセル数のエントリを有する二つのメモリにて構成される。

【０１１３】ポリゴンキャッシュメモリ１４は、サブピクセル・ポリゴンコードの最大数のエントリを有する二つのバッファメモリにて構成される。 この二つのバッファメモリは、制御信号に応じて交互に、座標変換回路１
２からアドレスとして出力されるサブピクセル・ポリゴンコードの示す位置すなわちエントリに頂点座標とレンダリングパラメータが格納される。

【０１１４】内分値発生器１５は、ポリゴンキャッシュメモリ１４から画面座標に対応したポリゴンの頂点座標を与えられ、内分値を算出してレンダラ１６に出力する。

【０１１５】レンダラ１６は、各ポリゴンの内分値およびレンダリングパラメータから、各サブピクセルのマテリアル色データ値またはテクスチャ色データ値を生成し、合成器１９に出力する。

【０１１６】合成器１９は、各サブピクセルの色データ値を合成して、合成色データをディスプレイコントローラ１７に出力する。

【０１１７】ディスプレイコントローラ１７は、画面上のサブピクセル位置の色データ値を受けて、画像信号を生成し、ラスタスキャン方式のディスプレイ１８に出力して、画像表示する。 このディスプレイコントローラ１
７は、表示同期手段１７ａと信号処理回路１７ｂとを構成する。

【０１１８】次に本実施の形態の３次元画像処理装置の動作を説明する。 本装置の動作には描画側と表示側の二つの処理がある。 すなわち描画側は、ポリゴン画像の外形を生成する処理であり、他方、表示側は、ポリゴン面を構成するサブピクセルの色を決定し、ディスプレイに表示する処理である。

【０１１９】まず描画側の処理を説明する。 まずホストＣＰＵ１１ｂは、使用者の指示に応じて記憶装置１１ａ
からアプリケーションデータを読み出し、サブピクセル・ポリゴンコードとポリゴンの頂点座標と座標変換マトリクスとを座標変換回路１２に出力する。 また各サブピクセル・ポリゴンコードに対応したレンダリングパラメータをポリゴンキャッシュメモリ１４に書き込む。

【０１２０】座標変換回路１２は、ポリゴン面を構成する各サブピクセルに対応した画面アドレスを生成し、このアドレスで示されるポリゴンコードメモリ１３のエントリにサブピクセル・ポリゴンコードを書き込む。

【０１２１】図２７は、この書き込み処理が行われたポリゴンコードメモリ１３の状態を示す。 サブピクセル・
ポリゴンコードがＩＤ＝１，２，３である三つのポリゴンをポリゴンコードメモリ１３に書き込んだ状態であって、３次元空間から画面となる平面上に投影され、隠面消去処理された三つの三角形ポリゴンがポリゴンコードメモリ１３に保存されている。

【０１２２】また座標変換回路１２では、座標変換のための４×４の座標変換マトリクスを用いるため、ポリゴンの３頂点の座標は（ｘ，ｙ，ｚ，１）の形式で表される。 この頂点座標に４×４の座標変換マトリクスを左からかけて各ポリゴンコードに対応した３頂点の座標（ｘ
₁ ，ｙ ₁ ，ｚ ₁ ）、（ｘ ₂ ，ｙ ₂ ，ｚ ₂ ）、（ｘ ₃ ，ｙ ₃ ，
ｚ ₃ ）を生成して、ポリゴンキャッシュメモリ１４に出力する。

【０１２３】ポリゴンキャッシュメモリ１４には、サブピクセル・ポリゴンコードに対応して座標変換回路１２
から与えられる頂点座標およびホストＣＰＵ１１ｂから与えられるレンダリングパラメータが書き込まれる。

【０１２４】この書き込み処理が行われたポリゴンキャッシュメモリ１４の状態は、図４示すポリゴンキャッシュメモリ４の状態と同様である。 サブピクセル・ポリゴンコードがＩＤ＝１，２，３である三つのポリゴンの頂点座標およびレンダリングパラメータが、各サブピクセル・ポリゴンコードを示すＩＤの位置に格納されている。

【０１２５】描画に必要なすべてのサブピクセル・ポリゴンコードに対応したデータの書き込みが完了すると、
ディスプレイコントローラ１７から与えられるサブピクセル位置に対応する画面座標のサブピクセル・ポリゴンコードが、ポリゴンコードメモリ１３から与えられる。
そのサブピクセル・ポリゴンコードに対応して、ポリゴンの頂点座標およびレンダリングパラメータが読み出され内分値発生器１５へ送られる。

【０１２６】１画面分の表示に必要なポリゴン処理を行い、ポリゴンコードメモリ１３およびポリゴンキャッシュメモリ１４への書き込みが完了した時点で、ホストＣ
ＰＵ１１ｂは、制御信号にてポリゴンコードメモリ１３
とポリゴンキャッシュメモリ１４の描画側と表示側との入れ替えを指示する。

【０１２７】次に、表示側の処理を説明する。 ディスプレイ１８の水平垂直走査に同期して、ディスプレイコントローラ１７は表示画面の座標を生成する。 そして表示画面の座標で示される位置に格納されているサブピクセル・ポリゴンコードをポリゴンコードメモリ１３から読み出して、ポリゴンキャッシュメモリ１４に与える。 そのサブピクセル・ポリゴンコードで示される位置に格納されている三つの頂点座標およびレンダリングパラメータをポリゴンキャッシュメモリ１４から読み出し、内分値発生器１５へ与える。 そして内分値発生器１５は、表示画面の座標で示される位置に投影される三つの頂点座標で定義されたポリゴン面上の位置を算出する。 算出した点の位置は三つの頂点座標の内分値で表される。

【０１２８】レンダラ１６には、内分値発生器１５から内分値が入力され、またポリゴンキャッシュメモリ１４
から３組のレンダリングパラメータが入力される。 レンダラ１６は、３組のレンダリングパラメータを用いて、
内分値が示す位置における色データ値を補間によって算出する。

【０１２９】合成器１９は、各サブピクセルの色データｃ０，ｃ１，ｃ２，ｃ３が入力されると、以下の式にて合成色ｃを算出して、出力する。 ｃ＝（ｐ＊ｃ０＋ｑ＊ｃ１＋ｒ＊ｃ２＋ｓ＊ｃ３）／４ ここで、ｐ，ｑ，ｒ，ｓは係数である。

【０１３０】ディスプレイコントローラ１７は、レンダラ１６から色データを受けて、画像信号に変換してディスプレイ１８に出力する。

【０１３１】以上で画面上の１ピクセルに対応する表示側の処理となり、これらの処理をディスプレイ１８のピクセル数分繰り返し、１画面の表示処理が終了する。

【０１３２】本実施の形態では、１秒間に６０回画面を表示するインターレースのラスタースキャン方式のディスプレイを用い、ピクセル数を６４０×４８０とすると、１ピクセルの処理時間は、８０ｎｓである。 このため、１ピクセルを２×２のサブピクセルに分割しているので、各サブピクセルにおける処理に許容される時間は、２０ｎｓである。 このため、内分値発生器１５およびレンダラ１６では、パイプライン方式にて、複数の処理を並列して行う。

【０１３３】以上述べたように、本実施の形態の３次元画像処理装置は、ピクセルを細分したサブピクセル単位でポリゴンデータをコードに対応させて３頂点座標およびレンダリングパラメータにてポリゴンキャッシュメモリ１４に記憶し、画像信号の水平および垂直同期信号に同期して、ポリゴンキャッシュメモリ１４から読み出してサブピクセル単位でレンダリング処理を行った後、ピクセルの色データを合成するので、ポリゴンデータをポリゴンコードメモリ１３およびポリゴンキャッシュメモリ１４に記憶する前に隠面消去処理を行い、１画面分のサブピクセル単位のポリゴンデータに対して、ピクセル表示周期でレンダリング処理を行うことによって、高画質な画像を小規模回路で高速に処理可能とする。

【０１３４】次に図２８は、本発明の第３の実施の形態の３次元画像処理装置の機能ブロック図である。 本実施の形態は、ポリゴン画像を構成するピクセルをサブピクセルに細分し、各サブピクセルに対応して並列ポリゴンキャッシュメモリ２４、並列内分値発生器２５、並列レンダラ２６を並列に複数用いる。

【０１３５】ホストＣＰＵ２１ｂは記憶装置２１ａから読み出したアプリケーションデータに基づき、サブピクセル・ポリゴンコードとポリゴンの頂点座標および座標変換マトリクスを座標変換回路２２に出力すると共に、
各サブピクセル・ポリゴンコードに対応したレンダリングパラメータを各並列ポリゴンキャッシュメモリ２４に書き込む。 また、ポリゴンコードメモリ２３と並列ポリゴンキャッシュメモリ２４を制御するための制御信号を出力する。 このことによって、ホストＣＰＵ２１ｂと記憶装置２１ａは、サブポリゴンデータ供給手段２１を構成する。

【０１３６】座標変換回路２２は、入力されたポリゴンの頂点座標を座標変換マトリクスによって座標変換し、
各サブピクセル・ポリゴンコードに対応した座標変換後の頂点座標を各並列ポリゴンキャッシュメモリ２４に書き込むと共に、隠面消去処理を行って、画面を構成する各サブピクセルに対応して、サブピクセル・ポリゴンコードをポリゴンコードメモリ３２に書き込む。

【０１３７】ポリゴンコードメモリ２３は、サブピクセル・ポリゴンコードを格納するための、画面の全横サブピクセル数×全縦サブピクセル数のエントリを有する二つのメモリにて構成される。

【０１３８】各並列ポリゴンキャッシュメモリ２４は、
サブピクセル・ポリゴンコードの最大数のエントリを有する二つのバッファメモリにて構成される。 この二つのバッファメモリは、制御信号に応じて交互に、座標変換回路２２からアドレスとして出力されるサブピクセル・
ポリゴンコードの示す位置すなわちエントリに頂点座標とレンダリングパラメータが格納される。

【０１３９】各並列内分値発生器２５は、並列ポリゴンキャッシュメモリ２４から画面座標に対応したポリゴンの頂点座標を与えられ、内分値を算出して並列レンダラ２６に出力する。

【０１４０】各並列レンダラ２６は、各ポリゴンの内分値およびレンダリングパラメータから、各サブピクセルのマテリアル色データ値またはテクスチャ色データ値を生成し、合成器２９に出力する。

【０１４１】合成器２９は、各並列レンダラ２６からのサブピクセルの色データ値を合成して、合成色データをディスプレイコントローラ２７に出力する。

【０１４２】ディスプレイコントローラ２７は、画面上のサブピクセル位置の色データ値を受けて、画像信号を生成し、ラスタスキャン方式のディスプレイ２８に出力して、画像表示する。 このディスプレイコントローラ２
７は、表示同期手段２７ａと信号処理回路２７ｂとを構成する。

【０１４３】ここで並列ポリゴンキャッシュメモリ２
４、並列内分値発生器２５、並列レンダラ２６を合わせて並列回路と呼ぶ。 図２９は、ピクセルを構成する各サブピクセルに各並列回路が対応することを示す。 図に示すように、１ピクセルをｎ個のサブピクセルにて構成する場合、左上のサブピクセルが１番目の並列回路に対応し、順次各サブピクセルが各並列回路に対応して、右下のサブピクセルがｎ番目の並列回路に対応する。

【０１４４】図３０は、並列ポリゴンキャッシュメモリ２４および並列内分値発生器２５の一組の構成例を示す。 セレクタ２４ａには１ピクセルを構成する全てのサブピクセルのポリゴンコードが入力され、この並列回路が担当するサブピクセルのポリゴンコードを選択し、選択したサブピクセル・ポリゴンコードをポリゴンキャッシュメモリ２４ｂに出力する。 ポリゴンキャッシュメモリ２４ｂでは、選択されたサブピクセル・ポリゴンコードに対応したレンダリングパラメータとポリゴンの頂点座標とを出力する。

【０１４５】サブピクセル画面座標発生器２５ａは、画面座標が入力され、この並列回路が担当するサブピクセルの画面座標を算出し、担当サブピクセル画面座標を内分値算出器２５ｂに出力する。 内分値算出器２５ｂでは担当サブピクセル画面座標と、ポリゴンキャッシュメモリ２４ｂからのポリゴンの頂点座標とから、対応する内分値を算出し、出力する。

【０１４６】例えば、１番目の並列回路の場合、担当するサブピクセル・ポリゴンコードは、左上のサブピクセルのポリゴンコードが選択され、担当サブピクセル画面座標として、左上のサブピクセルの画面座標が算出される。

【０１４７】上記の説明は、並列回路の並列数が１ピクセルを構成する全てのサブピクセル数と同じ場合について説明したが、並列回路の並列数をサブピクセル数よりも少なく構成することもできる。

【０１４８】並列回路の並列数が１ピクセルを構成する全てのサブピクセル数と同じ場合、並列回路を構成するパイプライン方式の回路の処理時間は、ピクセル表示周期と同じ、すなわち８０ｎｓである。 また並列回路の並列数が１ピクセルを構成する全てのサブピクセル数の半分とした場合、並列回路を構成するパイプライン方式の回路の処理時間は、ピクセル表示周期の半分、すなわち４０ｎｓである。 このため並列数を多くするほどパイプライン方式の回路の処理時間を長くすることができる。
また、合成色データの生成に並列回路の並列数分のサブピクセル数の色データを用いた場合は、パイプライン方式の回路の処理時間を、ピクセル表示周期と同じにすることができる。

【０１４９】例えば、１ピクセルを２×２のサブピクセルで構成する場合、図３１は並列数を４とした構成例を示し、図３２は並列数を２とした構成例を示す。 並列数が２の場合、２×２のサブピクセルの色データ全てを用いる場合は、各並列回路の処理時間はピクセル表示周期の半分となり、二つのサブピクセルの色データのみを用いる場合は、各並列回路の処理時間はピクセル表示周期と同じになる。

【０１５０】以上述べたように、本実施の形態の３次元画像処理装置は、ピクセルを細分したサブピクセル単位でポリゴンデータをコードに対応させて３頂点座標およびレンダリングパラメータにて並列ポリゴンキャッシュメモリ２４に記憶し、画像信号の水平および垂直同期信号に同期して、並列ポリゴンキャッシュメモリ２４から読み出してサブピクセル単位で並列にレンダリング処理を行った後、ピクセルの色データを合成するので、ポリゴンデータをポリゴンコードメモリ２３および並列ポリゴンキャッシュメモリ２４に記憶する前に隠面消去処理を行い、１画面分のサブピクセル単位のポリゴンデータに対して、ピクセル表示周期で並列にレンダリング処理を行うことによって、高画質な画像を小規模回路で高速に処理可能とする。 また並列処理によって、各並列回路の処理時間を長くすることができ、回路設計が容易となり、安価な部品を使用することができる。

【０１５１】次に図３３は、本発明の第４の実施の形態の３次元画像処理装置の機能ブロック図である。 本実施の形態は、ポリゴン画像を構成するピクセルをサブピクセルに細分し、各サブピクセルに対応して並列ポリゴンキャッシュメモリ３４、並列内分値発生器３５、並列レンダラ３６を並列に複数用い、かつ並列乱数発生器４０
から発生された乱数を用いて、処理するサブピクセルを選択する。 すなわち乱数を用いたスーパーストカスティックサンプリングによる画像処理を行う。

【０１５２】ホストＣＰＵ３１ｂは記憶装置３１ａから読み出したアプリケーションデータに基づき、サブピクセル・ポリゴンコードとポリゴンの頂点座標および座標変換マトリクスを座標変換回路３２に出力すると共に、
各サブピクセル・ポリゴンコードに対応したレンダリングパラメータを各並列ポリゴンキャッシュメモリ３４に書き込む。 また、ポリゴンコードメモリ３３と並列ポリゴンキャッシュメモリ３４を制御するための制御信号を出力する。 このことによって、ホストＣＰＵ３１ｂと記憶装置３１ａは、サブポリゴンデータ供給手段３１を構成する。

【０１５３】座標変換回路３２は、入力されたポリゴンの頂点座標を座標変換マトリクスによって座標変換し、
各サブピクセル・ポリゴンコードに対応した座標変換後の頂点座標を各並列ポリゴンキャッシュメモリ３４に書き込むと共に、隠面消去処理を行って、画面を構成する各サブピクセルに対応して、サブピクセル・ポリゴンコードをポリゴンコードメモリ３３に書き込む。

【０１５４】ポリゴンコードメモリ３３は、サブピクセル・ポリゴンコードを格納するための、画面の全横サブピクセル数×全縦サブピクセル数のエントリを有する二つのメモリにて構成される。

【０１５５】並列乱数発生器４０は、ピクセル位置に対応した画面座標に応じて、それぞれ乱数を発生する。 本実施の形態の並列乱数発生器４０は、画面の横ピクセル数×縦ピクセル数の乱数のテーブルである。

【０１５６】並列セレクタ４２は、サブピクセル選択手段を構成し、ポリゴンコードメモリ３３から１ピクセルを構成する全サブピクセルのポリゴンコードが入力され、並列乱数発生器４０からの乱数によって示される位置のサブピクセルのポリゴンコードを選択し、サブピクセル・ポリゴンコードとして出力する。

【０１５７】各並列ポリゴンキャッシュメモリ３４は、
サブピクセル・ポリゴンコードの最大数のエントリを有する二つのバッファメモリにて構成される。 この二つのバッファメモリは、制御信号に応じて交互に、座標変換回路３２からアドレスとして出力されるサブピクセル・
ポリゴンコードの示す位置すなわちエントリに頂点座標とレンダリングパラメータが格納される。

【０１５８】並列画面座標発生器４１は、サブピクセル座標生成手段を構成し、ピクセル位置に対応した画面座標と、その画面座標に応じた乱数とが入力され、その画面座標と乱数とによって示される位置のサブピクセルの画面座標をそれぞれ生成し、サブピクセル画面座標として出力する。 本実施の形態の並列画面座標発生器４１
は、画面の横ピクセル数×縦ピクセル数のサブピクセル画面座標のテーブルである。

【０１５９】各並列内分値発生器３５は、サブピクセル画面座標に対応したポリゴンの頂点座標を並列ポリゴンキャッシュメモリ３４から与えられ、内分値を算出して並列レンダラ３６に出力する。

【０１６０】各並列レンダラ３６は、各ポリゴンの内分値およびレンダリングパラメータから、各サブピクセルのマテリアル色データ値またはテクスチャ色データ値を生成し、合成器３９に出力する。

【０１６１】合成器３９は、各並列レンダラ３６からのサブピクセルの色データ値を合成して、合成色データをディスプレイコントローラ３７に出力する。

【０１６２】ディスプレイコントローラ３７は、画面上のサブピクセル位置の色データ値を受けて、画像信号を生成し、ラスタスキャン方式のディスプレイ３８に出力して、画像表示する。 このディスプレイコントローラ３
７は、表示同期手段３７ａと信号処理回路３７ｂとを構成する。

【０１６３】例えば、１ピクセルを２×２のサブピクセルで構成する場合、並列乱数発生器４０は、１，２，
３，４を乱数として発生する。 そして並列セレクタ４２
はこの乱数に応じて、例えば乱数が１ならばピクセルの左上位置のサブピクセルのポリゴンコードを選択する。
同様に乱数が２，３，４ならば、それぞれピクセルの右上，左下，右下位置のサブピクセルのポリゴンコードを選択する。

【０１６４】並列画面座標発生器４１は、この乱数に応じたサブピクセルの画面座標を出力し、並列内分値発生器３５は、このサブピクセル画面座標に対応したポリゴンの頂点座標から内分値を算出して並列レンダラ３６に出力する。

【０１６５】その他のホストＣＰＵ３１ｂ、座標変換回路３２、ポリゴンコードメモリ３３、並列レンダラ３
６、合成器３９、ディスプレイコントローラ３７などの動作は、第３の実施の形態の３次元画像処理装置と同様である。 また並列乱数発生器４０、並列セレクタ４２、
並列ポリゴンキャッシュメモリ３４、並列画面座標発生器４１、並列内分値発生器３５、並列レンダラ３６を合わせて並列回路と呼ぶと、並列回路の並列数を１ピクセルを構成する全てのサブピクセル数と同じとする構成、
またはサブピクセル数よりも少なくする構成が可能である。

【０１６６】以上述べたように、本実施の形態の３次元画像処理装置は、ピクセルを構成するサブピクセルの中の一つを乱数に対応して選択し、レンダリング処理を行うので、オーバーサンプリングした画像データを確率的にサンプルしたことになり、規則的な画面上のジャギー（階段状のギザギザ）を除去でき、高画質な３次元画像を表示できる。

【０１６７】次に図３４は、本発明の実施の形態の３次元画像処理装置を構成する合成器のブロック図である。

【０１６８】乱数発生器９１は、ピクセル位置に対応した画面座標の入力を受けて、乱数を発生する。 並列の積算器９２はそれぞれ色データと乱数が入力され、色データと乱数を積算して、重みづけされた色データを出力する。 加算器９３は、並列の積算器９２からの重みづけされた色データを加算して合成色データを出力する。

【０１６９】以下、合成器に入力される色データをｃ
０，ｃ１，ｃ２，ｃ３として説明する。 乱数発生器９１
は、画面の横ピクセル数×縦ピクセル数×４の乱数テーブルにて構成される。 この乱数発生器９１は、入力された画面座標の示す位置に格納された四つの乱数ｒａ，ｒ
ｂ，ｒｃ，ｒｄを出力する。 そして各積算器９２は、四つの色データをｃ０，ｃ１，ｃ２，ｃ３と、四つの乱数ｒａ，ｒｂ，ｒｃ，ｒｄとをそれぞれ積算し、ｒａ×ｃ
０，ｒｂ×ｃ１，ｒｃ×ｃ２，ｒｄ×ｃ３を出力する。
加算器９３は、重みづけされた色データであるｒａ×ｃ
０，ｒｂ×ｃ１，ｒｃ×ｃ２，ｒｄ×ｃ３を加算し、ｒ
ａ×ｃ０＋ｒｂ×ｃ１＋ｒｃ×ｃ２＋ｒｄ×ｃ３を出力する。

【０１７０】上記図３４の合成器を本発明の第２または第３の実施の形態の３次元画像処理装置に適用することによって、各サブピクセルの色データに重みづけした合成色データを得ることができる。

【０１７１】以上述べたように、本実施の形態の合成器を３次元画像処理装置適用することによって、レンダリング処理にて求めた各サブピクセルの色データに乱数を積算した後、加算してピクセルの色データとするので、
オーバーサンプリングした画像データを確率的に重みづけしたことになり、規則的な画面上のジャギーを除去でき、高画質な３次元画像を表示できる。

【０１７２】

【発明の効果】以上説明した通り、本発明の請求項１および請求項２に記載の３次元画像生成方法は、３次元物体を２次元座標上に投影して画面上の投影位置を求める際、ＸＺ平面に垂直な平面およびＹＺ平面に垂直な平面にて切断することによって、三つの内分比および３頂点の並び順序を算出して、投影位置を求めるので、ポリゴンを構成する３頂点の座標データから任意の３次元物体を２次元座標上に投影して画面上の投影位置を求めることができる。 またＸＺ平面に垂直な平面、ＹＺ平面に垂直な平面のどちらで先に切断しても同様の効果が得られる。 このためどのような形状の３次元物体がどのように変化しても、小規模な回路で高速に投影画像を得ることができる。

【０１７３】本発明の請求項３および請求項４に記載の３次元画像生成装置は、３次元物体を２次元座標上に投影して画面上の投影位置を求める際、ＸＺ平面に垂直な平面およびＹＺ平面に垂直な平面にて切断することによって、三つの内分比および３頂点の並び順序を算出して、投影位置を求めるので、ポリゴンを構成する３頂点の座標データから任意の３次元物体を２次元座標上に投影して画面上の投影位置を求めることができる。 またＸ
Ｚ平面に垂直な平面、ＹＺ平面に垂直な平面のどちらで先に切断しても同様の効果が得られる。 このためどのような形状の３次元物体がどのように変化しても、小規模な回路で高速に投影画像を得ることができる。

【０１７４】本発明の請求項５および請求項６に記載の３次元画像生成装置は、Ｘ方向透視距離およびＹ方向透視距離を用いて、内分比および３頂点の並び順序を求めるので、パイプライン方式の処理回路を用いた場合、より最適化された回路構成によって、小規模な回路で高速な処理を可能とする。 またＸ方向透視距離およびＹ方向透視距離を用いた場合も、ＸＺ平面に垂直な平面、ＹＺ
平面に垂直な平面のどちらで先に切断しても同様の効果が得られる。

【０１７５】本発明の請求項７に記載の３次元画像処理装置は、ポリゴンデータをコードに対応させて３頂点座標およびレンダリングパラメータにてメモリに記憶し、
画像信号の水平および垂直同期信号に同期して、メモリから読み出してレンダリング処理を行うので、ポリゴンデータをメモリに記憶する前に隠面消去処理を行い、１
画面分のポリゴンデータのみに対して、ピクセル表示周期でレンダリング処理を行うことができ、ポリゴン数の変動によるレンダリング処理の負荷変動が無く、小規模な回路で高速処理を可能とする。

【０１７６】本発明の請求項８に記載の３次元画像処理装置は、三つの内分比および３頂点の並び順序を算出して内分値とするので、ポリゴンを構成する３頂点の座標データから任意の３次元物体を２次元座標上に投影して画面上の投影位置を求めることができ、小規模な回路で高速な処理を可能とする。

【０１７７】本発明の請求項９に記載の３次元画像処理装置は、Ｘ方向透視距離およびＹ方向透視距離を用いて、内分比および３頂点の並び順序を求めて内分値とするので、パイプライン方式の処理回路を用いて、より最適化された回路構成によって、小規模な回路で高速な処理を可能とする。

【０１７８】本発明の請求項１０に記載の３次元画像処理装置は、ポリゴン面の３頂点間のレンダリングデータを、内分値に基づき、補間して求めるので、どのような形状の３次元物体がどのように変化しても、小規模な回路で高速なレンダリング処理を可能とする。

【０１７９】本発明の請求項１１に記載の３次元画像処理装置は、ピクセルを細分したサブピクセル単位でポリゴンデータをコードに対応させて３頂点座標およびレンダリングパラメータにてメモリに記憶し、画像信号の水平および垂直同期信号に同期して、メモリから読み出してサブピクセル単位でレンダリング処理を行った後、ピクセルの色データを合成するので、ポリゴンデータをメモリに記憶する前に隠面消去処理を行い、１画面分のサブピクセル単位のポリゴンデータに対して、ピクセル表示周期でレンダリング処理を行うことによって、高画質な画像を小規模回路で高速に処理可能とする。

【０１８０】本発明の請求項１２に記載の３次元画像処理装置は、ピクセルを構成するサブピクセルの中の一つを乱数に対応して選択し、レンダリング処理を行うので、オーバーサンプリングした画像データを確率的にサンプルしたことになり、規則的な画面上のジャギーを除去でき、高画質な３次元画像を表示できる。

【０１８１】本発明の請求項１３に記載の３次元画像処理装置は、レンダリング処理にて求めた各サブピクセルの色データに乱数を積算した後、加算してピクセルの色データとするので、オーバーサンプリングした画像データを確率的に重みづけしたことになり、規則的な画面上のジャギーを除去でき、高画質な３次元画像を表示できる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の３次元画像処理装置の機能ブロック図である。

【図２】立体の存在する３次元座標と，画面となる平面との関係を示す図である。

【図３】書き込み処理が行われたポリゴンコードメモリの状態を示す図である。

【図４】書き込み処理が行われたポリゴンキャッシュメモリの状態を示す図である。

【図５】内分値の説明図である。

【図６】レンダリングパラメータの補間の様子を示す図である。

【図７】レンダラの第１の構成例を示す図である。

【図８】レンダラの第２の構成例を示す図である。

【図９】レンダラの第３の構成例を示す図である。

【図１０】三角形が、ＸＺ平面に垂直な平面によって切断している様子を示す図である。

【図１１】三角形が、ＹＺ平面に垂直な平面によって切断している様子を示す図である。

【図１２】内分値発生器の構成図である。

【図１３】Ｘ方向切断回路の動作フローチャートである。

【図１４】ｄｘ０，ｄｘ１，ｄｘ２の並べ替えを示す図である。

【図１５】Ｙ方向切断回路の動作フローチャートである。

【図１６】（ａ），（ｂ）は、ｙ座標、ｚ座標の並べ替えを示す図である。

【図１７】内分値発生器の構成図である。

【図１８】内分値発生器の構成図である。

【図１９】Ｘ方向切断回路の動作フローチャートである。

【図２０】Ｙ方向切断回路の動作フローチャートである。

【図２１】ｄｙ０，ｄｙ１，ｄｙ２の並べ替えを示す図である。

【図２２】内分値発生器の構成図である。

【図２３】内分値発生器におけるパイプライン処理の説明図である。

【図２４】レンダラにおけるパイプライン処理の説明図である。

【図２５】ｓ０，ｓ１，ｓ２の並べ替えを示す図である。

【図２６】本発明の第２の実施の形態の３次元画像処理装置の機能ブロック図である。

【図２７】書き込み処理が行われたポリゴンコードメモリの状態を示す図である。

【図２８】本発明の第３の実施の形態の３次元画像処理装置の機能ブロック図である。

【図２９】各サブピクセルに各並列回路が対応することを示す図である。

【図３０】並列ポリゴンキャッシュメモリおよび並列内分値発生器の一組の構成例を示す図である。

【図３１】並列数を４とした構成例を示す図である。

【図３２】並列数を２とした構成例を示す図である。

【図３３】本発明の第４の実施の形態の３次元画像処理装置の機能ブロック図である。

【図３４】本発明の合成器のブロック図である。

【図３５】従来のパーソナルコンピュータに用いられている表示装置の構成例を示す図である。

【図３６】従来の３次元画像表示装置の構成例を示す図である。

【符号の説明】

１ ポリゴンデータ供給手段 １ａ 記憶装置 １ｂ ホストＣＰＵ ２ 座標変換回路 ３ ポリゴンコードメモリ ４ ポリゴンキャッシュメモリ ５ 内分値発生器 ６ レンダラ（レンダリング手段） ７ ディスプレイコントローラ ７ａ 表示同期手段 ７ｂ 信号処理回路 ８ ディスプレイ