技术领域
[0001] 本
申请涉及显示技术领域，尤其涉及一种阵列基板及显示面板。
背景技术
[0002] 目前AMOLED显示面板的
水平扫描线的驱动是由外接集成
电路来实现的，外接集成电路可以控制各级行扫描线的逐级开启，而采用GOA(Gate Driver on Array)方法，可以将行扫描驱动电路集成在显示面板基板上，能够减少外接IC的数量，从而降低了显示面板的生产成本，并且能够实现显示装置的窄边框化。
[0003] 如图1、图2所示，采用GOA方式驱动面板时，由于GOA电路中输出端的
薄膜晶体管T3尺寸较大，所述
薄膜晶体管T3的源极接入时钟
信号CK，当所述
时钟信号CK的电位由低电位升为高电位时，会造成Q点电位抬升，导致所述薄膜晶体管T3误打开，GOA电路输出的扫描信号WR(n)误升为高电位，从而使得所述扫描信号WR(n)产生
电压振荡。又由于所述扫描信号WR(n)连接至
像素电路的
开关薄膜晶体管T1，所述扫描信号WR(n)的电压振荡会导致对所述像素电路的驱动薄膜晶体管T2的栅极造成连通(feed through)效应，即对G点电压造成串扰，因而所述驱动薄膜晶体管T2的
电流会产生瞬间振荡，由于发光元件E是由所述驱动薄膜晶体管T2产生电流源进行驱动，因此所述发光元件E的电流及
亮度也会发生振荡，如图2中X区域所示。
[0004] 因此，
现有技术存在
缺陷，急需改进。
发明内容
[0005] 本申请提供一种阵列基板及显示面板，能够缓解甚至消除时钟信号导致的发光元件的电流及亮度发生振荡问题。
[0006] 为解决上述问题，本申请提供的技术方案如下：
[0007] 本申请提供一种阵列基板，包括对应显示区的像素电路以及对应所述显示区外围设置的第一扫描驱动电路和第二扫描驱动电路，所述像素电路包括开关电路、电压维持电路、驱动元件以及发光元件；
[0008] 所述第一扫描驱动电路包括输出电路，所述输出电路耦接于第一
节点并接入时钟信号，用于根据所述第一节点输出的第一节点
控制信号和所述时钟信号输出扫描信号；所述第二扫描驱动电路用于输出发光控制信号；
[0009] 所述开关电路接入数据信号，并且与所述第一扫描驱动电路的所述输出电路连接，用于根据所述扫描信号控制所述数据信号的输入；
[0010] 所述驱动元件与所述开关电路连接，且接入高电压信号，用于根据所述扫描信号与所述数据信号驱动所述发光元件发光；其中，
[0011] 所述电压维持电路接入恒压低电位，且并联连接所述开关电路与所述第一扫描驱动电路，所述电压维持电路的输入端连接至所述第二扫描驱动电路的输出端，所述电压维持电路用于在所述输出电路输出的所述扫描信号为低电位时维持所述扫描信号的低电位不变。
[0012] 在本申请的阵列基板中，所述开关电路包括第一薄膜晶体管，所述第一薄膜晶体管的栅极与所述输出电路的输出端连接，所述第一薄膜晶体管的源极接入所述数据信号，所述第一薄膜晶体管的漏极与所述驱动元件连接。
[0013] 在本申请的阵列基板中，所述驱动元件包括第二薄膜晶体管，所述第二薄膜晶体管的栅极与所述第一薄膜晶体管的漏极连接，所述第二薄膜晶体管的源极接入所述高电压信号，所述第二薄膜晶体管的漏极与所述发光元件的第一
电极连接，所述发光元件的第二电极接入公共接地信号。
[0014] 在本申请的阵列基板中，所述像素电路还包括存储电容，所述存储电容的第一极板与所述第二薄膜晶体管的栅极并联连接至所述第一薄膜晶体管的漏极，所述存储电容的第二极板与所述第二薄膜晶体管的漏极并联连接至所述发光元件的所述第一电极。
[0015] 在本申请的阵列基板中，所述电压维持电路包括第三薄膜晶体管，所述第三薄膜晶体管的栅极连接所述第二扫描驱动电路的输出端，所述第三薄膜晶体管的源极接入所述恒压低电位，所述第三薄膜晶体管的漏极并联连接所述输出电路的输出端以及所述第一薄膜晶体管的栅极。
[0016] 在本申请的阵列基板中，所述输出电路包括第四薄膜晶体管，所述第四薄膜晶体管的栅极耦接于所述第一节点，所述第四薄膜晶体管的源极电性连接于所述时钟信号，所述第四薄膜晶体管的漏极连接于所述输出电路的输出端。
[0017] 在本申请的阵列基板中，当所述输出电路输出的所述扫描信号为高电位时，所述第二扫描驱动电路输出的所述发光控制信号为低电位，所述电压维持电路关闭，所述开关电路导通，所述数据信号输入至所述驱动元件；
[0018] 当所述输出电路输出的所述扫描信号为低电位时，所述第二扫描驱动电路输出的所述发光控制信号升至高电位，所述电压维持电路导通，所述开关电路关闭，所述电压维持电路用于维持所述扫描信号的低电位不变。
[0019] 在本申请的阵列基板中，所述发光控制信号的脉冲宽度大于所述扫描信号的脉冲宽度。
[0020] 在本申请的阵列基板中，所述像素电路还包括补偿电路，所述补偿电路的输入端接入所述第二扫描驱动电路的输出端，所述补偿电路的输出端连接至所述驱动元件，所述发光控制信号用于控制所述补偿电路。
[0021] 本申请还提供一种显示面板，包括如上所述的阵列基板，以及制备于所述阵列基板上的有机
发光层。
[0022] 本申请的有益效果为：相较于现有的显示面板，本申请提供的阵列基板及显示面板，通过在像素电路中设置电压维持电路，从而缓解甚至消除时钟信号造成发光元件的电流及亮度发生振荡问题。即，当时钟信号的电位由低电位升为高电位时，会造成Q点电位抬升，而导致输出电路的薄膜晶体管T4误打开，而此时栅极驱动电路输出的扫描信号需维持在低电位，本申请通过电压维持电路及其接入的恒压低电位信号能够保证栅极驱动电路输出的扫描信号为低电位时不发生振荡，因此能够避免时钟信号对像素电路G点造成串扰。
附图说明
[0023] 为了更清楚地说明
实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0024] 图1为现有技术的阵列基板的扫描驱动电路与像素电路的局部电路图；
[0025] 图2为现有技术的阵列基板的扫描驱动电路与像素电路的时序图；
[0026] 图3为本申请实施例提供的阵列基板的结构示意图；
[0027] 图4为本申请实施例提供的阵列基板的扫描驱动电路与像素电路的局部电路图；
[0028] 图5为本申请实施例提供的阵列基板的扫描驱动电路与像素电路的时序图。
具体实施方式
[0029] 以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。在图中，结构相似的单元是用以相同标号表示。
[0030] 本申请针对现有的显示面板，存在时钟信号导致的发光元件的电流及亮度发生振荡的技术问题，本实施例能够解决该缺陷。
[0031] OLED显示装置中的像素电路一般采用矩阵驱动方式，根据每个像素单元中是否引入开关元器件分为
有源矩阵(Active Matrix)驱动和无源矩阵(Passive Matrix)驱动。AMOLED在每一个像素的像素电路中都集成了一组薄膜晶体管和存储电容，通过对薄膜晶体管和存储电容的驱动控制，实现
对流过OLED的电流的控制，从而使OLED根据需要发光。
[0032] 如图3所示，为本申请实施例提供的阵列基板的结构示意图。所述阵列基板包括对应显示区10的像素电路，以及对应所述显示区10外围设置的扫描驱动电路11，位于所述显示区10的一侧设置有多个绑定
端子12，所述扫描驱动电路11与所述绑定端子12连接。所述阵列基板还包括用于连接所述像素电路与所述扫描驱动电路11的多条扫描线13。所述显示区10内包括阵列分布的像素区101，每一所述像素区101内对应设置一条所述像素电路。
[0033] 在本实施例中，所述扫描驱动电路11包括第一扫描驱动电路111和第二扫描驱动电路112，且所述第一扫描驱动电路111和所述第二扫描驱动电路112分别设置于所述显示区10的两侧，其中，所述像素电路中还包括补偿电路(未图示)，所述第一扫描驱动电路111用于提供扫描信号，所述第二扫描驱动电路112用于提供所述补偿电路所需的发光控制信号。
[0034] 如图4所示，为本申请实施例提供的阵列基板的扫描驱动电路与像素电路的局部电路图。其中，以第n级栅极驱动电路为例进行说明。所述第一扫描驱动电路111包括输出电路30，所述输出电路30耦接于第一节点Q并接入时钟信号CK，用于根据所述第一节点Q输出的第一节点控制信号和所述时钟信号CK输出扫描信号WR(n)；所述第一扫描驱动电路111还包括其他常规电路，此处不再赘述。
[0035] 所述像素电路P包括开关电路20、电压维持电路21、驱动元件22以及发光元件23。所述开关电路20接入数据信号D，并且所述开关电路20与所述第一扫描驱动电路111的所述输出电路30的输出端M连接，用于根据所述扫描信号WR(n)控制所述数据信号D的输入。
[0036] 具体地，所述开关电路20包括第一薄膜晶体管T1，所述第一薄膜晶体管T1的栅极与所述输出电路30的输出端M连接，所述第一薄膜晶体管T1的源极接入所述数据信号D，所述第一薄膜晶体管T1的漏极与所述驱动元件22连接。
[0037] 所述驱动元件22与所述开关电路20连接，且接入高电压信号VDD，用于根据所述扫描信号WR(n)与所述数据信号D驱动所述发光元件23发光。
[0038] 具体地，所述驱动元件22包括第二薄膜晶体管T2，所述第二薄膜晶体管T2的栅极与所述第一薄膜晶体管T 1的漏极连接，所述第二薄膜晶体管T2的源极接入所述高电压信号VDD，所述第二薄膜晶体管T2的漏极与所述发光元件23的第一电极连接，所述发光元件23的第二电极接入公共接地信号VSS。其中，所述发光元件23可以为
有机发光二极管E，所述第一电极可以为
阳极，所述第二电极可以为
阴极。
[0039] 所述电压维持电路21接入恒压低电位VGL，且并联连接所述开关电路20与所述第一扫描驱动电路111，所述电压维持电路21的输入端连接至所述第二扫描驱动电路112的输出端M’，所述第二扫描驱动电路112用于输出发光控制信号EM(n)，所述电压维持电路21用于在所述输出电路30输出的所述扫描信号WR(n)为低电位时维持所述扫描信号WR(n)的低电位不变。
[0040] 具体地，所述电压维持电路21包括第三薄膜晶体管T3，所述第三薄膜晶体管T3的栅极连接所述第二扫描驱动电路112的输出端M’，所述第三薄膜晶体管T3的源极接入所述恒压低电位VGL，所述第三薄膜晶体管T3的漏极并联连接所述输出电路30的输出端M以及所述第一薄膜晶体管T1的栅极。
[0041] 所述像素电路P还包括存储电容C，所述存储电容C的第一极板与所述第二薄膜晶体管T2的栅极并联连接至所述第一薄膜晶体管T1的漏极，所述存储电容C的第二极板与所述第二薄膜晶体管T2的漏极并联连接至所述发光元件23的所述第一电极。
[0042] 所述输出电路30包括第四薄膜晶体管T4，所述第四薄膜晶体管T4的栅极耦接于所述第一节点Q，所述第四薄膜晶体管T4的源极电性连接于所述时钟信号CK，所述第四薄膜晶体管T4的漏极连接于所述输出电路30的输出端M。
[0043] 其中，所述扫描信号WR(n)是由所述第一扫描驱动电路111所产生的，所述发光控制信号EM(n)是由所述第二扫描驱动电路112所产生的，同时本申请提供的所述像素电路也适用于设置有补偿电路的阵列基板，所述补偿电路(未图示)的输入端接入所述第二扫描驱动电路112的输出端M’，所述补偿电路的输出端连接至所述驱动元件22，所述发光控制信号EM(n)也是所述补偿电路所需要的信号，所述发光控制信号EM(n)用于控制所述补偿电路。
[0044] 结合图5所示，为本申请实施例提供的阵列基板的扫描驱动电路与像素电路的时序图。当所述输出电路30输出的所述扫描信号WR(n)为高电位VGH时，所述第二扫描驱动电路112输出的所述发光控制信号EM(n)为低电位VGL，所述电压维持电路21关闭，所述开关电路20导通，所述数据信号D输入至所述驱动元件22；当所述输出电路30输出的所述扫描信号WR(n)为低电位VGL时，所述第二扫描驱动电路112输出的所述发光控制信号EM(n)升至高电位VGH，所述电压维持电路21导通，所述开关电路20关闭，所述电压维持电路21接入的所述恒压低电位VGL用于维持所述扫描信号WR(n)的低电位不变，从而使得下一个所述时钟信号CK由低电位VGL升高至高电位VGH时，所述有机
发光二极管E的电流以及亮度不发生震荡，如图5中X区域所示。
[0045] 具体地，以单个像素区101为例进行说明，在S 1阶段，当所述输出电路30中的所述第四薄膜晶体管T4处于打开状态时，所述时钟信号CK为高电位VGH，输出的所述扫描信号WR(n)为高电位VGH，所述发光控制信号EM(n)为低电位VGL，所述第三薄膜晶体管T3关闭，此时所述第二薄膜晶体管T2开启，所述数据信号D写入，使得所述
有机发光二极管E形成电流。
[0046] 在S2阶段，所述时钟信号CK降至低电位VGL，同时输出的所述扫描信号WR(n)也降为低电位VGL，所述第二薄膜晶体管T2关闭，此时所述发光控制信号EM(n)仍处于低电位VGL，所述第三薄膜晶体管T3也关闭，所述有机发光二极管E发光。
[0047] 在S3阶段，所述第四薄膜晶体管T4关闭，所述时钟信号CK仍处于低电位VGL，所述扫描信号WR(n)维持低电位VGL，此时所述发光控制信号EM(n)升为高电位VGH，所述第三薄膜晶体管T3打开，所述电压维持电路21接入的所述恒压低电位VGL用于维持所述扫描信号WR(n)的低电位不变。也就是说，当所述时钟信号CK由低电位VGL升至高电位VGH时，会造成所述第一节点Q的电位抬升，会误将所述第四薄膜晶体管T4打开，从而造成所述扫描信号WR(n)的电位瞬间升高，进而对G点产生串扰，而采用此电路设计，所述扫描信号WR(n)会通过每个像素电路的所述第三薄膜晶体管T3维持低电位，从而不会对G点产生串扰，减小甚至消除所述扫描信号WR(n)的电压振荡，进而减少甚至消除所述有机发光二极管E的电流及亮度的振荡。
[0048] 其中，所述发光控制信号EM(n)的脉冲宽度大于所述扫描信号WR(n)的脉冲宽度。假设面板
分辨率为FHD，刷新率为60HZ，一
帧时间内，所述扫描信号WR(n)的脉冲宽度为
15us，所述发光控制信号EM(n)的脉冲宽度大于16ms。当所述数据信号D写入时，所述发光控制信号EM(n)为低电位，所述第三薄膜晶体管T3关闭，所述扫描信号WR(n)为高电位，所述第三薄膜晶体管T3不影响所述数据信号D的写入。当所述发光控制信号EM(n)为高电位时，所述第三薄膜晶体管T3处于开启状态，一帧时间内，能够在大于16ms时间内，维持所述扫描信号WR(n)的
稳定性，消除所述扫描信号WR(n)的振荡，从而降低甚至消除所述有机发光二极管E的电流及亮度振荡。
[0049] 另外，所述第一扫描驱动电路111及所述第二扫描驱动电路112中均包含所述恒压低电位VGL信号，所述电压维持电路21接入的所述恒压低电位VGL可由所述第一扫描驱动电路111或所述第二扫描驱动电路112本身提供。
[0050] 本申请还提供一种显示面板，包括如上所述的阵列基板，以及制备于所述阵列基板上的有机发光层。
[0051] 综上所述，本申请提供的阵列基板及显示面板，通过在像素电路中设置电压维持电路，从而缓解甚至消除时钟信号造成发光元件的电流及亮度发生振荡问题。即，当时钟信号的电位由低电位升为高电位时，会造成Q点电位抬升，而导致输出电路的薄膜晶体管T4误打开，而此时栅极驱动电路输出的扫描信号需维持在低电位，本申请通过电压维持电路及其接入的恒压低电位信号能够保证栅极驱动电路输出的扫描信号为低电位时不发生振荡，因此能够避免时钟信号对像素电路G点造成串扰。
[0052] 综上所述，虽然本申请已以优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以
权利要求界定的范围为准。
