技术领域
[0001] 本
发明是有关于一种休眠模式启动方法、存储器控制电路单元及存储装置。
背景技术
[0002] 由于可复写式
非易失性存储器(rewritable non-volatile memory)具有数据非易失性、省电、体积小、无机械结构、读写速度快等特性，因此，近年可复写式非易失性存储器产业成为
电子产业中相当热
门的一环。例如，以快闪存储器作为存储媒体的固态
硬盘(Solid-state drive)已广泛应用作为计算机主机的硬盘，以提升计算机的存取效能。此外，由于环保意识的抬头，绿色科技成为电子制造商努
力的目标。为了避免磁碟机在使用者未使用下还持续耗电，固态硬盘已被设计支援装置休眠
信号(Device Sleep Signal)协定。然而，由于装置休眠信号是通过电源连接
接口的其中一个接脚来传递，因此，在主机系统的电源供应接口未支援装置休眠信号协定的例子中，当主机系统一开机时，固态硬盘会因为电源供应接口上的信号而误动作地直接进入休眠模式，而无法操作。
发明内容
[0003] 本发明提供一种检测可复写式非易失性存储器模
块的休眠模式启动方法、存储器控制电路单元及存储装置，其能够有效地避免误进入休眠模式。
[0004] 本发明的一范例
实施例提供一种用于存储器存储装置的休眠模式启动方法，其中此存储器存储装置的装置休眠信号接脚上的电位信号初始地处于第一逻辑电位。本休眠模式启动方法包括：若存储器存储装置的装置休眠信号接脚上的电位信号处于与第一逻辑电位不同的第二逻辑电位时，将一休眠接脚连接标记设定为一第一值；以及若接收到启用装置休眠功能指令且若休眠接脚连接标记处于第一值时，开启存储器存储装置的装置休眠功能。
[0005] 在本发明的一范例实施例中，休眠模式启动方法还包括：将装置休眠功能标记设定为第一值，以回应从主机系统中接收到的启用装置休眠功能指令。
[0006] 在本发明的一范例实施例中，上述若接收到启用装置休眠功能指令且若休眠接脚连接标记处于第一值时，开启存储器存储装置的装置休眠功能的步骤包括：接收到启用装置休眠功能指令且休眠接脚连接标记处于第一值及装置休眠功能标记处于第一值时，开启存储器存储装置的装置休眠功能。
[0007] 在本发明的一范例实施例中，休眠模式启动方法还包括：在存储器存储装置的装置休眠功能已被开启且检测到存储器存储装置的装置休眠信号接脚上的电位信号处于第一逻辑电位时，启动存储器存储装置进入休眠模式。
[0008] 在本发明的一范例实施例中，上述当休眠接脚连接标记处于第一值且装置休眠功能标记处于第一值时，开启存储器存储装置的装置休眠功能的步骤包括：在将装置休眠功能标记设定为第一值之后，判断休眠接脚连接标记是否处于第一值；以及倘若休眠接脚连接标记处于第一值时，开启存储器存储装置的装置休眠功能。
[0009] 在本发明的一范例实施例中，上述当休眠接脚连接标记处于第一值且装置休眠功能标记处于第一值时，开启存储器存储装置的装置休眠功能的步骤包括：在将休眠接脚连接标记设定为第一值之后，判断装置休眠功能标记是否处于第一值；以及倘若装置休眠功能标记处于第一值时，开启存储器存储装置的装置休眠功能。
[0010] 在本发明的一范例实施例中，第一逻辑电位为高逻辑电位且第二逻辑电位为低逻辑电位。
[0011] 在本发明的一范例实施例中，上述休眠模式启动方法还包括：在存储器存储装置进入休眠模式后，检测存储器存储装置的装置休眠信号接脚上的电位信号是否从第一逻辑电位改变为第二逻辑电位；以及倘若检测到存储器存储装置的装置休眠信号接脚上的电位信号从第一逻辑电位改变为第二逻辑电位时，使存储器存储装置从休眠模式恢复至操作模式。
[0012] 在本发明的一范例实施例中，上述在存储器存储装置的装置休眠功能已被开启且检测到存储器存储装置的装置休眠信号接脚上的电位信号处于第一逻辑电位时，启动存储器存储装置进入休眠模式的步骤包括：在开启存储器存储装置的装置休眠功能之后，判断存储器存储装置的装置休眠信号接脚上的电位信号是否处于第一逻辑电位；以及倘若存储器存储装置的装置休眠信号接脚上的电位信号处于第一逻辑电位时，启动存储器存储装置进入休眠模式。
[0013] 本发明一范例实施例提出一种存储器控制电路单元，用于控制存储器存储装置，其中此存储器存储装置的装置休眠信号接脚上的电位信号初始地处于第一逻辑电位。此存储器控制电路单元包括主机接口、存储器接口、缓冲存储单元与存储器管理电路。主机接口用以电连接至主机系统。上述存储器接口用以电性连接至可复写式非易失性存储器模块。上述缓冲存储单元用以记录休眠接脚连接标记。上述存储器管理电路电性连接至存储器接口、主机接口与缓冲存储单元，并用以当存储器存储装置的装置休眠信号接脚上的电位信号处于与第一逻辑电位不同的第二逻辑电位时，将休眠接脚连接标记设定为第一值。此外，若接收到启用装置休眠功能指令且若休眠接脚连接标记处于第一值时，存储器管理电路还用以开启装置休眠功能。
[0014] 在本发明的一范例实施例中，存储器管理电路还用以将装置休眠功能标记设定为第一值，以回应通过主机接口从主机系统中接收到的启用装置休眠功能指令，其中缓冲存储单元记录此装置休眠功能标记。
[0015] 在本发明的一范例实施例中，在上述若接收到启用装置休眠功能指令且若休眠接脚连接标记处于第一值时，开启装置休眠功能的操作中，若接收到启用装置休眠功能指令且休眠接脚连接标记处于第一值及装置休眠功能标记处于第一值时，存储器管理电路开启装置休眠功能。
[0016] 在本发明的一范例实施例中，存储器管理电路还用以，在装置休眠功能已被开启且检测到存储器存储装置的装置休眠信号接脚上的电位信号处于第一逻辑电位时，进入休眠模式。
[0017] 在本发明的一范例实施例中，在当休眠接脚连接标记处于第一值且装置休眠功能标记处于第一值时，开启装置休眠功能的操作中，存储器管理电路在将装置休眠功能标记设定为第一值之后，判断休眠接脚连接标记是否处于第一值。倘若休眠接脚连接标记处于第一值时，存储器管理电路开启装置休眠功能。
[0018] 在本发明的一范例实施例中，在所述当休眠接脚连接标记处于第一值且装置休眠功能标记处于第一值时，开启装置休眠功能的操作中，存储器管理电路在将休眠接脚连接标记设定为第一值之后，判断装置休眠功能标记是否处于第一值。倘若装置休眠功能标记处于第一值时，存储器管理电路开启装置休眠功能。
[0019] 在本发明的一范例实施例中，上述存储器管理电路还用以在进入休眠模式后，检测装置休眠信号接脚上的电位信号是否从第一逻辑电位改变为第二逻辑电位。倘若检测到装置休眠信号接脚上的电位信号从第一逻辑电位改变为第二逻辑电位时，该存储器管理电路从休眠模式恢复至操作模式。
[0020] 在本发明的一范例实施例中，在上述装置休眠功能已被开启且检测到存储器存储装置的该装置休眠信号接脚上的电位信号处于第一逻辑电位时，进入休眠模式的操作中，存储器管理电路在开启装置休眠功能之后，判断装置休眠信号接脚上的电位信号是否处于第一逻辑电位。倘若装置休眠信号接脚上的电位信号处于第一逻辑电位时，存储器管理电路进入休眠模式。
[0021] 本发明一范例实施例提出一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块与存储器控制电路单元。连接接口单元用以电性连接至主机系统，并且包括数据连接接口与电源连接接口。可复写式非易失性存储器模块具有多个实体抹除单元。存储器控制电路单元电性连接至连接接口单元与可复写式非易失性存储器模块，并且具有缓冲存储单元，其中此缓冲存储单元记录休眠接脚连接标记。存储器控制电路单元用以当装置休眠信号接脚上的电位信号处于与第一逻辑电位不同的第二逻辑电位时，将休眠接脚连接标记设定为第一值。此外，若接收到启用装置休眠功能指令且若装置休眠功能标记处于第一值时，存储器控制电路单元开启装置休眠功能。
[0022] 在本发明的一范例实施例中，存储器控制电路单元还用以将装置休眠功能标记设定为第一值，以回应通过主机接口从主机系统中接收到的启用装置休眠功能指令，其中缓冲存储单元记录此装置休眠功能标记。
[0023] 在本发明的一范例实施例中，在上述若接收到启用装置休眠功能指令且若休眠接脚连接标记处于第一值时，开启装置休眠功能的操作中，若接收到启用装置休眠功能指令且休眠接脚连接标记处于第一值及装置休眠功能标记处于第一值时存储器控制电路单元开启装置休眠功能。
[0024] 在本发明的一范例实施例中，存储器控制电路单元还用以，在装置休眠功能已被开启且检测到装置休眠信号接脚上的电位信号处于第一逻辑电位时，进入休眠模式。
[0025] 在本发明的一范例实施例中，在所述当休眠接脚连接标记处于第一值且装置休眠功能标记处于第一值时，开启装置休眠功能的操作中，存储器控制电路单元在将装置休眠功能标记设定为第一值之后，判断休眠接脚连接标记是否处于第一值。倘若休眠接脚连接标记处于第一值时，存储器控制电路单元开启装置休眠功能。
[0026] 在本发明的一范例实施例中，在所述当休眠接脚连接标记处于第一值且装置休眠功能标记处于第一值时，开启装置休眠功能的操作中，存储器控制电路单元在将休眠接脚连接标记设定为第一值之后，判断装置休眠功能标记是否处于第一值。倘若装置休眠功能标记处于第一值时，存储器控制电路单元开启装置休眠功能。
[0027] 在本发明的一范例实施例中，上述存储器控制电路单元还用以在进入休眠模式后，检测装置休眠信号接脚上的电位信号是否从第一逻辑电位改变为第二逻辑电位。倘若检测到装置休眠信号接脚上的电位信号从第一逻辑电位改变为第二逻辑电位时，存储器控制电路单元从休眠模式恢复至操作模式。
[0028] 在本发明的一范例实施例中，装置休眠信号接脚配置于电源连接接口上，电源连接接口为串行高级技术附件电源连接接口并且数据连接接口为串行高级技术附件连接接口。
[0029] 在本发明的一范例实施例中，在上述装置休眠功能已被开启且检测到装置休眠信号接脚上的电位信号处于第一逻辑电位时，进入休眠模式的操作中，存储器控制电路单元在开启装置休眠功能之后，判断装置休眠信号接脚上的电位信号是否处于第一逻辑电位。倘若装置休眠信号接脚上的电位信号处于第一逻辑电位时，存储器控制电路单元进入休眠模式。
[0030] 基于上述，上述范例实施例的检测可复写式非易失性存储器休眠模式启动方法、存储器控制电路单元及存储装置能够在休眠信号接脚正确地电连接至有支援装置休眠信号协定的接脚下开启装置休眠功能，由此有效地避免误进入休眠模式。
[0031] 为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合
附图作详细说明如下。
附图说明
[0032] 图1是根据一范例实施例所示出的主机系统与存储器存储装置示意图；
[0033] 图2是根据本发明范例实施例所示出的计算机、输入/输出装置与存储器存储装置的示意图；
[0034] 图3是根据本发明范例实施例所示出的主机系统与存储器存储装置的示意图；
[0035] 图4是示出图1所示的存储器存储装置的概要方块图；
[0036] 图5是根据一范例实施例所示出的存储器控制电路单元的概要方块图；
[0037] 图6是根据本发明一范例实施例所示出的用于以连接存储器存储装置与主机系统的总线连接接口与电源供应连接接口的范例示意图；
[0038] 图7A与图7B是根据一范例实施例所示出的休眠模式启动方法的
流程图。
[0039] 附图标记说明：
[0040] 1000：主机系统；
[0041] 1100：计算机；
[0044] 1106：输入/输出装置；
[0046] 1110：数据传输接口；
[0049] 1206：显示器；
[0051] 1212：移动存储器；
[0052] 1214：存储卡；
[0053] 1216：固态硬盘；
[0055] 1312：SD卡；
[0056] 1314：MMC卡；
[0057] 1316：记忆棒；
[0058] 1318：CF卡；
[0059] 1320：嵌入式存储装置；
[0060] 100：存储器存储装置；
[0061] 102：连接接口单元；
[0062] 102a：数据连接接口；
[0063] 102b：电源连接接口；
[0064] 104：存储器控制电路单元；
[0065] 106：可复写式非易失性存储器模块；
[0066] 202：存储器管理电路；
[0067] 204：主机接口；
[0068] 206：存储器接口；
[0069] 208：缓冲存储单元；
[0070] 210：电源管理电路；
[0071] 212：错误检查与校正电路；
[0072] 410(0)～410(N)：实体抹除单元；
[0073] 602：总线连接接口；
[0074] 604：电源供应连接接口；
[0075] 612：装置休眠信号接脚；
[0076] 622：信号输出接脚；
[0077] S701、S703、S705、S707、S709、S711、S713、S715、S717、S719、S721、S723、S725、S727、S729：步骤。
具体实施方式
[0078] 一般而言，存储器存储装置(也称，存储器存储系统)包括可复写式非易失性存储器模块与
控制器(也称，控制电路)。通常存储器存储装置是与主机系统一起使用，以使主机系统可将数据写入至存储器存储装置或从存储器存储装置中读取数据。
[0079] 图1是根据一范例实施例所示出的主机系统与存储器存储装置示意图。图2是根据本发明范例实施例所示出的计算机、输入/输出装置与存储器存储装置的示意图。
[0080] 请参照图1，主机系统1000一般包括计算机1100与输入/输出(input/output,简称：I/O)装置1106。计算机1100包括微处理器1102、随机存取存储器(random access memory,简称：RAM)1104、系统总线1108与数据传输接口1110。输入/输出装置1106包括如图2的鼠标1202、键盘1204、显示器1206与打印机1208。必须了解的是，图2所示的装置非限制输入/输出装置1106，输入/输出装置1106可还包括其他装置。
[0081] 在本发明实施例中，存储器存储装置100是通过数据传输接口1110与主机系统1000的其他元件电性连接。通过微处理器1102、随机存取存储器1104与输入/输出装置1106的操作可将数据写入至存储器存储装置100或从存储器存储装置100中读取数据。例如，存储器存储装置100可以是如图2所示的移动存储器1212、存储卡1214或固态硬盘(Solid State Drive,简称：SSD)1216等的可复写式非易失性存储器存储装置。
[0082] 图3是根据本发明范例实施例所示出的主机系统与存储器存储装置的示意图。
[0083] 一般而言，主机系统1000为可实质地与存储器存储装置100配合以存储数据的任意系统。虽然在本范例实施例中，主机系统1000是以
计算机系统来作说明，然而，在本发明另一范例实施例中主机系统1000可以是数码相机、摄像机、通信装置、音频播放器或视频播放器等系统。例如，在主机系统为数码相机(摄像机)1310时，可复写式非易失性存储器存储装置则为其所使用的SD卡1312、MMC卡1314、记忆棒(memory stick)1316、CF卡1318或嵌入式存储装置1320(如图3所示)。嵌入式存储装置1320包括嵌入式多媒体卡(Embedded MMC,简称：EMMC)。值得一提的是，嵌入式多媒体卡是直接电性连接于主机系统的
基板上。
[0084] 图4是示出图1所示的存储器存储装置的概要方块图。
[0085] 请参照图4，存储器存储装置100包括连接接口单元102、存储器控制电路单元104与可复写式非易失性存储器模块106。
[0086] 连接接口单元102包括数据连接接口102a与电源连接接口102b，数据连接接口102a用以连接主机系统1000的总线连接接口，并且电源连接接口102b用以连接主机系统
1000的电源供应连接接口。在本范例实施例中，数据连接接口102a例如可接收至少一组
差分信号，而电源连接接口102b具有一装置休眠信号(device sleep signal)接脚，以支援装置休眠信号(device sleep signal)协定。
[0087] 具体来说，支援具有装置休眠的协定的主机系统1000可控制电源供应连接接口中电性连接至装置休眠信号接脚的信号输出接脚来指示存储器存储装置100开始进入休眠模式。例如，倘若主机系统1000控制电源供应连接接口中电性连接至装置休眠信号接脚的信号输出接脚上的电位信号处于第一逻辑电位时，则电源连接接口102b的装置休眠信号接脚上的电位信号也会处于第一逻辑电位以致于存储器存储装置100会因此开始进入休眠模式；并且倘若主机系统1000控制电源供应连接接口中电性连接至装置休眠信号接脚的信号输出接脚上的电位信号处于第二逻辑电位时，则电源连接接口102b的装置休眠信号接脚上的电位信号也会处于第二逻辑电位以致于存储器存储装置100会因此正常操作。在此，第一逻辑电位与第二逻辑电位可根据不同的设计来设定，例如，在本范例实施例中，第一逻辑电位为高逻辑电位并且第二逻辑电位为相反于第一逻辑电位的低逻辑电位，而在本范例实施例中，高逻辑电位是为
电压电平高于一预定值时，可被判定为高逻辑电位，而相反地，低逻辑电位是为电压电平低于一预定值时，可被判定为低逻辑电位。
[0088] 在本范例实施例中，连接接口单元102是相容于串行高级技术附件(SerialAdvanced Technology Attachment,简称：SATA)标准。然而，必须了解的是，本发明不限于此，连接接口单元102也可以是符合并行高级技术附件(Parellel Advanced Technology Attachment,简称：PATA)标准、电气和电子工程师协会(Institute of Electrical and Electronic Engineers,简称：IEEE)1394标准、高速外设互联接口(Peripheral Component Interconnect Express,简称：PCI Express)标准、通用
串行总线(Universal Serial Bus,简称：USB)标准、超高速一代(Ultra High Speed-I,简称：UHS-I)接口标准、超高速二代(Ultra High Speed-II,简称：UHS-II)接口标准、安全数码(Secure Digital,简称：SD)接口标准、记忆棒(Memory Stick,简称：MS)接口标准、多媒体存储卡(Multi Media Card,简称：MMC)接口标准、小型快闪(Compact Flash,简称：CF)接口标准、集成驱动电子接口(Integrated Device Electronics,简称：IDE)标准或其他适合的标准。
在本范例实施例中，连接接口单元可与存储器控制电路单元封装在一个芯片中，或布设于一包含存储器控制电路单元的芯片外。
[0089] 存储器控制电路单元104用以执行以
硬件形式或
固件形式实作的多个
逻辑门或控制指令，并且根据主机系统1000的指令在可复写式非易失性存储器模块106中进行数据的写入、读取与抹除等操作。
[0090] 可复写式非易失性存储器模块106是电性连接至存储器控制电路单元104，并且用以存储主机系统1000所写入的数据。可复写式非易失性存储器模块106具有实体抹除单元410(0)～410(N)。例如，实体抹除单元410(0)～410(N)可属于同一个存储器晶粒(die)或者属于不同的存储器晶粒。每一实体抹除单元分别具有复数个实体编程单元，其中属于同一个实体抹除单元的实体编程单元可被独立地写入且被同时地抹除。然而，必须了解的是，本发明不限于此，每一实体抹除单元是可由64个实体编程单元、256个实体编程单元或其他任意个实体编程单元所组成。
[0091] 更详细来说，实体抹除单元为抹除的最小单位。也即，每一实体抹除单元含有最小数目的一并被抹除的存储单元。实体编程单元为编程的最小单元。即，实体编程单元为写入数据的最小单元。每一实体编程单元通常包括数据比特区与冗余比特区。数据比特区包含多个实体存取地址用以存储使用者的数据，而冗余比特区用以存储系统的数据(例如，控制信息与错误更正码)。在本范例实施例中，每一个实体编程单元的数据比特区中会包含4个实体存取地址，且一个实体存取地址的大小为512字节(byte)。然而，在其他范例实施例中，数据比特区中也可包含数目更多或更少的实体存取地址，本发明并不限制实体存取地址的大小以及个数。例如，在一范例实施例中，实体抹除单元为实体区块，并且实体编程单元为实体页面或实体扇区，但本发明不以此为限。
[0092] 在本范例实施例中，可复写式非易失性存储器模块106为多层存储单元(Multi Level Cell，简称：MLC)NAND型快闪存储器模块(即，一个存储单元中可存储2个比特数据的快闪存储器模块)。然而，本发明不限于此，可复写式非易失性存储器模块106也可是
单层存储单元(Single Level Cell，简称：SLC)NAND型快闪存储器模块(即，一个存储单元中可存储1个比特数据的快闪存储器模块)、复数层存储单元(Trinary Level Cell，简称：TLC)NAND型快闪存储器模块(即，一个存储单元中可存储3个比特数据的快闪存储器模块)、其他快闪存储器模块或其他具有相同特性的存储器模块。
[0093] 图5是根据一范例实施例所示出的存储器控制电路单元的概要方块图。
[0094] 请参照图5，存储器控制电路单元104包括存储器管理电路202、主机接口204、存储器接口206与缓冲存储单元208。
[0095] 存储器管理电路202用以控制存储器控制电路单元104的整体运作。具体来说，存储器管理电路202具有多个控制指令，并且在存储器存储装置100运作时，这些控制指令会被执行以进行数据的写入、读取与抹除等操作。
[0096] 在本范例实施例中，存储器管理电路202的控制指令是以固件形式来实作。例如，存储器管理电路202具有微处理器单元(未示出)与
只读存储器(未示出)，并且这些控制指令是被烧录至此只读存储器中。当存储器存储装置100运作时，这些控制指令会由微处理器单元来执行以进行数据的写入、读取与抹除等操作。
[0097] 在本发明另一范例实施例中，存储器管理电路202的控制指令也可以程序码形式存储于可复写式非易失性存储器模块106的特定区域(例如，存储器模块中专用于存放系统数据的系统区)中。此外，存储器管理电路202具有微处理器单元(未示出)、只读存储器(未示出)及随机存取存储器(未示出)。特别是，此只读存储器具有驱动码，并且当存储器控制电路单元104被致能时，微处理器单元会先执行此驱动码段来将存储于可复写式非易失性存储器模块106中的控制指令载入至存储器管理电路202的随机存取存储器中。之后，微处理器单元会运转这些控制指令以进行数据的写入、读取与抹除等操作。
[0098] 此外，在本发明另一范例实施例中，存储器管理电路202的控制指令也可以一硬件形式来实作。例如，存储器管理电路202包括
微控制器、存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与
数据处理电路。存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路是电性连接至微控制器。其中，存储单元管理电路用以管理可复写式非易失性存储器模块106的实体抹除单元；存储器写入电路用以对可复写式非易失性存储器模块106下达写入指令以将数据写入至可复写式非易失性存储器模块106中；存储器读取电路用以对可复写式非易失性存储器模块106下达读取指令以从可复写式非易失性存储器模块106中读取数据；存储器抹除电路用以对可复写式非易失性存储器模块106下达抹除指令以将数据从可复写式非易失性存储器模块106中抹除；而数据处理电路用以处理欲写入至可复写式非易失性存储器模块106的数据以及从可复写式非易失性存储器模块106中读取的数据。
[0099] 主机接口204是电性连接至存储器管理电路202并且用以电性连接至连接接口单元102，以接收与识别主机系统1000所传送的指令与数据。也就是说，主机系统1000所传送的指令与数据会通过主机接口204来传送至存储器管理电路202。在本范例实施例中，主机接口204是相容于SATA标准。然而，必须了解的是本发明不限于此，主机接口204也可以是相容于PATA标准、IEEE 1394标准、PCI Express标准、USB标准、UHS-I接口标准、UHS-II接口标准、SD标准、MS标准、MMC标准、CF标准、IDE标准或其他适合的数据传输标准。
[0100] 存储器接口206是电性连接至存储器管理电路202并且用以存取可复写式非易失性存储器模块106。也就是说，欲写入至可复写式非易失性存储器模块106的数据会通过存储器接口206转换为可复写式非易失性存储器模块106所能接受的格式。
[0101] 缓冲存储单元208是电性连接至存储器管理电路202并且用以暂存来自于主机系统1000的数据与指令或来自于可复写式非易失性存储器模块106的数据。
[0102] 在本发明一范例实施例中，存储器控制电路单元104还包括电源管理电路210与错误检查与校正电路212。
[0103] 电源管理电路210是电性连接至存储器管理电路202并且用以控制存储器存储装置100的电源。
[0104] 错误检查与校正电路212是电性连接至存储器管理电路202并且用以执行错误检查与校正程序以确保数据的正确性。具体来说，当存储器管理电路202从主机系统1000中接收到写入指令时，错误检查与校正电路212会为对应此写入指令的数据产生对应的错误检查与校正码(Error Checking and Correcting Code,简称：ECC Code)，并且存储器管理电路202会将对应此写入指令的数据与对应的错误检查与校正码写入至可复写式非易失性存储器模块106中。之后，当存储器管理电路202从可复写式非易失性存储器模块106中读取数据时会同时读取此数据对应的错误检查与校正码，并且错误检查与校正电路212会依据此错误检查与校正码对所读取的数据执行错误检查与校正程序。
[0105] 图6是根据本发明一范例实施例所示出的用于以连接存储器存储装置与主机系统的总线连接接口与电源供应连接接口的范例示意图。
[0106] 请参照图6，总线连接接口602是电连接至主机系统1000的控
制芯片组(未示出)，并且用以与存储器存储装置100的数据连接接口102a连接。电源供应连接接口604是电连接至主机系统1000的电源供应器(未示出)，并且用以与存储器存储装置100的电源连接接口102b连接。
[0107] 如上所述，在本范例实施例中，电源连接接口102b具有装置休眠信号接脚612，其中当电源供应连接接口604电连接至电源连接接口102b时，电源供应连接接口604的信号输出接脚622会电性连接至装置休眠信号接脚612。例如，当主机系统1000上电时，信号输出接脚622会输出3.3伏特的电压信号，用以提供所电性连接的装置所需的电源。
[0108] 如上所述，倘若装置休眠信号接脚612所电连接的信号输出接脚622是支援装置休眠信号协定时，在存储器存储装置100正常运作的状态下，主机系统1000是
控制信号输出接脚622上的电位信号处于第二逻辑电位，以使得装置休眠信号接脚612上的电位信号也处于第二逻辑电位。基此，存储器控制电路单元104(或存储器管理电路202)会依据装置休眠信号接脚612的状态而正常运作。基此，倘若主机系统1000支援装置休眠信号协定时，在规范中，用以连接装置休眠信号接脚612的信号输出接脚622应会被正确地电连接至主机系统1000的
芯片组(未示出)中对应的接脚，以控制存储器存储装置100处于操作模式或休眠模式。
[0109] 根据规范，装置休眠信号接脚612所接收的电位信号初始地被设定为处于第一逻辑电位。倘若，信号输出接脚622不支援装置休眠信号协定时，主机系统1000不会利用信号输出接脚622输出装置休眠控制信号，因此，在主机系统1000上电后，信号输出接脚622上的电位信号会处于第一逻辑电位，并且导致存储器存储装置100误动作而直接进入装置休眠模式。
[0110] 如上所述，装置休眠信号接脚612所接收的电位信号初始地被设定为处于第一逻辑电位，在本范例实施例中，存储器控制电路单元104(或存储器管理电路202)会根据装置休眠信号接脚612上的逻辑电位变化，来识别信号输出接脚622是否支援装置休眠信号协定。具体来说，当装置休眠信号接脚612上的电位信号从初始设定的第一逻辑电位转变为第二逻辑电位时，存储器控制电路单元104(或存储器管理电路202)会接收到一个中断信号(interrupt signal)。此时，存储器控制电路单元104(或存储器管理电路202)会判断是否接收到来自主机系统1000的指令(例如，SATA指令)。若为未从主机系统1000中接收到指令时，存储器控制电路单元104(或存储器管理电路202)会判断装置休眠信号接脚612上的电位信号是否处于第二逻辑电位。特别是，若装置休眠信号接脚612上的电位信号处于第二逻辑电位时，存储器控制电路单元104(或存储器管理电路202)会将休眠接脚连接标记设定为第一值。例如，休眠接脚连接标记是存储在缓冲存储单元208中，当存储器存储装置100上电(power on)时，休眠接脚连接标记会被初始化为第二值，并且当存储器存储装置100断电时，休眠接脚连接标记会被清除。换句话说，当装置休眠信号接脚612上的电位信号在存储器存储装置100上电(power on)之后，曾从初始设定的第一逻辑电位转变为第二逻辑电位时，休眠接脚连接标记会被设定为第一值，并且表示连接装置休眠信号接脚612的信号输出接脚622有被正确地电连接至主机系统1000的芯片组。在此，第一值会被设定为‘1’且第二值会被设定为‘0’。然而，必须了解的是，本发明不限于此，第一值与第二值可以是两个不同的任何数值。例如，在另一范例实施例中，也可将第一值被设定为‘0’且将第二值会被设定为‘1’。
[0111] 在上述装置休眠功能标记处于第一值的状态下，若装置休眠功能标记被设定为第一值之后接收到或在装置休眠功能标记被设定为第一值之前曾接收到启用装置休眠功能指令时，存储器控制电路单元104(或存储器管理电路202)会开启存储器存储装置的装置休眠功能。
[0112] 具体来说，当主机系统1000通过总线连接接口602传送启用装置休眠功能指令给存储器存储装置100时，存储器控制电路单元104(或存储器管理电路202)会将装置休眠功能标记设定为第一值。例如，装置休眠功能标记是存储在缓冲存储单元208中，当存储器存储装置100上电时，装置休眠功能标记会被初始化为第二值，并且当存储器存储装置100断电时，装置休眠功能标记会被清除。
[0113] 特别是，倘若装置休眠功能标记被设定为第一值且休眠接脚连接标记也被设定为第一值时，存储器控制电路单元104(或存储器管理电路202)会开启装置休眠功能。并且，在主机系统1000通过与装置休眠信号接脚612的信号输出接脚622指示开始进入休眠模式(例如，控制信号输出接脚622的电位从第二逻辑电位改变为第一逻辑电位)时，存储器控制电路单元104(或存储器管理电路202)会启动休眠模式，以致于存储器存储装置100停止运作并处于低耗电的状态。也就是说，在装置休眠功能标记被设定为第一值且休眠接脚连接标记也被设定为第一值的状态下，若检测到装置休眠信号接脚612上的电位信号处于第一逻辑电位时，存储器控制电路单元104(或存储器管理电路202)会进入休眠模式。此外，若在休眠模式下，检测到装置休眠信号接脚612上的电位信号处于第二逻辑电位时，存储器控制电路单元104(或存储器管理电路202)会从休眠模式恢复至运作模式。
[0114] 图7A与图7B是根据一范例实施例所示出的休眠模式启动方法的流程图。在本范例实施例中，当存储器存储装置100上电时，图7A与图7B的流程就会被执行，并且当存储器存储装置100断电时，图7A与图7B的流程就会被终止。
[0115] 请参照图7A，在步骤S701中，存储器控制电路单元104(或存储器管理电路202)会判断是否从主机系统1000中接收到中断信号。倘若接收到中断信号时，在步骤S703中，存储器控制电路单元104(或存储器管理电路202)会判断是否从主机系统1000中接收到任何指令。
[0116] 倘若从主机系统1000中接收到指令时，在步骤S705中，存储器控制电路单元104(或存储器管理电路202)会判断所接收到的指令是否为启用装置休眠功能指令。倘若所接收到的指令为非启用装置休眠功能指令时，在步骤S707中，存储器控制电路单元104(或存储器管理电路202)会根据所到的指令执行对应的操作(例如，写入操作、读取操作等)。然后，步骤S701会被执行。
[0117] 倘若所接收到的指令为启用装置休眠功能指令时，在步骤S709中，存储器控制电路单元104(或存储器管理电路202)会将装置休眠功能标记设定为第一值，并且在步骤S711中，存储器控制电路单元104(或存储器管理电路202)会判断休眠接脚连接标记是否被设定为第一值。倘若休眠接脚连接标记为非第一值时，步骤S701会被执行。
[0118] 倘若在步骤S711中判断休眠接脚连接标记被设定为第一值时，在步骤S713中，存储器控制电路单元104(或存储器管理电路202)会开启装置休眠功能。
[0119] 倘若在步骤S703中判断未从主机系统1000中接收到任何指令时，在步骤S715中，存储器控制电路单元104(或存储器管理电路202)会判断装置休眠信号接脚612上的电位信号是否处于第二逻辑电位。倘若装置休眠信号接脚612上的电位信号非处于第二逻辑电位时，步骤S701会被执行。
[0120] 倘若在步骤S715中判断装置休眠信号接脚612上的电位信号处于第二逻辑电位时，在步骤S717中，存储器控制电路单元104(或存储器管理电路202)会将休眠接脚连接标记设定为第一值。并且，在步骤S719中，存储器控制电路单元104(或存储器管理电路202)会判断装置休眠功能标记是否为第一值。
[0121] 倘若装置休眠功能标记为非第一值时，步骤S701会被执行；反之，倘若装置休眠功能标记为第一值时，步骤S713会被执行。
[0122] 请参照图7B，在步骤S721中，存储器控制电路单元104(或存储器管理电路202)会检测装置休眠信号接脚612上的电位信号是否处于第一逻辑电位。
[0123] 倘若装置休眠信号接脚612上的电位信号是处于第一逻辑电位时，在步骤S723中，存储器控制电路单元104(或存储器管理电路202)会判断装置休眠功能是否开启。倘若装置休眠功能未被开启时，步骤S721会被执行。
[0124] 倘若装置休眠功能已被开启时，在步骤S725中，存储器控制电路单元104(或存储器管理电路202)会进入休眠模式。之后，在步骤S727中，存储器控制电路单元104(或存储器管理电路202)会检测装置休眠信号接脚612上的电位信号是否处于第二逻辑电位。倘若装置休眠信号接脚612上的电位信号非处于第二逻辑电位时，步骤S727会被执行。
[0125] 倘若在步骤S727中判断检测装置休眠信号接脚612上的电位信号处于第二逻辑电位时，在步骤S729中，存储器控制电路单元104(或存储器管理电路202)会从休眠模式恢复到运作模式，并且步骤S721会被执行。
[0126] 综上所述，本发明范例实施例的休眠模式启动方法、存储器控制电路单元及存储器存储装置是在接收到启用装置休眠功能指令时将装置休眠功能标记设定为对应值并且检测到装置休眠信号接脚上的电位信号处于第二逻辑电位时将休眠接脚连接标记设定为对应值，并且在装置休眠功能标记与休眠接脚连接标记皆为对应值时，才开启装置休眠功能。由于当休眠接脚连接标记会被设定为对应值，表示装置休眠信号接脚上的电位信号在存储器存储装置，曾从初始设定的第一逻辑电位转变为第二逻辑电位，因此，可识别连接装置休眠信号接脚的信号输出接脚有被正确地电连接至主机系统的芯片组。基此，本发明范例实施例的休眠模式启动方法、存储器控制电路单元及存储器存储装置可有限地避免误作动休眠模式。
[0127] 最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行
修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
