现代高速电路日益需要可以使用低电源电压来生成稳定输出电压的电压调节器。例如，通用串行总线(USB)电路、快速外围部件接口(PCIe)电路和其他这样的高速电路可能需要从1.8V或者更低的电源电压生成1.2V的输出电压。遗憾的是，由于这些电路所需的输出电压保持近似地恒定，所以可为电压调节器所用的电源电压大幅地按比例减少。由于需要由调节器输出的输出电压与提供给电压调节器的电源电压之差减少，所以电路设计者已经力争设计简易和可靠的并且无需过多面积或者功率的电压调节器。这一难题一般称为净空高度(headroom)问题。
一种提出的电压调节器使用NMOS晶体管作为电压调节元件的一部分。例如，图1A呈现了图示了这样的NMOS电压调节器的电路图。注意NMOS电压调节器在高频提供低输出阻抗并且需要比其他电压调节器设计更少的面积。然而，NMOS电压调节器需要节点VDD上的高电源电压以保证电压调节器能够将NMOS晶体管维持于“接通”状态。具体而言，节点VGATE需要至少是在节点VREG以上的阈值电压以将NMOS晶体管维持于“接通”状态(其中阈值电压由于体效应而近似为1V)。因而，随着电源电压减少，NMOS电压调节器可能不再能够恰当地调节输出节点VREG上的输出电压。
另一提出的电压调节器使用PMOS晶体管作为电压调节元件的一部分。例如，图1B呈现了图示了PMOS电压调节器的电路图。PMOS电压调节器无需节点VDD上与NMOS电压调节器一样高的电源电压。这是因为PMOS电压调节器中的节点VGATE仅需至少是在节点VDD以下的阈值电压以将PMOS晶体管维持于“接通”状态。然而，PMOS电压调节器在运算放大器的带宽以外具有高输出阻抗，这可能在电压调节器使用于高速瞬态切换电路中时造成输出节点VREG上的输出电压的“脉动(ripple)”。
例如，图1C呈现了图示了在将VREG节点用作电源的集成电路中的连串高速逻辑转变期间PMOS电压调节器的输出节点VREG上的输出电压脉动的图。为了减少输出电压的此类脉动，PMOS电压调节器通常包括耦合到输出节点VREG的电容器。图1D呈现了在输出节点VREG上包括这样的电容器(CBIG)的PMOS电压调节器的电路图。遗憾的是，向输出节点添加电容具有比如需要附加面积以及引起稳定性问题这样的缺点。

本发明的实施例提供一种电压调节器。该电压调节器包括耦合到输出节点(VREG)的驱动机构300(见图3)，其中驱动机构300被配置成将电流提供给输出节点以在输出节点上支持预定电压。此外，电压调节器包括耦合到输出节点的升压电路308，其中升压电路308被配置成在耦合到输出节点的负载需要输出节点上的瞬态切换电流时将附加电流驱动到输出节点上以减少输出节点电压的波动。注意低功率高速输出驱动器常常需要比驱动机构300的回路响应时间(即，驱动机构对来自输出节点的反馈做出响应的时间)更快的大的瞬态切换电流。
在一些实施例中，升压电路308包括耦合到输出节点的补偿机构304以及耦合到补偿机构304的检测机构302。在这些实施例中，检测机构302监视输出节点上的负载以确定何时输出节点上的负载将需要比驱动机构300的回路响应时间更快的瞬态切换电流。在确定输出节点上的负载将需要瞬态切换电流时，检测机构302用信号通知补偿机构304以将附加电流驱动到输出节点上。
在一些实施例中，补偿机构304包括电流源以及耦合于电流源与输出节点之间的开关。在这些实施例中，用于开关的控制耦合到检测机构302。开关被配置成保持断开直至检测机构302激活控制并且闭合开关。当用信号通知补偿机构304时，检测机构302被配置成激活控制并且闭合开关，由此允许将电流从电流源驱动到输出节点。
在一些实施例中，开关包括第一MOS晶体管，而电流源包括第二MOS晶体管。在这些实施例中，检测机构302被配置成在开关断开时将第一MOS晶体管保持于截止操作区中，而在开关闭合时将其保持于线性操作区中。此外，这些实施例包括耦合到第二MOS晶体管的栅极的偏置电路，该偏置电路偏置第二MOS晶体管，从而第二MOS晶体管在第一MOS晶体管在线性操作区中时将电流提供给输出节点。
在一些实施例中，电路耦合到电压调节器的输出节点。电路被配置成在预定电压使用输出节点作为电源。
在一些实施例中，电压调节器包括一个或者多个监视信号。各监视信号耦合于检测机构302与电路中的一个或者多个单独内部节点、时钟信号、同步信号或者其他位置之间。在这些实施例中，检测机构302被配置成使用监视信号来确定何时输出节点上的负载将需要比驱动机构300的回路响应时间更快的瞬态切换电流。
在一些实施例中，耦合到输出节点的电路包括用于一个或者多个以下各项的输出驱动器：(1)高清晰度媒体接口(HDMI)；(2)10吉比特以太网(XAUI)协议；(3)串行高级技术附件(SATA)协议；(4)快速外围部件接口(PCIe)；或者(5)通用串行总线(USB)电路。
在一些实施例中，驱动机构300包括耦合到PMOS晶体管的运算放大器(op-amp)。在这些实施例中，op-amp的第一输入耦合到参考电压输入，而op-amp的第二输入耦合到输出节点，并且op-amp的输出耦合到PMOS晶体管的栅极，而PMOS晶体管的源极耦合到VDD信号，并且PMOS晶体管的漏极耦合到输出节点。基于参考电压输入上的电压与输出节点上的电压之差，op-amp被配置成设置PMOS晶体管的栅极电压以将电流提供给输出节点从而在输出节点上支持预定电压。
在一些实施例中，升压电路被配置成使得向输出节点驱动的电流的持续时间与在电路中的输出驱动器中出现的瞬态切换事件的持续时间成比例。
在一些实施例中，升压电路被配置成使得向输出节点驱动的电流的幅度与VREG节点电压成比例并且随着工艺角而缩放。
本发明的实施例提供一种用于调节电压的电路。该电路通过将电流从驱动机构300提供给输出节点(VREG)以在输出节点上支持预定电压来启动。电路然后在输出节点上的负载需要比驱动机构300的回路响应时间更快的瞬态切换电流时将附加电流从升压电路308驱动到输出节点以减少输出节点的电压波动。
本发明的实施例提供一种电子设备。该电子设备包括耦合到输出节点的至少一个电路，其中输出节点被配置成在预定电压为电路提供电源。电子设备还包括耦合到输出节点的驱动机构，其中驱动机构300被配置成将电流提供给输出节点以在输出节点上支持预定电压。此外，电子设备包括耦合到输出节点的升压电路308，其中升压电路308被配置成在负载需要输出节点上比驱动机构300的回路响应时间更快的瞬态切换电流时将附加电流驱动到输出节点上以减少输出节点的电压波动。
附图说明
图1A呈现了NMOS电压调节器的电路图。
图1B呈现了PMOS电压调节器的电路图。
图1C呈现了图示了在使用VREG节点作为电源的集成电路中的连串高速逻辑转变期间PMOS电压调节器的输出电压脉动的图。
图1D呈现了在输出节点上包括电容器的PMOS电压调节器的电路图。
图2呈现了根据本发明实施例的电子设备。
图3呈现了根据本发明一些实施例的电压调节器的框图。
图4呈现了图示根据本发明实施例的电压调节器的电路图。
图5呈现了图示了在使用VREG节点作为电源的集成电路中的连串高速逻辑转变期间电压调节器的输出电压的减少脉动的图。
图6呈现了根据本发明一些实施例的升压电路的展开电路图。
图7呈现了图示了根据本发明一些实施例的升压电路的晶体管级视图的电路图。
图8呈现了图示了根据本发明实施例的用于调节电压的过程的流程图。

呈现以下描述以使本领域技术人员能够实现和利用本发明，并且在特定应用及其要求的背景下提供该描述。本领域技术人员将容易清楚对公开的实施例的各种修改，并且这里限定的一般原理可以适用于其他实施例和应用而不脱离本发明的精神和范围。因此，本发明不限于所示实施例而是将被赋予以与这里公开的原理和特征一致的最广范围。
电子设备
图2呈现了根据本发明实施例的电子设备200。一般而言，电子设备200可以是包括电气电路的任何设备。例如，电子设备200可以包括但不限于计算机、蜂窝电话、控制器、混合设备(即，“智能电话”)、个人数字助理(PDA)、网络设备、玩具、电动牙刷、安全系统、电子游戏系统、恒温器、测量设备或者工具。
电子设备200包括电压调节器202和电路204。电压调节器202在预定电压电平向电路204供应电信号。电压调节器202以VREF节点上的参考电压信号作为输入并且在VREG节点(可互换地称为输出节点)上输出预定电平的电压。例如，电压调节器202可以在VREG节点上输出1.2V。在本发明的实施例中，电压调节器202包括用以减少输出电压的脉动(即，输出电压的电平波动)的电路。下文更具体地描述电路。
电路204可以包括使用电压调节的输入信号的电路和/或分立部件。例如，电路204可以包括但不限于集成电路芯片，比如处理器、专用集成电路(ASIC)和其他电路。在本发明的一些实施例中，电路204是用于如下协议的高速通信电路的低压输出驱动器，这些协议比如是高清晰度媒体接口(HDMI)、10吉比特以太网(XAUI)、串行高级技术附件(SATA)、快速外围部件接口(PCIe)、通用串行总线(USB)或者其他协议。在本发明的一些实施例中，电路204是在预定电压使用来自电压调节器202的信号作为电源的集成电路。
在本发明的一些实施例中，使用本领域中已知的技术在集成电路芯片上制造电压调节器202。在一些实施例中，电压调节器202包括一个或者多个分立电路元件。
虽然图2图示了其中电压调节器202与电路204分离的本发明一个实施例，但是在备选实施例中，电路204中包括一个或者多个单独电压调节器202。另外，电路204和电压调节器202可以并入到(例如，微处理器、ASIC上或者“片上系统”上)单个集成芯片中。
电压调节器
图3呈现了根据本发明一些实施例的电压调节器202的框图。如图3中所示，电压调节器202包括驱动机构300和升压电路308，其中升压电路308包括检测机构302和补偿机构304。
在本发明的实施例中，驱动机构300在电压调节器的输出节点VREG上支持预定电压。例如，驱动机构300可以支持VREG节点上的1.2V、1.0V或者另一电压。在这些实施例中，驱动机构300将电流提供给VREG节点(即，提供给从VREG汲取电流的电路元件)以保证在VREG节点上支持预定电压电平。
在本发明的一些实施例中，驱动机构300以VREF节点作为输入。基于VREG节点上的电压与VREF节点上的电压之差，驱动机构300可以输出更多电流以维持VREG节点上的电压电平。在这些实施例中，VREF节点上的电压可以是1.0V、1.2V或者另一电压。
在本发明的一些实施例中，补偿机构304将附加电流驱动到VREG节点上以便防止VREG节点上的电压降至预定电压以下。具体而言，如上所述，VREG节点可以充当用于电路204的电源节点。在施加负载时段期间，比如当信号在电路204中在逻辑上转变时，电路204可能需要来自VREG节点的、比驱动机构300可以立即发源的瞬态切换电流更多的瞬态切换电流。因而，在没有辅助的情况下，VREG节点可能由于驱动机构300的缓慢回路响应时间而降至预定电压以下。为了减少VREG节点上的这样的电压降(并且由此减少电压调节器202的输出脉动)，补偿机构304将附加“升压”电流提供到VREG节点中以供应所需。
在本发明的一些实施例中，检测机构302监视电路204以确定何时VREG节点的电压波动将要出现。在检测到VREG节点的电压即将波动时，检测机构302用信号通知补偿机构304以将更多电流驱动到VREG节点上。
在本发明的一些实施例中，检测机构302以监视信号作为输入并且将调节信号输出到补偿机构304。在这些实施例中，监视信号可以耦合到电路204内的节点。例如，节点可以是电路204中的高驱动强度的输出驱动器内的如下中间节点，该节点可以提供对何时输出驱动器中的其余设备将要转变(并且在VREG节点上带来大的瞬态负载)的指示。当在节点上出现电压改变时，检测机构302可以用信号通知补偿机构304以将附加电流驱动到VREG节点上来帮助在VREG节点上支持预定电压。备选地，监视信号可以耦合到时钟、同步信号或者另一如下信号，该信号可以用来确定何时负载将在VREG节点上出现。
在本发明的一些实施例中，监视信号包括耦合到电路204中的单独内部节点的两个或者更多信号线。在这些实施例中，检测机构302监视电路204中的两个或者更多内部节点的逻辑状态、电压、电流、相对电压/电流或者其他状态指示符并且可以基于内部节点的状态用信号通知补偿机构304以将附加电流驱动到VREG节点上。
升压电路
图4呈现了图示根据本发明实施例的电压调节器202的电路图。如图4中可见，电压调节器202是PMOS电压调节器(即，驱动机构300包括用来维持VREG节点上的电压的PMOS晶体管)。
回顾PMOS电压调节器在高频具有高输出阻抗，这可能导致输出电压的“脉动”(见图1B和图1C)。因而，现有PMOS电压调节器需要大电容以使VREG节点稳定，这引入了其他问题(见图1D)。对照而言，在本发明的实施例中，升压电路308将附加瞬态电流提供给VREG节点以防止VREG节点由于大的瞬态切换电流(例如，来自电路204)而降至预定电压以下。因此，与现有PMOS电压调节器比较，可以在大小上明显减少VREG节点上的任何附加电容器。例如，在本发明的一些实施例中，附加电容可以比现有PMOS电压调节器中所用电容小十倍或者更多。因此，电压调节器202消耗更少面积和功率并且更稳定。(注意在本发明实施例中的PMOS电压调节器202能够在VDD节点上的电压为1.8V和更低时为电压模式发送器生成稳定电源电压。没有稳定电源电压，一种替代发送器实施是消耗电流为电压模式发送器的四倍的电流模式/高功率发送器。)
图4中所示监视信号可以包括由升压电路308用来确定何时应当将附加电流驱动到VREG节点上的一个或者多个单独信号。例如，如上所述，升压电路308可以监视电路204中的内部节点上的逻辑状态转变、电压或者电流。备选地，升压电路308可以监视VREG节点本身或者另一信号(例如，电路204内的时钟或者同步信号)。
图5呈现了图示了在使用VREG节点作为电源的集成电路204中的连串高速逻辑转变给定时电压调节器202的输出电压的减少脉动的图。如图5中所示，升压电路308随着电路204的输出的每次转变(即，TXM和TXP信号的转变)将临时电流提供给VREG节点。这一电流使电压调节器202能够在这些转变期间将充足电流提供给TXM和TXP信号的大型驱动器，从而避免VREG节点上的电压脉动。注意临时电流的持续时间(即，脉冲宽度)和幅度为“自跟踪”。例如，幅度可以由偏置电路(例如自跟踪机构704)控制(见图7)，而持续时间由检测机构302控制。
注意将驱动机构300的“回路响应时间”定义为在VREG节点上的负载增加时与驱动机构300将充足电流提供给VREG节点以保持VREG节点上的电压降至预定电压值以下时之间的时间。
在图5中还示出了(使用虚线)无升压电路308的VREG电压以供比较。没有升压电路308，驱动机构300就不能跟踪瞬态电压降，因为驱动机构300的回路响应时间太慢。驱动机构300(无升压电路308)的缓慢回路响应时间因此造成VREG节点上的电压脉动更大并且连接到VREG节点的电路上的依赖于数据的抖动更高。
图6呈现了根据本发明一些实施例的升压电路308的展开电路图。在这些实施例中，补偿机构304是电流源，而检测机构302是逻辑门。INP和OUTP信号可以将附加电流从升压电路308触发到VREG节点以减少电压调节器202的输出脉动。
具体而言，假设INP和OUTP信号起初始于逻辑“0”状态并且在INP和OUTP信号耦合到的节点之间有偶数次反转。当在INP上出现“0”-“1”转变时，XOR(异或)门的输出转变成逻辑“1”，从而闭合开关并且提供从电流源到VREG节点的路径。在多个逆变器延迟以后，OUTP节点从“0”转变成“1”从而断开开关并且结束附加电流。在INP和OUTP从“1”转变回到“0”时发生类似序列(即，TXM/TXP中的上升和下降转变二者均造成将电流驱动到VREG节点上)。注意将电流驱动到VREG节点上的持续时间与在输出驱动器中出现的瞬态切换事件的持续时间成比例。具体而言，将升压电流驱动到VREG节点上的持续时间与经过输出驱动电路204的延迟成比例。这一自跟踪机构提供将电流驱动到VREG节点上的准确持续时间。
图7呈现了图示了根据本发明一些实施例的升压电路308的晶体管级视图的电路图。具体而言，图7示出了根据本发明实施例的耦合到升压电路308中的PMOS开关的示例性电流源的具体视图。示例性电流源包括耦合到偏置电路(提供偏置电压VBIAS)的PMOS晶体管700。这样的电流源的功能在本领域中是已知的，因此没有更具体地加以描述。注意限定VBIAS节点上的电压使得驱动到VREG节点上的升压电流将随着工艺角(process corner)和VREG节点电压而缩放。这一“自跟踪”机构704确保了将驱动到VREG节点上的偏置电流处于准确电平(幅度)。PMOS晶体管702作为用以在输出节点VREG上提供升压电流时将PMOS晶体管700耦合到输出节点VREG的开关来工作。
如图7中所示，升压电路308包括耦合到INP和OUTP的XOR门(类似于图6中所示XOR门)。注意OUTP在输入到图7中的XOR门中之前反转。这一信号由于INP与OUTP之间的逻辑关系(例如，奇数次反转)而在本例中表示为反转；然而在本发明的备选实施例中，OUTP信号无需反转。
调节电压
图8呈现了图示了根据本发明实施例的用于调节电压的过程的流程图。该过程从电压调节器202中的驱动机构300在输出节点上支持预定电压(步骤800)开始。具体而言，电压调节器202在耦合到用于电路204的电源的VREG输出节点上维持预定电压。在本发明的一些实施例中，预定电压可以在0与电源电压之间。
尽管在VREG节点上支持预定电压，但是电压调节器202中的检测机构302监视电路204和/或电压调节器202中的一个或者多个值以确定电源上的负载是否将造成VREG节点上的电压降至预定电压以下(步骤802)。例如，检测机构302可以监视电路204中的一个或者多个内部节点上的逻辑状态、状态转变或者电压或者电流以确定何时电路204中的一个或者多个节点的转变将造成瞬态负载并且因此造成VREG节点上的电压波动。备选地，检测机构302可以监视时钟、使能信号或者另一如下信号，该信号可以用来确定将出现VREG节点上的电压波动。如果VREG节点上的电压将不降至预定电压以下，则电压调节器202返回到步骤800以在输出节点上支持预定电压。
如果检测机构302确定将在VREG节点上出现波动，则检测机构302用信号通知补偿机构304以将附加电流驱动到VREG节点(步骤804)。在本发明的一些实施例中，补偿机构304将附加电流驱动到VREG节点中直至检测机构302用信号通知补偿机构304以停止驱动电流。例如，如图6中所示，检测机构302可以是如下逻辑门，该逻辑门闭合开关以允许将电流从电流源驱动到VREG节点。在备选实施例中，补偿机构304可以是在从检测机构302接收使能信号之后将电流驱动到VREG节点中持续预定时间的自定时电路。电压调节器202然后返回到步骤800以在输出节点上支持预定电压。
通过将附加电流驱动到VREG节点中，本发明的实施例减少了电压调节器202的输出上的脉动。这些实施例因此可以使用PMOS晶体管调节VREG节点上的电压而无需现有系统中需要的附加电容。
仅出于示例和描述的目的已经呈现对本发明实施例的前文描述。本意并非让它们穷举本发明或者使本发明限于公开的形式。因而，本领域技术人员将清楚许多修改和变化。此外，本意并非让上述公开内容限制本发明。本发明的范围由所附权利要求书限定。