Analog semiconductor integrated circuit device
专利汇可以提供Analog semiconductor integrated circuit device专利检索，专利查询，专利分析的服务。并且PURPOSE: To reduce the developing period of an analog semiconductor integrated circuit device by allowing the user of the device to program an analog function.
CONSTITUTION: In this device (analog IC) 1, the wiring and connection between an input-output block 2 connected to external pins and analog function block 3 in which a basic circuit required for constituting the analog function of the device 1 is incorporated in advance is executed by the user of the device 1 in a matrix wiring area 4 in which wires are wired by using an antifuse system in accordance with a program prepared by the user.
COPYRIGHT: (C)1994,JPO&Japio，下面是Analog semiconductor integrated circuit device专利的具体信息内容。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、使用者側でアナログ機能をプログラムするアナログ半導体集積回路装置に関する。
【０００２】
【従来の技術】従来、アナログ半導体集積回路装置（以下、アナログＩＣとして記述する）を簡単に作成する方法として、アナログアレイがある。 これは、トランジスタ層までを共通化し、配線のみを特定化して設計することで特定用途のアナログＩＣを作成することができる。
この配線の特定化は、配線層のマスクを作成しなければならないので半導体製造メーカによって製造されている。 また、トランジスタ個々の接続も半導体製造メーカによって設計されている。
【０００３】アナログ回路の特徴は、増幅回路、発振回路、復調回路など回路機能が多岐にわたっており、しかも同じ増幅回路でも使用目的により、利得、出力レベル、歪率、入出力インピーダンス、周波数特性などが異なることである。 アナログ回路では、デジタル回路と異なり回路機能や定数が多岐に渡るため、最小機能単位を分離することが困難ではあるが、アナログマスタスライスＩＣ等が製品化されている。 これらの開発期間は、１
０〜１２週間である。 （以上、「最新ＬＳＩ用語事典」
オーム社による）
【０００４】このように、アナログＩＣにおいては、配線層のマスク作成工程からアナログＩＣの製造までを半導体製造メーカによって行われるので、この間の製造工程に多くの時間を必要としていた。 また、トランジスタ個々の接続から設計しなくてはならないので、半導体製造メーカ側の負担も大きかった。
【０００５】
【発明が解決しようとする課題】上記したように、アナログＩＣは、トランジスタ個々の接続設計、および配線層のマスク作成工程からアナログＩＣの製造まで半導体製造メーカによらなければならず、そのため、使用者側での開発期間が長くなってしまうという問題があった。
【０００６】そこで、この発明は、使用者側でアナログ機能をプログラムすることによって開発期間を短縮することのできるアナログ半導体集積回路装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】この発明のアナログ半導体集積回路装置は、アナログ回路を構成するのに必要な複数の基本回路が予め組込まれているアナログ機能ブロックと、外部に接続される入出力ブロックと、上記アナログ機能ブロックと上記入出力ブロックとをアンチヒューズ方式で接続するマトリクス配線領域とを有し、上記アナログ機能ブロックと上記入出力ブロックとが、上記マトリクス配線領域を用いてアンチヒューズ方式で所望するアナログ回路として配線接続されるように構成されている。
【０００８】
【作用】この発明は、アナログ機能ブロックと入出力ブロックとを接続するマトリクス配線領域がアンチヒューズ方式を用いて配線接続されるようにしたことにより、
使用者側においてアナログ回路の配線接続を実行可能とするものである。
【０００９】
【実施例】以下、この発明の一実施例について図面を参照して説明する。
【００１０】図１は、この発明のアナログ半導体集積回路装置（以下、アナログＩＣと記述）としてのアナログＩＣチップの概略構成を示すものである。 すなわち、アナログＩＣ１は、外部ピンに接続される入出力ブロック２，…、アナログ機能を構成するのに必要な基本回路が予め作り込まれているアナログ機能ブロック３，…、これらの入出力ブロック２，…とアナログ機能ブロック３，…をアンチヒューズ方式で接続するマトリクス配線領域４とから構成されている。
【００１１】本発明に係るマトリクス配線領域４は、アンチヒューズ方式で配線されていることを特徴とする。
アンチヒューズについて詳しくは「日経エレクトロニクス」Ｎｏ． ５５６の１８２〜１８３頁に記載されているが、信号線の結線を酸化膜の絶縁破壊によってショートさせるタイプの書込み１回限りのヒューズで、従来のダイオード破壊タイプに比較して、オン抵抗が小さい、微小面積可能などの利点がある。
【００１２】図２は、それぞれアナログ機能ブロック３
の例を示すものである。 各アナログ機能ブロック３は、
基本動作をするように予め内部に配線された基本回路が作り込んである。 図２の（ａ）は電流設定用で、図２の（ｂ）は入力段用で、図２の（ｃ）は出力段用である。
各アナログ機能ブロック３には、それぞれ、プラス電源端子５ａ，５ｂ，５ｃ，５，…，マイナス電源端子６，
…、出力端子７，…、入力端子８，…、抵抗値切換端子９ａ，９ｂ，９ｃ、および内部端子１０が備えられている。
【００１３】また、各アナログ機能ブロック３の細部について回路変更をすることはできないが、図２の（ａ）
の電流設定用のアナログ機能ブロック３は、抵抗値切換端子９，…をアンチヒューズ方式で直列、並列に組合わせて接続することにより抵抗値の調整をすることができる。 これにより、電流値の設定において、例えば増幅器の利得、帯域等を決定することができる。 次に、上記のような構成において、図１と図２を参照して接続動作について説明する。
【００１４】例えば、図２の（ａ）、（ｂ）、（ｃ）に示す各アナログ機能ブロック３が組込まれている図１に示すような構成のアナログＩＣ１が半導体製造メーカから供給されているとする。
【００１５】使用者側は、図２の（ａ）、（ｂ）、
（ｃ）の各アナログ機能ブロック３を有するアナログＩ
Ｃ１をＣＡＤシステムを用い、回路図に基づいてアンチヒューズデータを自動作成する。
【００１６】使用者側は、この作成されたアンチヒューズデータに基づいて図示しないプログラム装置を用い、
アナログＩＣ１の各アナログ機能ブロック３と入出力ブロック２，…とマトリクス配線領域４とをアンチヒューズ方式で配線接続する。
【００１７】例えば、図２の（ａ）のアナログ機能ブロック３においては、電流値を設定するために抵抗Ｒ 1 、
Ｒ 2 、Ｒ 3を用いて抵抗値が設定される。 抵抗Ｒ 1の接続が選ばれた場合、信号線の結線が酸化膜の絶縁破壊によってショートされて、抵抗Ｒ 1のプラス電源端子５ａ
が図示しないプラス電源に接続され、抵抗Ｒ 1の抵抗値切換端子９ａが内部端子１０に接続される。
【００１８】このように図２の（ａ）、（ｂ）、（ｃ）
の各アナログ機能ブロック３も相互に信号線の結線を酸化膜の絶縁破壊によってショートして接続されることにより、ＮＰＮ入力、Ａ級出力の増幅器を作成することができる。 また、ＰＮＰ入力、Ｂ級出力などの各アナログ機能ブロック３を用意しておけば、より目的に適った回路を作成することができる。
【００１９】以上説明したように上記実施例によれば、
半導体製造メーカに依存することなく使用者側で、アナログ半導体集積回路装置のアナログ機能ブロックの配線工程をプログラムして作成することができるので、設計から製造までの開発期間の短縮化を図ることができる。
また、アナログ機能ブロック内の配線はできているので、使用者側の設計は、主にブロック間の接続ですみ、
簡単に作成することができる。
【００２０】さらに、アンチヒューズ方式の１回書込みであるので、大量に製造する前にシミュレーションして動作を確認することができる。 また、電流値も変えられるので、利得、帯域等を自由に設計できるとともに、必要なポイントを外部に引出してコンデンサ等を接続し、
発振等を防ぐこともできる。
【００２１】
【発明の効果】以上詳述したようにこの発明によれば、
使用者側でアナログ機能をプログラムすることによって開発期間を短縮することのできるアナログ半導体集積回路装置を提供することができる。
【図１】この発明の一実施例におけるアナログ半導体集積回路装置の構成を概略的に示す図。
【図２】アナログ機能ブロックの接続例を説明するための図。
１…アナログ半導体集積回路装置（アナログＩＣ） ２…入出力ブロック ３…アナログ機能ブロック ４…マトリクス配線領域
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种基于人工智能的多功能茶几控制系统及方法 | 2020-05-08 | 761 |
| 工控系统中的PLC仿真装置、方法、电子设备及存储介质 | 2020-05-11 | 432 |
| 基于脸部识别进行解锁的手机 | 2020-05-12 | 755 |
| 一种氨基酸螯合物生产过程自动控制系统 | 2020-05-11 | 984 |
| 主板装置及服务器 | 2020-05-12 | 459 |
| 一种低压交流微电网孤岛模式下的功率分配方法 | 2020-05-13 | 32 |
| 可配置服务器及配置服务器的功能的方法 | 2020-05-13 | 303 |
| 一种楼宇智能控制网关 | 2020-05-11 | 688 |
| 基于微服务的电票业务功能构建方法和系统 | 2020-05-12 | 633 |
| 重组化协作机器人关节一体化驱动控制系统、方法及应用 | 2020-05-08 | 998 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
