技术领域
[0001] 本
发明属于
软件无线电技术领域，具体涉及一种基于CPCI总线的双冗余可重构星载计算机系统。
背景技术
[0002] 软件无线电技术的基本思想是在模
块化、通用的
硬件平台
基础上，通过软件技术实现硬件配置，具有灵活的可重构特性。其中的关键技术之一就是实现计算机系统可重构功能，系统可重构是提高计算机安全性与可靠性的重要手段之一。冗余设计是对星载关键
电子设备要求之一，目的是减少单点失效，提高任务可靠性。
[0003] 在总线架构上，CPCI总线是软件无线电硬件平台经常采用的总线
接口方式。1994年，为达到在嵌入式领域应用PCI总线的目的，国际工业计算机制造者联合会在PCI总线电气规范的基础上，提出了CPCI高性能工业总线标准。CPCI总线因具有可
热插拔、高开放性、高可靠性的特点，在工控计算机和通信产品领域有着广泛的应用。通常CPCI总线中只有一个系统卡，因此不能实现系统卡的重构，同时不满足星载电子设备的冗余设计要求。例如，中国
专利CN102571317A，名称为软件无线电系统中基于PCI总线的数据同步方法及系统，其中采用的便是单处理器模块的架构，即只有一个系统卡。
发明内容
[0004] 针对国内外软件无线电技术对硬件平台的通用化、标准化、模块化、可重构需求，以及星载电子设备的冗余设计需要兼顾长寿命与高可靠性的要求，本发明提出一种基于CPCI总线的双冗余可重构星载计算机系统。
[0005] 一种基于CPCI总线的双冗余可重构星载计算机系统，包括两个系统卡和一个
背板；两个系统卡通过背板上的CPCI总线连接；
[0006] 所述系统卡包括处理器、控制逻辑以及底部接
插件；所述处理器与控制逻辑相连，处理器通过底部接插件与背板相连，逻辑控制也通过底部接插件与背板相连；
[0007] 所述控制逻辑根据接收的重构指令控制本系统卡的处理器处于当班或者非当班状态；同时，将非对方系统卡发送的重构指令通过CPCI总线发送给对方系统卡的控制逻辑；其中，所述重构指令为从外部接收的遥控指令，或者从本系统卡内的处理器接收的重构指令，再或者从对方系统卡接收的重构指令；并且，控制逻辑当接收到一次复位指令后，控制所在系统卡的处理器进行复位；在所在系统卡为当前当班状态下，控制逻辑连续两次接收到复位指令后，控制所在系统卡的处理器复位并为非当班状态，并通过CPCI总线向对方控制逻辑发送复位指令和“本系统卡为当班系统卡”重构指令。
[0008] 进一步的，所述系统卡还包括时钟
信号控制
电路；所述控制逻辑包括信号方向控制电路和复位信号控制电路；所述处理器包括仲裁器、IDSEL译码器和中断
控制器；
[0009] 将两个系统卡分别定义为系统卡A和系统卡B，则将系统卡A中包括的模块分别定义为：处理器A、控制逻辑A、
时钟信号控制电路A；将系统卡B中包括的模块分别定义为：处理器B、控制逻辑B、时钟信号控制电路B；则，在将系统卡A重构为当班系统卡，且将系统卡B重构为非当班系统卡时：
[0010] 所述控制逻辑A中的复位信号控制电路为处理器A提供本地复位信号，同时控制本系统卡中的信号方向控制电路经由接插件将复位信号发送给系统卡B；
[0011] 信号方向控制电路A控制所述时钟信号控制电路A为处理器A提供本地时钟，同时通过
底板接插件为系统卡B提供时钟；信号方向控制电路A控制处理器A中的中断控制器作为整个系统的中断控制器；信号方向控制电路A控制处理器A中的IDSEL译码器作为整个系统的IDSEL译码器；信号方向控制电路A使能处理器A中仲裁器为作为整个系统的仲裁器；
[0012] 所述控制逻辑B中的信号方向控制电路B接收复位信号，并发送给处理器B；时钟信号控制电路B通过底板接插件获取CPCI时钟作为处理器B的本地时钟；
[0013] 信号方向控制电路B控制处理器B中的中断控制器禁止作为整个系统的中断控制器；信号方向控制电路B控制处理器B中的IDSEL译码器禁止作为整个系统的IDSEL译码器，同时为处理器B提供CPCI总线的IDSEL信号；信号方向控制电路B控制禁止处理器B中仲裁器为作为系统CPCI总线的仲裁器。
[0014] 较佳的，所述处理器的型号为MPC8245。
[0015] 较佳的，所述处理器A的仲裁器的总线允许信号引脚与处理器B的仲裁器的
请求信号引脚相连；所述处理器A的仲裁器的请求信号引脚与处理器B的仲裁器总线允许信号引脚的相连。
[0016] 较佳的，所述处理器A的中断控制器的引脚与处理器B的中断控制器的中断请求信号引脚相连；所述处理器A的中断控制器的中断请求信号引脚与处理器B的中断控制器的引脚相连。
[0017] 进一步的，所述时钟信号控制电路包括晶振与时钟buffer；其中，时钟buffer的型号为CY2309；晶振的信号输出端连接芯片CY2309的REF参考端；信号方向控制电路的
控制信号接入芯片CY2309的使能控制端S1与S2，控制信号由此控
制芯片CY2309输出时钟信号或者不输出时钟信号；芯片CY2309的信号输出端CLKA1为本系统卡输出时钟信号，输出端CLKB1为另外一个系统卡输出时钟信号。
[0018] 进一步的，所述信号方向控制电路接收本地重构指令、外部遥控指令、2次复位命令以及对方系统卡发送的重构指令；信号方向控制电路对本地重构指令、外部遥控指令、2次复位命令采取或操作后，将得到的结果A再与对方系统卡发送的重构指令进行与操作，得到系统重构指令PCI-DIR；其中，当对方系统卡发送的重构指令为“本系统卡为当班系统卡的”重构指令时，对方系统卡发送的重构指令有效，作为系统重构指令PCI-DIR；当本地重构指令、外部遥控指令或2次复位命令为“本系统卡为非当班系统卡”重构指令时，结果A有效，作为系统重构指令PCI-DIR。
[0019] 进一步的，所述信号方向控制电路包括型号为74HC157的U39器件和型号为74HC245的U36器件；
[0020] U39的A1引脚与本系统卡产生的本地复位信号相连；S引脚为控制引脚，接收系统重构指令PCI_DIR，Q1引脚与U36的B0引脚连接；
[0021] U36的A0引脚与接插件连接，DIR引脚接收系统重构指令PCI_DIR；
[0022] 当系统重构指令PCI_DIR为低电平时，U39的A1引脚与Q1引脚接通，Q1引脚将A1引脚从本系统卡本地复位信号发送给U36的B0引脚，A0引脚接收后通过接插件发给对方系统卡；
[0023] 当系统重构指令PCI_DIR为高电平时，U36的A0引脚通过接插件接收对方系统卡发送的系统复位信号，B0引脚将该系统复位信号发送给本系统卡的处理器。
[0024] 进一步的，当系统重构指令PCI_DIR为低电平时，本系统卡提供系统中断控制器，CPCI总线上的中断信号PCI_INTA#、PCI_INTB#、PCI_INTC#、PCI_INTD#经过U36的引脚B1-B4分别连接至本系统卡中的处理器；本系统卡的引脚Q3和Q4输出时钟信号输出使能信号，为系统提供同步时钟。
[0025] 进一步的，当对方系统卡上的系统重构指令PCI_DIR为低电平时，对方系统卡提供系统中断控制器，CPCI总线上的中断信号PCI_INTA#、PCI_INTB#、PCI_INTC#、PCI_INTD#经过U36的引脚B1-B4分别连接至对方系统卡中的处理器；本系统卡的引脚Q3和Q4不输出时钟信号输出使能信号，整个系统的时钟信号由对方系统卡提供。
[0026] 本发明具有如下有益效果：
[0027] (1)设计基于CPCI总线的计算机系统支持双机热备份模式，并可同时独立完成各自工作任务，满足了国内外软件无线电技术对硬件平台的通用化、标准化、模块化、可重构需求，以及星载电子设备的冗余设计需要兼顾长寿命与高可靠性的要求。
[0028] (2)通过设计灵活的逻辑控制电路，可由多种方式实现计算机系统重构，提高了计算机系统的安全性与可靠性；
[0029] (3)双冗余的计算机系统原理图完全一致，实现了硬件平台通用化、标准化、模块化的目标；
[0030] (4)本计算机系统的背板支持至少两个、至多八个插槽，可根据不同的任务需求方便配置功能板卡，具有可扩展的特点。
附图说明
[0032] 图2为本发明其中一个系统卡组成框图；
[0033] 图3为本发明处理器的引脚图；
[0034] 图4为本发明交叉连接的信号示意图；
[0035] 图5为本发明控制逻辑的信号连接示意图；
[0036] 图6为本发明时钟信号控制电路原理图；
[0037] 图7为本发明复位信号逻辑控制电路原理图；
[0038] 图8为本发明信号方向控制电路原理图；
[0039] 图9为CPCI J1A引脚图；
[0040] 图10为CPCI J2A引脚图。
具体实施方式
[0041] 下面结合附图并举
实施例，对本发明进行详细描述。
[0042] 一种基于CPCI总线的双冗余可重构星载计算机系统包括系统卡A、系统卡B和背板，该系统组成框图如图1所示。
[0043] 在图1中，所述背板最多支持八个插槽，以下以六个插槽为例来具体说明实现方式。所述系统卡A由处理器MPC8245(A)、控制逻辑(A)与接插件CPCI J1A、CPCI J2A组成。
[0044] 当班系统卡的重构条件包括：外部遥控指令A或者外部遥控指令B均可通过控制逻辑完成当班系统卡的重构；本地处理器MPC8245(A)或者本地处理器MPC8245(B)均可通过控制逻辑完成当班系统卡的重构；系统卡A或者系统卡B复位单元中看
门狗一次狗咬仅使得本系统卡复位，看门狗连续两次狗咬使整个系统复位，并完成当班系统卡的重构。
[0045] 所述的当班系统卡的重构操作包括禁止本系统卡作为当班系统卡与触发对应系统卡为当班系统卡。
[0046] 当班系统卡重构成为外设卡后，由控制逻辑控制，其复位单元不再为整个系统提供系统复位，并且其本地复位由系统复位控制；其时钟buffer不再为整个系统提供CPCI时钟信号，并且由CPCI时钟提供其本地时钟；其中断控制器不再作为整个系统的中断控制器；其IDSEL译码器不再作为系统CPCI总线的IDSEL译码器；其仲裁器不再作为系统CPCI总线的仲裁器。
[0047] 结合图1，以将系统A重构为非当班系统卡、将系统B重构为当班系统卡为例，来说明重构实现过程：1、当班系统卡A的控制逻辑A接收到外部遥控指令A时，控制处理器A为非当班状态，同时，通过背板上的CPCI总线将重构命令传递到控制逻辑B，控制逻辑B控制处理器B为当班状态；2、处理器A通过控制逻辑A控制控制处理A为非当班状态，同时，通过背板上的CPCI总线将重构命令传递到控制逻辑B，控制逻辑B控制处理器B为当班状态；3、当当班系统为系统卡A，发生连续两次看门狗复位，控制逻辑A控制处理器A为非当班状态，同时，通过背板上的CPCI总线将重构命令传递到控制逻辑B，控制逻辑B控制处理器B为当班状态。
[0048] 所述系统卡B与系统卡A电路原理图完全一致，以下以系统卡A为例来具体说明实现方式，并给出系统卡B与系统卡A的区别。系统卡A的组成框图如图2所示。
[0049] 结合图2，以将系统卡A重构为非当班系统卡，且将系统卡B重构为当班系统卡为例，来说明系统卡A与系统卡B的重构情况。
[0050] 控制逻辑(B)中的复位信号控制电路为处理器MPC8245(B)本地复位信号，同时通过底板接插件为整个系统提供系统复位信号；时钟信号控制电路为处理器MPC8245(B)提供本地时钟，同时通过底板接插件为整个系统提供CPCI时钟；信号方向控制电路控制处理器MPC8245(B)中的中断控制器作为整个系统的中断控制器；信号方向控制电路控制处理器MPC8245(B)中的IDSEL译码器作为整个系统的中断控制器作为系统CPCI总线的IDSEL译码器；控制逻辑(B)控制使能处理器MPC8245(B)中仲裁器为作为系统CPCI总线的仲裁器。
[0051] 控制逻辑(A)中的复位信号控制电路通过底板接插件获取系统复位信号作为处理器MPC8245(A)的本地复位信号；控制逻辑(A)中的时钟信号控制电路通过底板接插件获取CPCI时钟作为处理器MPC8245(A)的本地时钟；信号方向控制电路控制处理器MPC8245(A)中的中断控制器禁止作为整个系统的中断控制器；信号方向控制电路控制处理器MPC8245(A)中的IDSEL译码器禁止作为系统CPCI总线的IDSEL译码器，同时为处理器MPC8245(A)提供CPCI总线的IDSEL信号；控制逻辑(A)控制禁止处理器MPC8245(A)中仲裁器为作为系统CPCI总线的仲裁器。
[0052] 所述系统卡A中处理器MPC8245(A)相关的引脚如图3所示。
[0053] 所述系统卡A中处理器MPC8245(A)不受控制逻辑(A)控制，直接与接插件CPCI J1A、CPCI J2A连接的CPCI总线信号包括：地址和数据信号AD[31:0]、C/BE[3:0]#与PAR，仲裁信号REQ#与GNT#，控制信号FRAME#、IRDY#、TRDY#、STOP#、LOCK#与DEVSEL#、错误报告信号PERR#与SERR#。
[0054] 所述系统卡A中处理器MPC8245(A)与所述系统卡B中处理器MPC8245(B)的仲裁信号与中断信号交叉连接，示意图如图4所示。在图3中，系统卡A焊装调试定
电阻R610、R611、R614、R615，不焊装R612、R609、R613、R616；系统卡B焊装调试定电阻R612、R609、R613、R616，不焊装R610、R611、R614、R615，即可实现如图4所示的信号交叉连接。
[0055] 所述系统卡A中需要经过控制逻辑(A)控制的信号包括：时钟信号PCI_CLK(包括PCI_CLK1、PCI_CLK2、PCI_CLK3、PCI_CLK4、PCI_CLK5、PCI_CLK6)、异步复位信号PCI_RESET#、初始化设备选择信号P_IDSEL、中断信号PCI_INT#(包括PCI_INTA#、PCI_INTB#、PCI_INTC#、PCI_INTD#)、系统卡A与系统卡B之间的当班系统卡重构命令信号SEND_CMD_DIR、REC_CMD_DIR。
[0056] 所述控制逻辑(A)中的时钟信号控制电路原理图如图6所示。
[0057] 33MHz晶振
输出信号经过电阻R532连接至时钟buffer芯片CY2309的REF参考端，CY2309输出时钟信号PCI_CLK1至PCI_CLK6。PCI_CLK1为系统卡A的MPC8245(A)提供时钟信号，在图3中系统卡A焊装调试定电阻R592，电阻R593不焊装；PCI_CLK6为系统卡B的MPC8245(B)提供时钟信号，在图3中系统卡B焊装调试定电阻R593，电阻R592不焊装；PCI_CLK2为图1中的外设卡1提供时钟信号；PCI_CLK3为图1中的外设卡2提供时钟信号；PCI_CLK4为图1中的外设卡3提供时钟信号；PCI_CLK5为图1中的外设卡4提供时钟信号。CY2309的使能控制端S1与S2分别连接至图8中74HC157的Q3与Q4输出端。当系统卡A最为当班系统卡时，74HC157的Q3与Q4输出端输出高电平，CY2309正常输出时钟信号PCI_CLK1至PCI_CLK6；当系统卡A最用作普通外设卡时，74HC157的Q3与Q4输出端输出低电平，CY2309输出的时钟信号PCI_CLK1至PCI_CLK6为高阻态。
[0058] 所述控制逻辑(A)中的复位信号逻辑控制电路原理图如图7所示。
[0059] 型号为MAX811T的U29上电或者掉电时产生低电平复位脉冲RESET#，经过型号为74HC14的非门U49B后变为高电平有效的复位脉冲RESET，RESET#连接至型号为74HC32的或门U46B的4号引脚，作为一路牵狗信号。RESET#与看门狗信号WDT分别连接至型号为74HC32的或门U45C的10、9号引脚产生系统复位信号SYS_RESET#，译码器74HC138的输入端A、B、C分别连接至图3中型号为MPC8245的U41的SDBA1、SDMA11、SDMA12引脚，型号为74HC138的U33的G2A#连接至图3中MPC8245的RCS1#引脚。当MPC8245写系统ROM空间0xFF1X_XXXX时，产生低电平有效的命令信号A_CMD_DIR，用于重构系统卡A为普通外设卡，并且将系统卡B重构为当班系统卡。当MPC8245写系统ROM空间0xFF2X_XXXX时，产生另外一路牵狗信号FEED_DOG，用于重构系统卡A为普通外设卡，系统卡B为当班系统卡。当型号为HC4060的U34产生两次狗咬复位信号WDT时，型号为74HC74的触发器U48B的9、8号引脚分别输出
高电平信号WDT_DIR与低电平信号WDT_DIR#，WDT_DIR用于重构系统卡A为普通外设卡，由WDT_DIR产生的SYSA_CMD_DIR连接到图8信号方向控制电路，用于重构系统卡B为当班系统卡。当系统卡A为当班系统卡时，WDT_DIR#与图8信号方向控制电路中U45A产生的CMD_DIR控制仲裁使能信号P_MAA2为低电平，此时系统卡A中的MPC8245(A)享有CPCI总线仲裁权；当系统卡A为普通外设卡时，WDT_DIR#与图8信号方向控制电路中U45A产生的CMD_DIR控制仲裁使能信号P_MAA2为高电平，此时系统卡A中的MPC8245(A)不享有CPCI总线仲裁权。
[0060] 所述控制逻辑(A)中的信号方向控制电路原理图如图8所示。
[0061] 本地处理器MPC8245(A)的重构命令信号IN_CMD_DIR、外部遥控3.3V高脉冲有效重构指令信号EX_CMD_DIR与两次狗咬后输出信号WDT_DIR为并联或的关系，得到的结果A，再与对方系统卡发送的重构指令REC-CMD-DIR进行与操作，得到系统重构指令PCI-DIR；信号方向控制电路主要包括型号为74HC157的U39和型号为74HC245的U36，U39的A1引脚接本系统卡产生的本地复位信号；S引脚为控制引脚，接收信号PCI_DIR，根据信号PCI_DIR来控制发送端Q1发送来自接收端A1引脚的信号或者接收端B1引脚的信号；Q1接U36的B0引脚，用于输出本地复位信号或者接收U36发送的系统复位信号；U36的A0引脚与接插件连接，接收另外一个系统卡发送的系统复位信号或者发送由B0接收的本地复位信号；U36的DIR引脚接收信号PCI_DIR来控制B0和A0引脚作为接收端还是发送端；
[0062] 本地处理器MPC8245(A)的重构命令信号IN_CMD_DIR、外部遥控3.3V高脉冲有效重构指令信号EX_CMD_DIR与两次狗咬后输出信号WDT_DIR均可禁止系统卡A作为当班系统卡，三者同时产生SEND_CMD_DIR信号，该信号与信号PCI_DIR逻辑相反，并连接至系统卡B的REC_CMD_DIR，用来使能系统卡B作为当班系统卡。系统卡B的SEND_CMD_DIR信号连接至系统卡A的REC_CMD_DIR，当系统卡B被禁止作为系统卡时，使能系统卡A作为当班系统卡。
[0063] 信号PCI_DIR为低电平时，系统卡A作为当班系统卡，U39的A1引脚与Q1引脚接通，Q1引脚将A1引脚接收的本地复位信号发送给U36的B0引脚，A0引脚接收后通过接插件发给另外一个系统卡B与其它外设卡。系统卡A的系统复位信号SYS_RESET#为整个系统包括CPCI总线提供复位信号；系统卡A提供系统中断控制器，CPCI总线上的中断信号PCI_INTA#、PCI_INTB#、PCI_INTC#、PCI_INTD#经过74HC245分别连接至系统卡A中的处理器MPC8245(A)的外部中断输入引脚IRQ1、IRQ2、IRQ3、IRQ4；处理器MPC8245(A)的P_IDSEL信号经过74HC157接1K下拉电阻；系统卡A的CY_S1与CY_S2信号经过74HC157接高电平，使能系统卡A输出时钟信号，为系统提供同步时钟。
[0064] 信号PCI_DIR为高电平时，U36的A0引脚通过接插件接收系统系统卡B发送的系统复位信号，B0引脚将系统复位信号发送至U39的Q1引脚，作为本地复位信号，发送给处理器A，此时系统卡A作为普通外设卡，系统卡B作为当班系统卡。系统卡B的系统复位信号SYS_RESET#为整个系统包括CPCI总线提供复位信号；系统卡B提供系统中断控制器，CPCI总线上的中断信号PCI_INTA#、PCI_INTB#、PCI_INTC#、PCI_INTD#经过74HC245分别连接至系统卡B中的处理器MPC8245(B)的外部中断输入引脚IRQ1、IRQ2、IRQ3、IRQ4；处理器MPC8245(A)的P_IDSEL信号经过74HC157接PCI_AD11信号；系统卡A的CY_S1与CY_S2信号经过74HC157接低电平，禁止系统卡A输出时钟信号，整个系统的时钟信号由系统卡B提供。
[0065] 在图8中，系统卡A焊装调试定电阻R597，不焊装R603，系统卡A初始状态作为当班系统卡；系统卡B焊装调试定电阻R603，不焊装R597，系统卡B初始状态作为外设卡。
[0066] 所述系统卡A中用于连接背板的接插件CPCI J1A、CPCI J2A的引脚分别如图9、图10所示。
[0067] 综上所述，以上仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何
修改、等同替换、改进等，均应包含在本发明的保护范围之内。
