一种基于DSP的控制处理器专利检索-地址总线电脑零配件专利检索查询-专利查询网

一种基于DSP的控制处理器

阅读：15发布：2024-01-09

专利汇可以提供一种基于DSP的控制处理器专利检索，专利查询，专利分析的服务。并且本发明公开了一种基于DSP的控制处理器，由电源单元、复位电路、时钟单元、DSP中央处理模块、外扩总线单元、CPLD逻辑单元以及DSP中央处理模块自带的PWM单元、SPI单元、SCI单元组成；电源单元分别与上述其它单元连接，为控制处理器供电；复位电路与DSP 中央处理器模块连接，为控制处理器提供上电复位和掉电复位；时钟单元与DSP中央处理模块连接，提供时钟信号；CPLD逻辑单元与DSP中央处理模块、外扩总线单元连接；外扩总线单元与DSP中央处理模块连接；DSP中央处理模块自带的PWM单元、SPI单元、SCI单元经过驱动电路连接至专用插座。本发明具有易于扩展、体积小、通用性强等特点。，下面是一种基于DSP的控制处理器专利的具体信息内容。

权利要求

1.一种基于DSP的控制处理器，其特征在于：由电源单元、复位电路、时钟单元、DSP中央处理模块、外扩总线单元、CPLD逻辑单元以及DSP中央处理模块自带的PWM单元、SPI单元、SCI单元组成；
电源单元分别与上述其它单元连接，为控制处理器供电；
复位电路与DSP中央处理模块连接，为控制处理器提供上电复位和掉电复位；
时钟单元与DSP中央处理模块连接，提供时钟信号；
CPLD逻辑单元与DSP中央处理模块、外扩总线单元连接，实现总线逻辑控制以及扩展I/O以及其它功能接口；
外扩总线单元与DSP中央处理模块连接，由总线驱动电路和总线插座组成，实现DSP 数据总线、地址总线以及控制总线的扩展；
DSP中央处理模块自带的PWM单元、SPI单元、SCI单元经过驱动电路连接至专用插座。
2.如权利要求1所述的一种基于DSP的控制处理器，其特征在于：所述DSP中央处理模块由DSP处理器和NVRAM非易失性随机存储器组成，DSP处理器和NVRAM非易失性随机存储器连接用于存储系统信息。
3.如权利要求2所述的一种基于DSP的控制处理器，其特征在于：所述DSP处理器是
32位浮点型处理器。
4.如权利要求1所述的一种基于DSP的控制处理器，其特征在于：所述外扩总线单元的DSP数据总线、地址总线以及控制总线的定义与PC104总线定义一致，插座采取PC104总线插座，便于扩展控制板卡。

说明书全文

一种基于DSP的控制处理器

技术领域

[0001] 本发明涉及一种控制处理器，具体地说是一种基于DSP的控制处理器，具有易于扩展、体积小、通用性强等特点。

背景技术

[0002] 随着微电子技术和控制技术的进步，微处理器在控制系统中的应用越来越广泛，控制系统的性能有了很大的提高，但是还存在如下技术缺陷：调试复杂，使得产品的研制周期延长，研制成本也大大增加；针对不同的系统需要研制不同的控制处理器，不具有通用性，不易于扩展；体积大，嵌入其它系统比较困难，为实现集成化造成了技术障碍。

发明内容

[0003] 为解决上述技术问题，本发明的目的在于提供一种基于DSP的控制处理器，具有易于扩展、体积小、通用性强等特点。

[0004] 本发明通过如下技术方案予以实现。

[0005] 本发明所述的控制处理器由电源单元、复位电路、时钟单元、DSP中央处理模块、外扩总线单元、CPLD逻辑单元以及DSP中央处理模块自带的PWM单元、SPI单元、SCI单元组成；

[0006] 电源单元分别与上述其它单元连接，为控制处理器供电；

[0007] 复位电路与DSP中央处理模块连接，为控制处理器提供上电复位和掉电复位；

[0008] 时钟单元与DSP中央处理模块连接，提供时钟信号；

[0009] CPLD逻辑单元与DSP中央处理模块、外扩总线单元连接，实现总线逻辑控制以及扩展I/O以及其它功能接口；

[0010] 外扩总线单元与DSP中央处理模块连接，由总线驱动电路和总线插座组成，实现DSP 数据总线、地址总线以及控制总线的扩展；

[0011] DSP中央处理模块自带的PWM单元、SPI单元、SCI单元经过驱动电路连接至专用插座。

[0012] 作为优选，所述DSP中央处理模块由DSP处理器和NVRAM非易失性随机存储器组成，DSP处理器是32位浮点型处理器，DSP处理器和NVRAM非易失性随机存储器连接用于存储系统信息。

[0013] 与现有技术相比，本发明达到的有益效果为：①本发明采用32位浮点型DSP，工作频率达到150MHz，可以作为控制系统的中心处理模块，省去了调试复杂的微处理系统，加速产品的研制；②本发明外扩数据总线、地址总线、控制总线与PC104总线定义一致且总线插座采取PC104总线插座，便于外扩各种板卡；③本发明采用复杂可编程逻辑芯片CLPD来实现I/O以及其它功能接口的扩展，具有集成度高、修改方便的特点；④本发明体积小，可以方便的嵌入到控制系统中。附图说明

[0014] 图1是本发明的结构原理机图。

具体实施方式

[0015] 以下通过实施例形式，对本发明的内容作进一步详细说明，但不应就此理解为本发明所述主题的范围仅限于以下的实施例，在不脱离本发明上述技术思想情况下，凡根据本领域普通技术知识和惯用手段做出的各种修改、替换和变更，均包括在本发明的范围内。

[0016] 本发明所述的控制处理器由电源单元、复位电路、时钟单元、DSP中央处理模块、外扩总线单元、CPLD逻辑单元以及DSP中央处理模块自带的PWM单元、SPI单元、SCI单元组成；

[0017] 电源单元分别与上述其它单元连接，为控制处理器供电；

[0018] 复位电路与DSP中央处理模块连接，为控制处理器提供上电复位和掉电复位；

[0019] 时钟单元与DSP中央处理模块连接，提供时钟信号；

[0020] CPLD逻辑单元与DSP中央处理模块、外扩总线单元连接，实现总线逻辑控制以及扩展I/O以及其它功能接口；

[0021] 外扩总线单元与DSP中央处理模块连接，由总线驱动电路和总线插座组成，实现DSP数据总线、地址总线以及控制总线的扩展；

[0022] DSP中央处理模块自带的PWM单元、SPI单元、SCI单元经过驱动电路连接至专用插座。

[0023] 电源单元由插座引入+5V电源，输入电压范围为+4.75V～+5.25V，输入电流不小于2.5A，由TPS76801实现+5V到+1.9V的转换，由TPS75733实现+5V到+3.3V的转换。

[0024] 复位电路包括以下功能：上电复位，保证系统加电时能正确地启动；掉电复位，当电源失效或电压降到某一电压值以下时，产生复位信号对系统进行复位，具体由TPS3823-33实现。

[0025] 时钟单元向DSP 中央处理器提供30MHz时钟信号。

[0026] DSP中央处理器采用TI公司的TMS320F28335处理器，该处理器工作频率达到150MHz，同时有6通道CAP、18通道PWM、3通道SCI、1通道SPI，资源完全满足控制系统要求，对于系统数据的存储，由非易失性随机存储器MR2A16AVYS35实现。

[0027] 外扩总线单元的总线驱动电路主要用于增加DSP总线驱动能力，具体由SN74ALVC164245实现，总线插座采取市售PC104总线插座。

[0028] CPLD逻辑单元主要完成总线逻辑控制，并利用CPLD可反复擦写、易于修改的特点，可方便的扩展I/O以及扩展其它功能接口，具体由XC95144实现。

[0029] 对于DSP自带的SCI、SPI、PWM单元，经过驱动电路连接至专用插座，驱动芯片型号为SN74ALVC164245。

[0030] 本发明采用微电子集成工艺安装技术集成安装在一块长×宽为95mm×90mm的印制电路板上，并把所有可扩展信号线通过接插件引出。开发人员在使用时，可以通过接插件连接本发明，免去调试复杂的微处理系统，直接进行控制系统的开发。

标题	发布/更新时间	阅读量
单总线通信方法及系统	2020-05-08	607
运算方法、系统及相关产品	2020-05-11	233
运算方法、装置及相关产品	2020-05-11	504
运算方法、系统及相关产品	2020-05-08	516
一种在FPGA中模拟储存器掉电的方法	2020-05-08	547
一种矩阵乘法器、数据处理方法、集成电路器件及处理器	2020-05-08	918
一种网络通信方法、装置和存储介质	2020-05-08	216
一种基于FPGA的PCIe转三总线接口及方法	2020-05-08	181
修改存储体操作参数	2020-05-08	493
识别同一用户的多个设备的方法、装置、服务器及介质	2020-05-08	815

一种基于DSP的控制处理器

一种基于DSP的控制处理器

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：