【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、量子コンピュータに関する。 【０００２】 【従来の技術】量子情報処理は、計算や通信といったアプリケーションにおける情報処理用に量子機械効果を用いる様々な分野をカバーするものである。 このテーマの概説は、ホイ・コン・ロウ（Ｈｏｉ−Ｋｗｏｎｇ Ｌ
ｏ），トム・スピラー（ＴｏｍＳｐｉｌｌｅｒ），サンド・ポペック（Ｓａｎｄｕ Ｐｏｐｅｓｃｕ）による「量子計算ならびに情報序論」（世界科学出版１９９８
年）に見出される。 【０００３】量子計算は量子ビットすなわち「ｑｕｂｉ
ｔ」の形をしたデータの操作を含むものである。 従来の計算では、１ビットの情報が二つの論理状態、すなわち「１」か「０」のうちの一方だけを表わすのに用いられてきたが、量子計算では、量子状態の重ね合わせとして同時に二つの論理状態を表わすことができる。 この性質は、強力な並列計算への端緒となる。 この並列処理を開拓するアルゴリズムは、例えば大きな整数の効率的な因数分解用へと発展してきている。 量子コンピュータの概括は、デビット・ドイッチ（Ｄａｖｉｄ Ｄｅｕｔｓ
ｈ）とアーサー・エッカート（Ａｒｔｕｒ Ｅｋｅｒ
ｔ）による１９９８年３月発行科学世界の頁４７乃至５
２に記載の「量子計算」と、アドリアーノ・バレンコ（Ａｄｒｉａｎｏ Ｂａｒｅｎｃｏ）による同書頁１４
３乃至１８３に記載の「量子計算及び情報序論」に見出される。 【０００４】公知のシステムでは、量子ビットは、光子の左右の偏光状態や電子のスピン増とスピン減、量子ドットの基準状態と励起状態を用いて格納される。 【０００５】量子ビットは、｜０＞と｜１＞として記述される二つの状態からなる基底により規定される。 かくして、量子ビットの状態は、式（１）と表わされる。 【０００６】 【数１】

【０００７】ただし、ａ，ｂは複素数の係数である。 量子ビットは、ａとｂの異なる値を用いて０と１を組み合わせた情報を格納することができる。 しかしながら、量子ビットの計測は｜０＞状態と｜１＞状態へ影を落とし、それぞれ０か１の結果へ帰着させる。 これらの値への帰着確率は、それぞれ｜ａ｜

²と｜ｂ｜

²である。 こうして、１個の量子ビットからなるシステムは、同時に２

つの２進値０と１を格納することができる。 ただし、どんな格納情報の復元も制約を受ける。 【０００８】２つの量子ビットからなるシステムは、重ね合わせの結果として同時に４つの２進値まで格納することができる。 Ａ，Ｂと名付けた一対の量子ビットからなるシステムは、｜０＞

_A ｜０＞

_B ，｜０＞

_A ｜１＞

_B ，｜

１＞

_A ｜０＞

_B ，｜１＞

_A ｜１＞

_Bと記述できる４つの状態の基底によって規定される。 同様にして、単一量子ビットが｜０＞と｜１＞の重ね合わせとして情報を格納でき、一対の量子ビットは、｜０＞

_A ｜０＞

_B ，｜０＞

_A ｜

１＞

_B ，｜１＞

_A ｜０＞

_B ，｜１＞

_A ｜１＞

_Bの基底状態の重ね合わせとして情報を格納することができる。 例えば、２つの量子ビットは次の式（２）のようにして用意される。 【０００９】 【数２】 【００１０】かくして、４個の２進値００，０１，１

０，１１が同時に符合化される。 この場合、２つの量子ビットは、互いに独立して存在し、これにより量子ビットＡの計測結果は量子ビットＢの計測結果からは独立したものとなる。 【００１１】しかしながら、２つの量子ビットが交絡している場合、２つの計測値は相関を有することになる。

交絡により、量子ビットは下記の式（３）のごとく用意される。 【００１２】 【数３】 【００１３】かくして、２進値００と１１が同時にコード化される。 しかしながら、量子ビットＡが計測され、

かつ結果０へ帰着した場合、量子ビットＢの続く計測の結果もまた歴然として０である。 【００１４】３個の量子ビットからなるシステムは、同時に８個の２進数０００，００１，． ． ． ，１１１を格納することのできる８個の状態の基底により規定される。 【００１５】一般に、ｍ個の量子ビットからなるシステムは２

^m個の状態の基底を有していて、０から２

^m −１個の数を表わすのに用いることができる。 かくして、ｍビットの整数入力を備えた従来のコンピュータがこれらの数のうちの一つだけを一回に格納できるだけであるのに対し、２

^m個の数を同時に格納できる点において、量子コンピュータは従来の対応点に対し明確な長所を有する。 【００１６】並列量子処理を可能にする量子状態の重ね合わせを同時に用いることは、多くの数を格納できる能力である。 単一の計算ステップを用いることで、２

^m個の異なる数の上で同時に同じ算術処理を行なうことができ、対応する出力状態の重ね合わせを生成することができる。 古典的なコンピュータにおいて同じ結果を得るには、計算ステップは２

^m回の繰り替えしや２

^m個の異なるプロセッサを必要としよう。 【００１７】並列量子処理の威力にも拘わらず、たった一つの状態しか計測できないという欠点が存在する。 しかしながら、データベースの並べ替えや検索といった或る種のプロセスは、単一値解のみを要求することがある。 かくして、数学的処理が複数の数に同時になされたシステムは、システムの計測時に所望値が最大の可能性をもった成果である限り、依然として並列処理から恩恵が得られよう。 こうして動作する量子アルゴリズムは、

ロブ・グラバー（Ｌｏｖ Ｇｒｏｖｅｒ）によるコンピュータ理論の第２８回ＡＣＭ年次シンポジウム議事録（１９９６年５月フィラデルフィア）の頁２１２乃至２

１９に記載の「データベース検索のための高速量子機械アルゴリズム」に記述されている。 【００１８】現段階では、実験的な量子コンピュータは、原子ビームや捕獲電子やバルク核磁気共鳴を用いて実装されてきた。 これらのシステム例が、トーマス・ペリザリ（Ｔｈｏｍｅｓ Ｐｅｌｌｉｚａｒｉ）による「量子コンピュータと誤り訂正とネットワーク構築：量子光学的アプローチ」の頁２７０乃至３１０と、イサック・チャン（Ｉｓａａｃ Ｃｈｕａｎｇ）による前記「量子計算と情報序論」中の「核磁気共鳴を用いた量子計算」の頁３１１乃至３３９に記載されている。 しかしながら、これらのシステムはその構成が約１０個の量子ビットといった多数の量子ビットを収容するよう簡単に寸法決めできないといった短所がある。 【００１９】量子コンピュータはまた、半導体ナノ構造とジョセフソン接合を用いるソリッドステートシステムを使用することにより実装することができる。 そうした装置の一つは、ワイ・ナカムラ（Ｙ．Ｎａｋａｍｕｒ

ａ），ユー・エー・パシュキン（Ｙｕ．Ａ．Ｐａｓｈｋ

ｉｎ），ジェイ・エス・ツァイ（Ｊ．Ｓ．Ｔｓａｉ）によるネーチャー誌第３９８巻（１９９９年）の頁７８６

に記載の「単一のクーパー対箱体内のマクロ的視野で見た量子状態のコヒーレント制御」に記述されている。 そうしたソリッドステートシステムの長所は、実寸化にさらに適していて、実用になる量子コンピュータをもたらす点にある。 【００２０】 【発明が解決しようとする課題】一般に認知された問題は、量子コンピュータと実際に知覚情報処理を含むあらゆるシステムと静粛な電磁環境の作動を要求する点にある。 システムが環境と相互作用すると、そこでコヒーレンスを喪失し、量子並列処理は破壊される。 【００２１】本発明は、量子コンピュータと静粛な電磁環境をもたらす装置の提供を探求するものである。 【００２２】 【課題を解決するための手段】本発明の第１の特徴によれば、第１の状態を第２の状態に変換する量子コンピュータであって、第１の量子ドットを規定する手段及び第２の量子ドットを規定する手段で、該第１の量子ドット規定手段と第２の量子ドット規定手段は互いに離してあり、量子ビットの第１の基底状態と第２の基底状態を規定するよう配設した前記両手段と、前記第１の状態を前記第１の基底及び第２の基底の重ね合わせとして用意する手段と、前記第１の量子ドットと前記第２の量子ドットとの間の結合を制御して前記第１の状態を前記第２の状態へ変換する手段とを備える量子コンピュータが提供される。 【００２３】第１の基底状態は、前記第１及び第２の量子ドットを横断する第１の所与の電荷分布により規定される。 例えば、それは前記第２の量子ドットに対する前記第１の量子ドット上の所与の過剰電荷量により規定される。 第２の基底状態は、前記第１及び第２の量子ドットを横断する第２の所与の電荷分布により規定される。

例えば、それは前記第１の量子ドットに対する前記第２

の量子ドット上の所与の過剰電荷量により規定される、

前記第１及び第２の量子ドット間の結合を制御する手段は、前記第１の量子ドットと前記第２の量子ドットの間に配設したトンネル障壁調製手段を備える。 第１の量子ドットと第２の量子ドットは、大きさが異なる。 【００２４】量子コンピュータは、ソース領域とドレイン領域の間に導電チャンネル領域を備えていて、それがほぼ平面をなす。 導電チャンネル領域の第１、第２、第３の部分は、それぞれ第１、第２、第３のトンネル障壁を規定するよう構成することができる。 【００２５】導電チャンネル領域は、シリコン−ゲルマニウムなどの半導体からなり、該半導体は不純物をドープ処理してある。 不純物は少なくとも１×１０

¹⁹ ｃｍ

^-3

の濃度を有するボロンなどのアクセプタである。 導電チャンネル領域は、トレンチ手段により分離してある。 【００２６】第１の量子ドット、第２の量子ドットを規定する手段は、静電遮蔽を示すよう構成してある。 【００２７】量子コンピュータは、第１の量子ドットと第２の量子ドットの少なくとも一方、好ましくは両方の電荷を計測する手段を備える。 電荷計測手段は、単電荷電位計からなる。 【００２８】本発明の第２の特徴によれば、第１の状態を第２の状態に変換する量子コンピュータであって、エレメント列で、列の各エレメントが第１の量子ドットを規定する手段及び第２の量子ドットを規定する手段で、

該第１の量子ドット規定手段と第２の量子ドット規定手段は互いに離してあり、量子ビットの第１の基底状態と第２の基底状態を規定するよう配設した前記両手段を供える前記エレメント列と、量子ビット状態を前記第１及び第２の基底状態の重ね合わせとして用意する手段で、

前記エレメントが前記列の該エレメントの量子ビットを交絡させるよう配置された前記手段と、前記第１の状態を量子ビット状態の交絡的重ね合わせとして用意する手段と、少なくとも一つのエレメントの第１及び第２の量子ドット間の結合を制御し、前記第１の状態を前記第２

の状態へ変換する手段とを備える。 【００２９】本発明の第３の特徴によれば、量子コンピュータの操作方法で、該量子コンピュータが第１の量子ドットを規定する手段と、第２の量子ドットを規定する手段とを備え、該第１の量子ドット規定手段と第２の量子ドット規定手段は互いに離してあり、量子ビットの第１の基底状態と第２の基底状態を規定するよう配設してある前記量子コンピュータの操作方法であって、第１の状態を、前記第１及び第２の基底状態の重ね合わせとして用意するステップと、前記第１及び第２の量子ドットの結合を制御し、前記第１の状態を第２の状態へ変換するステップを備える。 【００３０】前記第１及び第２の量子ドット間の結合制御ステップは、前記第１及び第２の量子ドット間に配設されたトンネル接合を所定時間間隔に亙って低下させるステップを含む。 【００３１】この方法は、前記第１の状態と第２の状態の間でラビ振動を引き起こす励起をもたらす。 【００３２】本発明の第４の特徴によれば、電子装置であって、電荷担体をチャンネルへ流す手段と、チャンネル手段に対し第１の範囲の電荷担体エネルギーをもって前記電荷担体を提供する手段とを備え、チャンネル手段が、第１群のエネルギーレベルをもって第１の量子ドットを規定する手段と、前記第１群とは異なるレベル間隔を有する第２群のエネルギーレベルをもって第２の量子ドットを規定する手段を備え、第１の範囲の電荷担体エネルギーが第１の量子ドットの隣接エネルギーレベル対の間の間隙よりも大きく、かつまた装置を介する電荷担体の移動が第１群のエネルギーレベルの一つとこれにエネルギー的に連なる第２群のエネルギーレベルの一つとを介してのみ発生する。 【００３３】 【発明の実施の形態】結合量子ドット装置図１を参照するに、結合量子ドット装置１はソース領域３とドレイン領域４との間に配設したトレンチ隔離チャンネル領域２を有していて、チャンネル領域２の左右に第１の側方ゲート領域５と第２の側方ゲート領域６を備えるものである。 チャンネル領域２は、第１、第２、第３の幅狭チャンネル領域７，８，９を形成するよう「ピンチ処理」してある。 第１の幅広チャンネル１０が第１

及び第２の幅狭チャンネル７，８間に形成してあり、第２の幅広チャンネル１１が第２及び第３の幅狭チャンネル８，９の間に規定してある。 チャンネル領域２は、ソース領域３とドレイン領域４との間に約２００ｎｍの長さを有していて、矢印Ｌでもって示される。 比較的幅狭のチャンネル領域７，８，９は、矢印ｗでもって示したように２０ｎｍの幅を有する。 第１及び第２の幅広領域１０，１１はほぼ環状をなし、矢印Ｗ

₁ ，Ｗ

₂にて示すように約６０ｎｍの直径を有する。 しかしながら、それらの直径は厳密には一致せず、好ましくはＷ

₁ ＜Ｗ

₂ ＜１．

０１Ｗ

₁か又はＷ

₂ ＜Ｗ

₁ ＜１．０１Ｗ

₂である。 【００３４】第１のゲート領域５と第２のゲート領域６

は、チャンネル２の長手方向にそれぞれ長さが１００ｎ

ｍと４００ｎｍである。 横断方向には、各ゲート領域５，６は幅広チャンネル１０，１１から１００ｎｍだけ離隔させてある。 【００３５】第１の電圧源１２は、ソース領域３とドレイン領域４との間にバイアスＶ

_dsを印加するのに用いる。 第２と第３の電圧源１３，１４は、第１のゲート領域５と第２のゲート領域６にゲートバイアスＶ

_g1 ，Ｖ

_g2

を印加するのに用いる。 ドレイン領域１４は接地してある。 【００３６】図２を参照するに、チャンネル領域２、ソース領域３、ドレイン領域４、ゲート領域５，６は、シリコン−ゲルマニウム１５の層で出来ていて、二酸化シリコン絶縁基板１７上に配設した真性シリコンからなる層１６を覆っている。 真性シリコンからなる表面層１８

はシリコン−ゲルマニウム層１５上に配設してある。 シリコン−ゲルマニウム層１５は、ボロンを濃度１×１０

¹⁹ ｃｍ

^-3までドープ処理したＳｉ

_0.9 Ｇｅ

_0.1からなる。

このシリコン−ゲルマニウム層１５は、３０ｎｍの膜厚を有する。 表面シリコン層１８と底面シリコン層１６

は、それぞれ５ｎｍと４０ｎｍの膜厚を有する。 シリコン−ゲルマニウム層１５と表面層１６と底面層１８の横方向範囲は、側壁１９によりその範囲を定めてある。 装置１の組立方法は後述する。 【００３７】図３を参照するに、空乏領域２０が側壁１

９からシリコン−ゲルマニウム層１５内へ１０ｎｍだけ横方向に食い込んでいて、すなわちｄ＝１０ｎｍである。 このことで、幅狭チャンネル７，８，９は完全に空乏化され、かくして第１、第２、第３のトンネル障壁２

１，２２，２３を形成し、これらが幅広チャンネル１

０，１１をソース領域３とドレイン領域４に相互に隔離している。 これらの条件下、第１及び第２の量子ドット２４，２５がそれぞれ第１及び第２の幅広領域１０，１

１内に形成される。 ソース領域３とドレイン領域４にはソース２６とドレイン２７が規定されている。 【００３８】図４を参照するに、装置１の等価回路が図示してあり、そこに第１、第２、第３のトンネル障壁２

１，２２，２３と第１のゲート５と第２のゲート６が含まれる。 第１及び第２のゲート５，６に関する第１及び第２の実効ゲート容量Ｃ

_g1 ，Ｃ

_g2が図示してある。 【００３９】図５を参照するに、帯エネルギー線図に結合量子ドット装置１のための導通帯エッジ２８と平衡帯エッジ２９が示されている。 第１群の準拘束状態３０が平衡帯エッジ２９により規定された第１の量子ウェル３

１内に形成されている。 同様に、第２群の準拘束状態３

０が平衡帯エッジ２９により規定された第２の量子ウェル３３内に形成されている。 同様に、第３及び第４群の状態３４，３６が導通帯エッジ２８により量子ウェル３

５，３７内に形成されている。 【００４０】第１及び第２の量子ドット２４，２５は若干異なる寸法を有しており、従って第１及び第３の量子ウェル３１，３７の幅は第２及び第３の量子ウェル３

３，３５の幅とは異なる。 それ故に、第１群の量子状態３０のエネルギー間隔は、第２群の量子状態３２とは異なる。 例えば、第１の量子ウェル３１における最低状態３０

₀と二番目の最低状態３０

₁との間のエネルギー間隔は、第２の量子ウェル３３における最低状態３２

₀と二番目の最低状態３２

₁との間のエネルギー間隔とは異なる。 【００４１】装置１の電気的な性質は、電子とは対立する空孔の搬送に支配され、何故ならボロンをドープ処理したシリコン−ゲルマニウムを用いたからである。 それ故に、以下の記述は平衡帯内の空孔搬送に限定される。

ただし、底流にある原理が電子が主要な電荷キャリアである型の装置に等しく適用できることは理解さるべきである。 【００４２】図１に図示した装置１は、静電遮蔽効果を示すよう構成してある。 第１の量子ドット２４及び第２

の量子ドット２５は、隔離された導電アイランドとして振る舞い、ソース２６とドレイン２７との間の電荷の流れは静電遮蔽にさらされる。 【００４３】図６から図８を参照するに、装置１の電気的特性をここに記述する。 【００４４】図６中、ソース３とドレイン４との間の電流−電圧特性（Ｉ

_ds −Ｖ

_ds ）群が図示してある。 特性３

８は、装置１を４．２Ｋまで冷却し、第２の側方ゲート６に−１Ｖから０Ｖまで０．１Ｖ刻みで、すなわち−１

Ｖ≦Ｖ

_g2 ≦０Ｖの範囲のバイアスを印加した状態で計測したものである。 【００４５】特性３８は、電流を抑圧する静電ギャップ３９を示しており、｜Ｖ

_ds ｜＜３０ｍＶである。 特性３

８はより高いバイアスにおいて静電階段室４０を示す。

静電階段室４０は、装置の全体容量Ｃ

_Σを示すものであり、ここではＣ

_Σ ＝ｅ／Ｖ

_ga

_p ＝１１ａＦである。 特性３８はまた、量子ドット２４，２５の準拘束状態３０，

３２間の共鳴トンネルに起因する負の差動コンダクタンス４１からなる領域を示す。 【００４６】図７中、第１のゲート電圧特性（Ｉ

_ds −Ｖ

_g1 ）４２に対する電流群が４．２Ｋまで冷却した装置１

用に図示してある。 特性４２は、ソース−ドレイン電圧が９００μＶ，７００μＶ，６００μＶ、すなわちＶｄ

ｓ＝９００μＶ，７００μＶ，６００μＶに保ち、第２

のゲートを接地した状態で計測したものである。 第２の電圧源１３（図１）が負印加電圧を印加するときに、コンダクタンス振動が観測される。 振動は、７０ｍＶで周期（ΔＶ

_g1 ）を有する。 このことから、第１の実効ゲート容量Ｃ

_g1 （図４）は、Ｃ

_g1 ＝ｅ／ΔＶ

_g1 ＝２．３ａＦ

のごとく計算される。 【００４７】図８中、第２のゲート電圧特性（Ｉ

_ds −Ｖ

_g2 ）４３に対する電流群が、４．２Ｋに冷却された装置１に対して図示されている。 この場合、第１のゲート５

は接地してある。 第３の電圧源１４（図１）が−０．４

Ｖよりも大きい第２のゲートバイアス、すなわちＶ

_g2 ＞

−０．４Ｖを印加する場合は、１７ｍＶのコンダクタンス振動が周期（ΔＶ

_g2 ）で観測される。 この値から、第２のゲート容量Ｃｇ２（図４）が計算され、ここではＣ

_g2 ＝ｅ／ΔＶ

_g2 ＝９．４ａＦとなる。 第３の電圧源１４

が−０．４Ｖに満たない第２のゲートバイアス、すなわちＶ

_g2 ＜−０．４Ｖを印加する場合は、コンダクタンス振動周期は２倍となり、第２のゲート容量Ｃ

_g2は半減し、Ｃ

_g2 ＝４．８ａＦとされる。 さらに、振動周期の倍増に合わせ特性４３に示した信号上の雑音レベルは増大する。 【００４８】装置１の応答性は、下記のごとく理解される。 【００４９】より大きなゲートバイアス、すなわちＶ

_g2

＞−０．４Ｖでは、２つの量子ドットすなわち第１の量子ドット２４と第２の量子ドット２５が図３に示すように規定される。 ゲートバイアスをもっと小さくすると、

すなわちＶ

_g2 ＜−０．４Ｖでは、幅狭チャンネル領域７，８，９の一つが導通するまで、幅狭チャンネル領域７，８，９内に空孔が誘起される。 導通した幅狭領域７，８，９は、もはや絶縁トンネル障壁を形成することはない。 たった２つのトンネル障壁でもって、ただ一つの量子ドットが規定される。 【００５０】図９（ａ）を参照するに、帯エネルギー線図はただ一つの量子ドットが規定される箇所の状況を示している。 図解の便宜上、第２のゲート６をもっと小さくしたときに第３の幅狭領域９は導通状態へ切り替わるものとする。 かくして、修正ドレイン２７'が形成され、これが第２の幅広領域１１内へと延び、第１の量子ドット２４だけが規定されたまま残る。 ソース２６から修正ドレイン２７'への移動は、第１の量子ウェル３１

により形成された準拘束エネルギーレベル３０を介して行われる。 空孔４４は、フェルミ−ディラック分布ｆ

_FD

（Ｅ）に従い、平衡帯エッジ４５から始まる一定範囲のエネルギー（Ｅ）をもってソース２６を占有する。 絶対零度（Ｔ＝０Ｋ）においては、ソース２６内の全ての空孔エネルギー状態がフェルミエネルギーレベル（Ｅ

_F ）

４６まで占有され、すなわちｆ

_FD （Ｅ）＝１となる。 しかしながら、絶対零度以外では、フェルミエネルギーレベル（Ｅ

_F ）４６について、ｋ

_B Ｔの値の数倍に等しい熱拡張により生じたエネルギー拡散４７が存在する。 【００５１】ただし、ｋ

_Bはボルツマン係数であり、Ｔ

は温度である。 ４．２Ｋでは、エネルギー拡散４７は、

数ミリ電子ボルトである。 エネルギー拡散４７は、ソース２６と修正ドレイン２７'の双方で発生する。 装置１

では、第１群のエネルギーレベル３０は約１ｍｅＶだけ隔てられていて、これは空孔エネルギー拡散４７よりも小さなものである。 それ故に、空孔移動は第１の量子ドット２４の複数のレベル３０を介して同時に発生する。

空孔は、第１、第２、第３の許容遷移４８

₁ ，４８

₂ ，４

８

₃により第１の量子ドット２４上へトンネル移動し、

第４、第５、第６の許容遷移４９

₁ ，４９

₂ ，４９

₃により修正ドレイン２７'内へトンネルを出て進入する。 【００５２】かくして、大きな負ゲートバイアスが印加され、すなわちＶ

_g2 ＞−０．４Ｖであり、続いてただ１

個の量子ドットが規定され、装置１を介して空孔４４を導通させる多重チャンネルが利用可能となる。 【００５３】図９（ａ）に図解した例では、遷移４

８

₁ ，４９

₁ ，４８

₂ ，４９

₂ ，４８

₃ ，４９

₃により表わされる３個の導通チャンネルが利用可能とされる。 それ故に、熱拡張により引き起こされたエネルギー内拡散に対応するエネルギー範囲をもった空孔４４が装置１の通過を許容される。 多重チャンネルを介する電流は、単一チャンネルを介する電流よりも本質的に雑音を多く含むものである。 さらにまた、その制御はより困難であり、何故ならゲートバイアスが変化したときに、チャンネルが閉じた直後に開かれ、電流の急激な飛躍へ結び付くからである。 【００５４】図９（ｂ）を参照するに、帯エネルギー線図５０は、両方の量子ドットが規定される箇所の状況を示すものである。 単一ドットの場合、空孔はフェルミ−

ディラック分布ｆ

_FD （Ｅ）に従ってソース２６とドレイン２７を占有し、熱拡張がフェルミレベル４６近傍での空孔エネルギー内拡散４７をもたらす。 【００５５】第１及び第２の量子ドット２４，２５の双方が規定されている場合、ソース２６からドレイン２７

への移動は、第１及び第２の量子ウェル３１，３３により形成された準拘束エネルギーレベル３０，３２を介して行われ、両ドット２４，２５を繋いだエネルギーレベルの制約を満たさねばならない。 前に記述したように、

第１及び第２群の準拘束状態３０，３２のエネルギー間隔は異なる。 【００５６】かくして、最大でも、ただ一つのエネルギーレベル、例えば第１群３０の二番目の最低レベル３０

₁は、他のエネルギーレベル、例えば任意の所与のバイアスにあるフェルミレベル（Ｅ

_F ）近傍の第２群３２の二番目の最低レベル３２

₁に連なる。 どちらのウェル３

１，３３にもごく僅かな準拘束状態３０，３２しかない場合、或いはウェル３１，３３の大きさが寸法においてごく僅かしか違わない場合は、第１群の準拘束状態３０

全体のただ一つのエネルギーレベルだけが任意の所与のバイアスにおいて第２群３２の他のエネルギーレベルに連なることになる。 【００５７】かくして、レベルの揃わない対を介する移動は、第１及び第２のドット２４，２５間の第１の非許容遷移により図示したように、第１のウェル３１内のエネルギーレベルが第２のウェル内のエネルギーレベルに満たないという理由でエネルギー的に実施不可能であるか、或いは第２のドット２５とドレイン２７間の第２の非許容遷移５２により図示したように、ドレイン２７内の利用可能状態の欠如という理由で統計的蓋然性をもたないかのどちらかである。 【００５８】かくして、空孔は第１の許容遷移５３による第１の量子ドット２４へのトンネル移動と、第２の許容遷移５４による第１のドット２４と第２のドット２５

間のトンネル移動と、第３の許容遷移５５によるドレイン内へのトンネル移動とにより装置１をただ通り過ぎるしかない。 【００５９】装置１は、装置１を貫通する空孔エネルギー（Ｅ）範囲を濾波、すなわち互いに連なる第１と第２

のエネルギー状態３０

₁ ，３２

₁の線幅へと濾波する。 【００６０】装置１は他の装置のためのエネルギーフィルタとして使用できるだけでなく、装置１自体を静粛な環境を備えた量子コンピュータとして役立たせることができる。 【００６１】図１０（ａ）及び図１０（ｂ）を参照し、

装置１の組立方法をここに記述する。 【００６２】底面シリコン層１６'が、例えばシリコンウエハー内への酸素イオン注入と焼き戻しにより二酸化シリコン上に備わっている。 この工程が埋設二酸化シリコン層１７'を形成する。 【００６３】シリコン−ゲルマニウム１５'は、搬送ガスとしてＳ

_i Ｈ

₄ ，Ｂ

₂ Ｈ

₆ ，Ｇ

_e Ｈ

₄を使用する低圧化学蒸着（ＬＰＣＶＤ）を用いて底面真性シリコン層１６'の上側に成長する。 表面層１８'もまた、搬送ガスとしてＳ

_i Ｈ

₄ ，Ｈ

₂を使用するＬＰＣＶＤにより成長させられる。 対応する層構造は、図１０（ａ）に図示してある。 【００６４】表面層１８'の表面は、従来の光学的リソグラフ技法を用いてパターン転写し、表面層１８'の一部とシリコン−ゲルマニウム層１５'と底面シリコン層と二酸化シリコン層１７'の一部の除去にＣＦ

₄反応イオンエッチング（ＲＩＥ）を用い、メサ構造（図示せず）を形成する。 【００６５】表面層１８'の表面は、在来の電子ビームリソグラフ技法を用いてパターン転写され、表面層１

８'の一部とシリコン−ゲルマニウム層１５'と底面シリコン層と二酸化シリコン層１７'の一部の除去にＣＦ

₄反応イオンエッチング（ＲＩＥ）を用い、チャンネル領域２とソース領域３とドレイン領域４とゲート領域５，６を形成する。 対応する層構造は、図１０（ｂ）に図示してある。 【００６６】最後に、従来の光学的リソグラフ技法を用いて表面にパターン転写し、ソース領域３とドレイン領域４とゲート領域５，６の大領域部分（図示せず）上にアルミニウムの接着パッド（図示せず）を規定する。 【００６７】図１１を参照するに、第２の結合量子ドット装置５６は、ソース領域３とドレイン領域４の間に配設したトレンチ隔離チャンネル領域２を有する点において類似している。 しかしながら、第１のゲート５は個別制御が可能なゲート領域５

₁ ，５

₂に分割してある。 このことで、各幅広領域１０，１１は独立して制御可能である。 さらにまた、第２のゲート６'は第１の実施例のそれよりも短い。 さらに、全てのゲート５

₁ ，５

₂ ，６'は図１におけるよりもチャンネル２により接近させて配置してある。 【００６８】ここまでに記述した結合量子ドット装置１，５６は修正が可能であり、以下に記述するように、

量子コンピュータならびに雑音フィルタとして使用することができる。 【００６９】単一量子ビットシステム図１２を参照するに、単一量子ビット量子コンピュータ５７は、ソース領域３とドレイン領域４の間に配設されて第１、第２、第３の制御ゲート５８，５９，６０を備えるトレンチ隔離チャンネル領域２を有する結合量子ドット装置からなる。 第１の制御ゲート５８は、チャンネル領域２の一側に配設してあり、第２、第３の制御ゲート５９，６０はチャンネル領域２の他側に配設してある。 チャンネル領域２は「ピンチ処理」してあって、第１、第２、第３の幅狭領域７，８，９が作られている。

第１の幅広チャンネル領域１０が第１の幅狭領域７と第２の幅狭領域８の間に形成されており、第２の幅広チャンネル１１が第２の幅狭領域８と第３の幅狭領域９の間に形成されている。 チャンネル領域２は、ソース領域３

とドレイン領域４との間に約２００ｎｍの長さを有する。 比較的幅狭のチャンネル領域７，８，９は、２０ｎ

ｍの幅を有する。 第１及び第２の幅広領域１０，１１

は、ほぼ環状をなし、約６０ｎｍの直径を有する。 しかしながら、それらの直径は厳密には一致しない。 前に記述したように、第１と第２の幅広チャンネル領域１０，

１１が第１と第２の量子ドット２４，２５を規定している。 【００７０】第２と第３の制御ゲート５９，６０はそれぞれＬ形のチャンネル領域６１，６２を構成しており、

これらはピンチ処理して幅狭のチャンネル領域６３，６

４，６５，６６を形成してある。 各チャンネル領域６

１，６２では、幅広領域６７，６８が幅狭の電位計チャンネル領域６３，６４，６５，６６の対応対間に形成されていて、Ｌ形チャンネル領域６１，６２の角部に位置決めしてある。 各幅広領域６７，６８はほぼ環状をなしていて、矢印Ｗ

_eで示すように６０ｎｍの直径を有する。 幅狭の電位計領域６３，６４，６５，６６は、矢印Ｗ

_e ，Ｗ

_e

_'で示すように２０ｎｍの幅を有する。 【００７１】第２、第３の制御ゲート５９，６０は２つのモードで動作させることができる。 第１のモードでは、個別制御可能なゲートとして動作し、これにより各幅広チャンネル領域１０，１１が独立して制御できるようにしてある。 第２のモードでは、単電子電位計として動作し、これが第１と第２の幅広領域１０，１１内に形成された各量子ドット２４，２５上の電荷検出を可能にしている。 【００７２】表面ゲート６９は、第２の幅狭チャンネル領域８の追加的制御をもたらすのに使用することができる。 【００７３】電源７０はソース領域３とドレイン領域４

との間にバイアスＶ

_dsを印加するのに用いられる。 電源７１はバイアスＶ

_cg1を第１の制御ゲート５８に印加するのに用いられる。 電源７２，７３は、それぞれバイアスＶｃｇ２，Ｖｃｇ３を第２、第３の制御ゲート５９，

６０に印加するのに用いられる。 スイッチ７４，７５は第２、第３のゲート５９，６０を第１のモードと第２のモードとの間で切り替えるのに用いられる。 表面ゲート６７を設けた場合、電源（図示せず）はバイアスＶ

_sgの印加に用いられる。 【００７４】チャンネル領域２、ソース領域３、ドレイン領域４、制御ゲート領域５８，５９，６０は、前に述べたように、シリコン−ゲルマニウム層１５内に形成される。 【００７５】随意選択される表面ゲート６９は、表面シリコン層１８（図２）を覆うアルミニウムなどの金属層（図示せず）と側壁１９（図２）と二酸化シリコン基板１７（図２）からなる。 二酸化シリコンや真性シリコンなどの誘電体層を金属層と表面層１８の間に追加的に配設し、ゲート容量とゲート漏れを低減するようにしてもよい。 【００７６】結合量子ドット装置５７は、量子ビット上での量子計算の実行に適したものである。 幅狭チャンネル領域７，８，９内に形成したトンネル障壁２１，２

２，２３は、第１の量子ドット２４或いは第２の量子ドット２５への過剰空孔の閉じ込めに用いられる。 これにより２状態システムがもたらされる。 基底状態は、次の式（４）、（５）のように規定される。 【００７７】 【数４】 【００７８】 【数５】 【００７９】さらにまた、第１、第２、第３のトンネル障壁２１，２２，２３の間の第１、第２の量子ドット２

４，２５の構成は、静粛な電磁環境をもたらし、この環境がシステムを量子計算の実行に特に適したものとしている。 システムを例えば２０ｍＫまで十分に冷却すると、第１及び第２の量子ドット２４，２５を用いて量子ビットを量子状態の重ね合わせとして用意することができる。 量子状態は十分長期に亙ってコヒーレントのままであり、これにより量子ビットの操作が可能となる。 【００８０】量子ビットを用意し操作する工程を、以下に記述する。 【００８１】まず、初期状態、例えば｜Ψ

_i ＞＝｜０＞

が用意される。 これは小さなソース−ドレインバイアスＶｄｓを印加することを含み、その一方で第１、第２、

第３の制御ゲート５８，５９，６０は掃き出され、過剰空孔が第２の量子ドット２５上に現れるようにしてある。 印加バイアスＶ

_ds ，Ｖ

_cg1 ，Ｖ

_cg2 ，Ｖ

_cg3の適正値は、常套的な実験的手法により発見され、例えば装置５

７用のＩ

_ds −Ｖ

_cg安定性線図を調べることにより発見される。 第１、第２、第３の制御ゲート５８，５９，６０

に対するバイアスとソース−ドレイン間のバイアスは取り除かれ、これにより第１、第２、第３のトンネル障壁２１，２２，２３の障壁高さを上昇させ、それによって第１及び第２の量子ドットがソース領域３とドレイン領域４から隔絶しシステムを状態｜０＞とするようにさせる。 【００８２】次に、初期状態のユニタリ変換Ｕ

_tが行われる。 これは、第１の制御ゲート５８或いは表面ゲート６７に対する所定時間ｔに亙るパルスの印加により第２

の幅狭チャンネル領域８により形成された第２のトンネル障壁２２の障壁高さを低下させ、それによって第１の量子ドット２４と第２の量子ドット２５との間の電荷のトンネル移動を可能にすることを含むものである。 このことが初期状態｜０＞を、状態｜０＞と｜１＞の混合からなる最終状態｜Ψ

_f ＞へと変換する。 【００８３】最後に、最終状態｜Ψ

_f ＞の計測が実行される。 これは、第２の制御ゲート５９の電位計としての使用を含む。 電流−電圧特性Ｉ

_cg2 −Ｖ

_cg2が第２の制御ゲート５９用に得られる。 この特性は静電ギャップを示し、その大きさはどんなオフセット電荷にも依存する。

オフセット電荷は、第１の量子ドット２４上のあらゆる過剰電荷に起因する貢献を含むものである。 かくして、

第１量子ドット２４上の過剰電荷の有無が判定される。

さもなくば、或いはさらに加えて、第３の制御ゲート６

０を第２の量子ドット２５上の電荷検出に用いることもできる。 単一の電位計によるたった一回の計測が２つの量子ドット２４，２５のいずれが過剰電荷を蓄積するかの判定に必要になるが、２つの電位計を用いて２つの計測を行なうことが有利であり、何故なら個々の結果は当然無相関であるからである。 【００８４】第１及び第２のステップはここで、同じ所定時間ｔを用いてＮ回繰り返される。 計測値は、｜０＞

^sと｜１＞

^sの統計的合成に用いられ、変換Ｕ

_tの効果判定がなされる。 ０へ帰着する計測値の数がｎ

₀で、１へ帰着する計測値の数がｎ

₁であるとすると、初期状態｜

０＞の変換Ｕ

_tは、下記の式（６）のごとく推定される。 【００８５】 【数６】 【００８６】ここで、ｅ

ⁱ

^θは位相項である。 位相項は、量子ドット２４，２５間の電荷分布を変更するものである。 電荷分布は、例えば第２及び第３の制御ゲート５９，６０を電位計として用いる追加的な計測を使用することにより割り出される。 しかしながら、計測は第２

のトンネル障壁を低下させる間に実行される。 【００８７】例えば、直交状態２

^-1/2 （｜０＞＋｜１

＞）と２

^-1/2 （｜０＞−｜１＞）は、位相ｅ

ⁱ

^πだけ異なる。 前者は、量子ドット２４，２５間の中間点において非ゼロの対称的な波動関数を有している。 後者は、中間点においてゼロとなる非対称的な波動関数を有する。

かくして、対称的な波動関数と非対称的な波動関数は、

量子ドット２４，２５間の中間点における電荷分布を測定することにより識別される。 【００８８】かくして、結合量子ドット装置５７は、いわゆるアダマール変換Ｕ

_Hの実行に必要な周期ｔの決定に用いることができ、ここでは｜０＞が等量の重ね合わせ、すなわち２

^-1/2 （｜０＞＋｜１＞）に用いられる。

アダマール変換Ｕ

_Hは、量子アルゴリズムによく用いられる下記の式（７）、（８）を用いたユニタリ変換である。 【００８９】 【数７】 【００９０】 【数８】 【００９１】例えば、アダマール変換Ｕ

_Hは、新たな基底状態の規定に従う式（９）、（１０）に用いることができる。 【００９２】 【数９】 【００９３】 【数１０】 【００９４】これは、ヒルベルト空間における初期状態の４５°の回転を表わしている。 勿論、タイミングの異なるパルスを初期状態を異なる角度だけ回転させるのに用いることもできる。 【００９５】多重量子ビットシステム図１３を参照するに、３量子ビットコンピュータ７６は３列の結合量子ドットユニット７７，７８，７９を備える。 【００９６】各量子ドットユニット７７，７８，７９

は、ソース領域８１とドレイン領域８２の間に配設したチャンネル領域８０を備える。 各チャンネル領域は、第１、第２、第３の幅狭チャンネル領域８３，８４，８５

を含んでおり、それらが第１、第２、第３のトンネル障壁（図示せず）を規定している。 各チャンネル領域はさらに、第１及び第２の幅広チャンネル領域８６，８７を含んでいて、それらが第１及び第２の量子ドット８８，

８９を規定している。 チャンネル８０の第１及び第２の幅広チャンネル領域８１，８２は、若干異なる直径を有する。 第１、第２、第３の表面ゲート９０，９１，９２

が備わっている。 第２の表面ゲート９１は第２のドット間トンネル障壁の障壁高さを可変するのに用いられる。

第１と第３の表面ゲート９０，９２は、幅広チャンネル領域８６，８７上に配置されていて、量子ドット８８，

８９の位置エネルギーを昇降する。 【００９７】第１及び第２の単一量子ドット電位計９

３，９４もまた、システムの計測用に備わっている。 第１の電位計９３は、第１の量子ドットユニット７７の第１の量子ドット８８及び第３の量子ドットユニット７９

の第２の量子ドット８９を計測するよう構成されている。 【００９８】３ビット量子コンピュータ７６は、前述したトレンチ隔離を用いたシリコン−ゲルマニウム層を用いて組み立ててある。 【００９９】本例では、量子ドット８８，８９は相互に十分に接近していて、それらの状態は交絡されている。

しかしながら、それらを交絡させる必要のないことも理解されよう。 好ましくは、量子ドット８８，８９の各対は隣接対８８，８９から１００ｎｍに満たない距離しか離れていない。 かくして、３ビット量子コンピュータ７

６は、以下に記述するように、８個の数まで同時に格納できる。 【０１００】各結合量子ドットユニット７７，７８，７

９は、それぞれＡ，Ｂ，Ｃと名付けた量子ビットを規定している。 各量子ビットは、下記の方法により｜０＞の状態で用意される。 アダマール変換ＵＨは前述のごとく、適当なタイミングのパルスを各第２の表面ゲート９

０に印加することにより実行される。 かくして、各状態が｜０＞から２

^-1/2 （｜０＞＋｜１＞）へ変換される。

それ故に、システムの全状態は、下記の式（１１）で表わされる。 【０１０１】 【数１１】 【０１０２】ただし、｜ＸＸＸ＞は｜Ｘ

_A Ｘ

_B Ｘ

_C ＞を意味する。 【０１０３】上記のごとく、各量子ビットは第２のドット間表面ゲート９１にパルスを印加することにより変換することができる。 しかしながら、量子ビットＡなどの量子ビットの変換はまた、隣接する量子ビット、この場合量子ビットＢの状態という条件付きで行なわれる。 隣接する量子ビットＢの二極モーメントが量子ビットＡの状態エネルギーを変更する。 【０１０４】表面ゲートやレーザーやマイクロ波キャビティ（図示せず）を用いて、どの量子ビットを変換するかを制御することにより、包括的な時間依存電場をして量子コンピュータ７６に適用することもできる。 【０１０５】図１４（ａ），図１４（ｂ）を参照するに、第１及び第２の状態９５，９６、例えば｜０＞と｜

１＞或いは｜０'＞と｜１'＞は、量子ドット２４，２

５の寸法の違い及び／又は両者間の結合度に起因して生ずるエネルギーギャップΔＥにより分離される。 エネルギーギャップΔＥは、励起エネルギーｈバー・ωに対応しており、ｈバーはディラック定数であり、ωは励起周波数である。 【０１０６】包括場をω≠ω

_extのように周波数ω

_extにて適用した場合、それが状態９５，９６に何らの影響も及ぼすことはない。 しかしながら、例えばエネルギー差ΔＥ→ΔＥ'＝ｈバー・ω'をω'＝ω

_extとなるようにゲートバイアスを印加した場合、システムは第１の状態９５'と第２の状態９６'との間でラビ振動を行なうようになる。 変更された状態９５'，９６'の対応エネルギーレベルは、図１４（ｂ）に図示してある。 【０１０７】再び図１３を参照するに、それぞれ量子ビットＡ，Ｂ，Ｃを規定する第１、第２、第３、の量子ドットユニット７７，７８，７９について、｜０＞と｜１

＞の間にエネルギーギャップΔＥ

_(0->1)が存在する。 包括的な時間依存場を周波数ω

_extにて適用することは、

量子ビットに対し何らの効果ももたない。 しかしながら、第１の量子ドットユニット７７の第１のゲート９０

にパルスを印加して量子ビットＡを場に共鳴させた場合、量子ビットＡは｜０＞と｜１＞の状態間でラビ振動させられる。 パルス長を適当に選択することにより、他の２つの量子ビットＢ，Ｃは不変のまま、量子ビットＡ

を状態｜０＞から状態｜１＞へと変換することができる。 【０１０８】かくして、量子コンピュータ７６は、包括場と各量子ドットユニット７７，７８，７９用制御ゲート９０，９１，９２を用いていかなる初期状態にも調製することができる。 【０１０９】前記の３量子ビットシステムがｎ個の結合量子ドットユニットからなるｎ量子ビットシステムへ拡張できることは理解さるべきである。 【０１１０】３量子ビットコンピュータに対し他の修正が可能であることも理解さるべきである。 例えば、量子ドット８８，８９の幾つか或いは全てに各別に電位計を具備させることもできる。 例えば、このことは第２のシリコン−ゲルマニウム層を設け、結合量子ドットユニット７７，７８，７９の個々の量子ドット８８，８９の下側或いは上側に単一量子ドット電位計を組み立てることにより達成することができる。 【０１１１】２量子ビットＣＮＯＴゲート２量子ビットシステムは、処理Ｕ

_CNOTを行なう被制御Ｎ

ＯＴ（ＣＮＯＴ）として用いることができる。 ２量子ビットシステムは、第３の量子ドットユニット７９を取り除いて前述した３量子ビットシステムを修正することにより作ることができる。 さもなくば、３量子ビットシステムは、単純に第１及び第２の量子ドットユニット７

７，７８だけを用いることにより、２量子ビットシステムとして用いることもできる。 【０１１２】第１の量子ドットユニット７７はＴで表わした目標量子ビットを規定しており、その一方で第２の量子ドットユニット７８が制御量子ビットＣを規定している。 制御量子ビットＣが状態｜１＞である場合、目標量子ビットＴの状態は反転され、さもなくば制御量子ビットＣが状態｜０＞である場合には、目標量子ビットＴ

の状態は不変である。 かくして、処理Ｕ

_CNOTの効果は、

以下の式（１２）〜（１５）となる。 【０１１３】 【数１２】 【０１１４】 【数１３】 【０１１５】 【数１４】 【０１１６】 【数１５】 【０１１７】制御量子ビットＣの状態は、Ｕ

_CNOT処理を行なうときは不変である。 さらにまた、処理の繰り返しは目標ビットＴをその原初の状態に帰着させる。 【０１１８】図１５を参照するに、｜１＞

_C ｜０＞

_T ，｜

０＞

_C ｜０＞

_T ，｜０＞

_C ｜１＞

_T ，｜１＞

_C ｜１＞

_Tの状態９７，９８，９９，１００が図示されている。 前に説明したように、第１及び第２の量子ドットユニット７７，

７８は十分に接近していて、それらは静電的に相互作用する。 このため、「並列」状態｜０＞

_C ｜０＞

_T ９８は、

「反並列」状態｜１＞

_C ｜０＞

_T ９７よりも高エネルギーを有する。 【０１１９】ＣＮＯＴゲートは、前述したのと同様の方法で包括場を用いて動作する。 周波数ω

₀を有するパルス放射がなされ、それが状態｜１＞

_C ｜０＞

_T ９７と状態｜１＞

_C ｜１＞

_T １００の間の遷移へと代わる。 制御量子ビットＣを｜１＞

_Cに設定した場合、システムは｜１＞

_C

｜０＞

_Tと｜１＞

_C ｜１＞

_Tの状態９７，１００の間でラビ振動にさらされる。 かくして、適当なタイミングのパルスが目標ビットＴを｜０＞

_Tから｜１＞

_Tへ、或いは｜

１＞

_Tから｜０＞

_Tへ反転させる。 しかしながら、制御量子ビットＣが｜０＞

_Cに設定されているときは、システムは遷移を受けることはなく、何故ならエネルギーギャップが脱共鳴状態にあるからである。 【０１２０】常套的な実験的方法を用いることでパルスの持続期間と励起周波数が決定できることは理解さるべきである。 【０１２１】ＣＮＯＴ処理を基底状態｜０＞と｜１＞を参照して記述したが、共役基底状態｜０'＞と｜１'＞

も用い得ることは理解さるべきである。 【０１２２】量子アルゴリズム前述の結合量子ドット装置は、Ｕ

_H処理とＵ

_CNOT処理が実行でき、任意の量子ビット回転もまた実行することができる。 それ故、これらの処理を用いることにより、いかなるユニタリ変換Ｕも統合することができる。 【０１２３】ユニタリ処理は、量子アルゴリズムの構築に用いられる。 そうした一つのアルゴリズムがグラバー（Ｇｒｏｖｅｒ）の探索アルゴリズムであり、前記した「量子計算ならびに情報序論」頁１６６乃至１７１に記載されている。 このアルゴリズムは、下記の式（１６）

〜（１９）のごとく、アダマール変換Ｕ

_Hと他の二つの作用素Ｕ

_CvとＵ

_C0を用いる。 【０１２４】 【数１６】 【０１２５】 【数１７】 【０１２６】 【数１８】 【０１２７】 【数１９】 【０１２８】当業者には、２量子ビットのＣＮＯＴ処理と任意の単一量子ビット回転の連続から作用素Ｕ

_CvとＵ

_C0を作成できることは理解されよう。 【０１２９】量子セルラー自動機械装置図１６を参照するに、量子コンピュータ１０１は、エス・シー・ベンジャミン（Ｓ．Ｃ．Ｂｅｎｊａｍｉｎ）によるフィジカルレビューＡ、第６１巻（２０００年）の頁０２０３０１に記載の「量子ビットの局部制御を用いない並列量子計算用理論体系」にあるように、量子セルラー自動機械型理論体系に基づくものである。 【０１３０】量子コンピュータ１０１は、端から端まで配設された結合量子ドットユニット１０２，１０３，１

０４の一次元配列からなる。 各量子ドットユニット１０

２，１０３，１０４は、第１及び第２の量子ドット１０

８，１０９を規定する第１及び第２のローブ領域１０

６，１０７を備えたダンベル形状のチャンネル１０５

と、ドット間トンネル障壁（図示せず）を規定する接続領域１１０とからなる。 第１及び第２のローブ領域１０

６，１０７は、若干異なる寸法を有する。 第１の量子ドットユニット１０８の接続領域１１０

₁は、比較的幅広に構成されていて、第２の量子ドットユニット１０９の接続領域１１０

₂は、比較的幅狭に構成してある。 接続領域１１０の寸法は、各結合量子ドットユニットごとに列に沿って比較的幅広と比較的幅狭との間を行き来する。 これらの接続領域１１０は、それぞれＰ型とＱ型に指定されている。 各量子ドットユニット１０２，１０

３，１０４には第１及び第２の電極１１１，１１２が備わっている。 電極には、二重の目的がある。 第１に、初期状態を用意するのにそれぞれ用いるソース領域とドレイン領域として役立つ。 第２に、電極１１１，１１２の各対が量子ドット内のエネルギー状態を変更する電場を印加するためのゲートとして動作する。 第１及び第２の電位計は、一次元配列の各端部に配設してある。 【０１３１】量子コンピュータ１０１は、前述したトレンチ隔離を用いたシリコン−ゲルマニウム層を使用することにより組み立ててある。 【０１３２】量子ドット１０８，１０９の各対は、２レベルシステムである。 この場合、それぞれ状態２

^-1/2 （｜０＞＋｜１＞）、２

^-1/2 （｜０＞−｜１＞）を規定する基底状態｜０'＞と｜１'＞に選ばれる。 これらは、状態｜０＞と｜１＞の対称的ならびに非対称的な重ね合わせである。 量子ドット１０８，１０９の各対の２つのエネルギーレベル間のエネルギー分離は、ドット間トンネル障壁の寸法に従って、すなわちそれらがＰ型であるかＱ型であるかに応じて異なるものである。 【０１３３】前述したように、包括パルスは、例えばマイクロ波ソースと導波管搬送を用いることにより印加でき、これらは、第１及び第３の量子ドットユニット１０

２，１０４の量子ドット１０８，１０９などのＰ型トンネル障壁により結合させた量子ドット１０８，１０９内の変換に影響を及ぼすが、Ｑ型トンネル障壁、この場合第２の量子ドットユニット１０３の量子ドットにより結合させた量子ドット１０８，１０９に影響を及ぼすことはなく、その逆も真である。 【０１３４】雑音フィルタ図１７を参照するに、雑音フィルタ１１５は共通ソース領域１１７と共通ドレイン領域１１８との間に配設された複数のチャンネル領域１１６からなる。 各チャンネル領域１１６は、「ピンチ処理」されていて、第１、第２、第３の各幅狭チャンネル領域１１９，１２０，１２

１を生成する。 第１及び第２の幅広領域１２２，１２３

は幅狭領域１１９，１２０，１２１の間に形成されている。 複数のチャンネル領域１１６の提供は、フィルタ１

１５をして単一チャンネル装置よりも多量の電流を導通させる。 【０１３５】フィルタ１１５は、前述したトレンチ隔絶を用いてシリコン−ゲルマニウム層を使用して組み立ててある。 【０１３６】図１８を参照するに、一対のフィルタ１１

５が、電子装置１２４を雑音から隔絶するのに用いられる。 熱雑音を減らすため、装置１２４を例えば希釈冷蔵庫１２５を用いてミリケルビン温度まで冷却することもできる。 ファラデー籠といった電磁遮蔽を用いることもできる。 フィルタ１１５を、銅粉末フィルタなどの従来の雑音フィルタ１２６と併せ用いることもできる。 【０１３７】前述した実施例には、様々な変更を加えることができる。 例えば、三角ドープ処理したガリウムヒ素化合物を用いることもできる。

【図面の簡単な説明】 【図１】本発明の第１の結合された量子ドット装置の平面図である。 【図２】図１のＡ−Ａ'線に沿う断面図である。 【図３】本発明の空乏効果を示す第１の装置の平面図である。 【図４】第１の装置と等価な回路である。 【図５】図３のＢ−Ｂ'線に沿うエネルギー帯線図を示す図である。 【図６】異なる側方ゲート電圧における第１の装置用のソース・ドレイン電流対電圧のプロットを示す図である。 【図７】第１の装置用のソース・ドレイン電流対ゲート電圧のプロットを示す図である。 【図８】第１の装置用のソース・ドレイン電流対ゲート電圧の他のプロットを示す図である。 【図９】図９（ａ）は、大きなゲートバイアスを印加してただ１個の量子ドットを形成したときの第１の装置用の平衡帯エネルギー線図を示しており、図９（ｂ）は、
２個の量子ドットを形成したときの第１の装置用の平衡帯エネルギー線図を示す。 【図１０】図１０（ａ）と図１０（ｂ）は、第１の装置の組立方法を示す。 【図１１】第２の結合量子ドット装置の平面図である。 【図１２】結合量子ドット装置からなる単一の量子ビット量子コンピュータの平面図である。 【図１３】結合量子ドットユニット列からなる３個の量子ビット量子コンピュータの平面図である。 【図１４】図１４（ａ）は、印加ゲートバイアスをもたない波動関数エネルギー状態の該略図であり、図１４
（ｂ）は、印加ゲートバイアスを有する波動関数エネルギー状態の該略図である。 【図１５】ＣＮＯＴゲート動作の概略図である。 【図１６】結合量子ドットユニット列からなる量子セルラー自動機械装置の平面図である。 【図１７】並列な複数の量子ドット対からなる雑音フィルタの平面図である。 【図１８】電子装置と共に用いたフィルタの概略図である。 【符号の説明】 １、３４：レーザー、２：干渉計、３：光学媒質、４：
レーザーソース、１２：コヒーレント光システム、１
３：光増幅器。