权利要求

하이브리드 양자 회로 어셈블리{Hybrid quantum circuit assembly}

본 발명은 일반적으로 양자 컴퓨터들과 관련된 것으로, 더욱 구체적으로는 하이브리드 양자 회로 어셈블리와 관련된 것이다.

본 출원은, 2014년 5월 29일에 출원된 미국 특허 출원 제 14/290457호에 대한 우선권을 주장하며, 상기 출원의 내용은 전체로서 참조에 의해 본원에 통합된다.

기존(classical) 컴퓨터는 기존 물리 법칙들에 따라 상태를 변화시키는 정보의 2진수 비트들을 처리함으로써 동작한다. 이러한 정보 비트들은 AND 및 OR 게이트들과 같은 간단한 로직 게이트들을 사용함으로써 수정될 수 있다. 상기 이진수 비트들은 로직 1(예를 들어, 높은 전압) 또는 로직 0(예를 들어, 낮은 전압) 중 어느 하나를 나타내기 위해 상기 로직 게이트의 출력에서 발생하는 높은 에너지 레벨 또는 낮은 에너지 레벨에 의해 물리적으로 생성된다. 두 개의 정수들을 곱하는 알고리즘과 같은 기존 알고리즘은 이러한 간단한 로직 게이트들의 롱 스트링(long string)으로 분해될 수 있다. 기존 컴퓨터와 같이, 양자 컴퓨터 역시 비트들과 게이트들을 가진다. 로직 0들과 1들을 사용하는 것 대신에, 양자 비트(“큐비트(qubit)”)는 양쪽 가능성들을 동시에 점유하기 위해 양자 역학을 이용한다. 이런 능력은 양자 컴퓨터가 기존 컴퓨터의 효율보다 지수적으로 더 큰 효율로 특정 문제들을 해결할 수 있다는 것을 의미한다.

일 실시예에 따르면, 하이브리드 큐비트(Hybrid qubit) 회로 어셈블리가 제공된다. 조셉슨(Josephson) 접합들의 제1 복수개의 세트는 회로의 두개의 노드들 사이의 제1 경로에 직렬적으로 배치된다. 조셉슨 접합들의 제2 복수개의 세트는 직류 초전도 양자 간섭 디바이스(DC SQUID)를 형성하기 위해 서로 병렬로 배치된다. 상기 DC SQUID는 상기 조셉슨 접합들의 제1 복수개의 세트와 병렬로 위치한다. 커패시터는 상기 조셉슨 접합들의 제1 복수개의 세트 및 상기 DC SQUID 각각과 병렬로 위치한다.

다른 실시예에 따르면, 임의의 상태에서 하이브리드 큐비트 회로 어셈블리를 준비하기 위한 방법이 제공된다. 상기 방법은 상기 하이브리드 큐비트를 제1 제어 플럭스를 통해 트랜스몬 레짐(Transmon regime)으로부터 플럭스 레짐(flux regime)으로 단열적으로 전이(transition)시키는 단계 및 상기 플럭스 레짐과 연관된 혼성화 갭(hybridization gap)을 통해 스윕 레이트(sweep rate)로 제2 제어 플럭스를 빠르게 전이시키는 단계를 포함한다. 그 다음에, 상기 하이브리드 큐비트는 제1 제어 플럭스를 통해 플럭스 레짐으로부터 트랜스몬 레짐으로 단열적으로 전이된다.

또 다른 실시예에 따르면, 하이브리드 큐비트 회로 어셈블리를 통해 싱글 큐비트 회전을 수행하기 위한 방법이 제공된다. 하이브리드 큐비트는 기존 제어를 통해 트랜스몬 레짐으로부터 플럭스 레짐으로 빠르게 전이되고, 회전의 목표 크기의 함수인 듀레이션을 갖는 시간 기간동안 플럭스 레짐에 유지된다. 그 다음에, 하이브리드 큐비트는 기존 제어를 통해 플럭스 레짐에서 트랜스몬 레짐으로 빠르게 다시 전이된다.

상기 하이브리드 큐비트 어셈블리의 특징들, 대상들 및 장점들은 도면들을 참조할 때 아래에 명시된 상세한 설명으로부터 더욱 명확해질 수 있다.
도 1은 하이브리드 양자 회로를 도시한다.
도 2는 플럭스 큐비트 레짐(regime)에서 동작할 때 하이브리드 양자 회로 어셈블리에 대한 에너지 다이어그램을 도시한다.
도 3은 트랜스몬(transmon) 큐비트 레짐에서 동작할 때 하이브리드 양자 회로 어셈블리에 대한 에너지 다이어그램을 도시한다.
도 4는 양자 회로의 일 구현을 도시한다.
도 5는 도 4의 상기 하이브리드 양자 회로 어셈블리에 대한 에너지 다이어그램을 도시한다.
도 6은 하이브리드 양자 회로 어셈블리의 일 구현을 도시한다.
도 7은 하이브리드 큐비트 회로 어셈블리의 트랜스몬 레짐에서 임의의 상태를 준비하기 위한 방법을 도시한다.
도 8은 도 7의 상기 방법의 일 예시 구현을 나타내는 예시적인 펄스 다이어그램을 도시한다.
도 9는 도 7의 상기 방법의 예시 구현을 나타내는 에너지 다이어그램을 도시한다.
도 10은 도 7의 상기 방법 동안 제1 제어 플럭스의 값의 함수로서 트랜스몬 큐비트의 복수개의 에너지 상태들 각각의 집단(population)을 도시하는 차트이다.
도 11은 하이브리드 큐비트 회로 어셈블리를 이용하여 싱글 큐비트 회전을 수행하기 위한 방법을 도시한다.
도 12는 도 11의 상기 방법의 일 예시 구현을 나타내는 예시적인 펄스 다이어그램을 도시한다.
도 13은 도 11의 상기 방법의 예시 구현을 나타내는 에너지 다이어그램을 도시한다.

하이브리드 양자 회로 어셈블리는 플럭스 큐비트 또는 트랜스몬 큐비트 중 어느 하나로써 동작할 수 있다. 상기 회로는 이런 두가지 기능들 사이에서 전이될 수 있거나, 또는 제어 플럭스를 상기 회로에 제공하기 위해 큐비트 회로 어셈블리와 유도적으로 결합되는 전류 드라이버와 같은, 기존 제어를 조절함으로써 레짐들을 동작시킬 수 있다. “기존(classical)”이라는 용어는 제어방식이 기존 물리의 법칙들에 따라 일반적으로 동작함을 의미한다. 플럭스 및 트랜스몬 큐비트 둘다의 장점들을 선택적으로 제공하는 것에 더하여, 제안된 어셈블리는 임의의 양자 회전들을 포함하는 다양한 양자 동작들을 수행하기 위해 플럭스 큐비트 및 트랜스몬 큐비트 레짐들 사이에서 스위칭될 수 있다.

트랜스몬 큐비트는 그것의 긴 코히어런스 시간(coherence time) 때문에 확장 가능한 양자 컴퓨팅 아키텍처(quantum computing architecture)를 위한 가장 유망한 장치들 중 하나로 고려된다. 트랜스몬 큐비트는 소위 회로 QED 아키텍처 내에서 동작하며, 큐비트는 커플링 버스, 필터 및 판독 장치로서 동시에 기능하는 하이 큐 공진기(high Q resonator)와 강하게 결합된다. 유감스럽게도, 기존의 트랜스몬 큐비트들은 일반적으로 싱글-큐비트 게이트들을 실현하기 위해 마이크로파 펄스들을 요구한다. 플럭스 큐비트들은 판독(read-out) 및 상태 준비(state preparation)를 위해 사용될 수 있으나, 트랜스몬의 긴 코히어런스 시간이 부족할 수 있다. 여기에 설명된 하이브리드 양자 회로 어셈블리는 트랜스몬 큐비트가 마이크로파 펄스들에 대한 요구없이 싱글 큐비트 게이트들, 상태 준비 및 판독을 실현하도록 허용하며, 이런 능력은 로컬(local)의 온 칩 디지털 제어 회로를 이용하여 이러한 하이브리드 큐비트들의 큰 스케일 집적으로의 길을 열어준다.

도 1은 하이브리드 양자 회로 어셈블리를 도시한다. 도시된 하이브리드 양자 회로 어셈블리(10)는 회로의 두개의 노드들 사이의 제1 경로 상에 직렬로 배치되는 조셉슨 접합들(12 및 14)의 제1 복수개의 세트를 포함한다. 조셉슨 접합들(16 및 18)의 제2 복수개의 세트는 직류 초전도 양자 간섭 디바이스(DC SQUID, 20)를 형성하기 위해 서로 병렬로 배치된다. DC SQUID(20)는 조셉슨 접합들의 제1 복수개의 세트와 병렬로 배치한다. 커패시터(22)는 조셉슨 접합들의 제1 복수개의 세트 및 DC SQUID 각각과 병렬로 배치된다.

하이브리드 양자 회로 어셈블리(10)는 제1 기존 제어(24)에 의해 DC SQUID(20)으로 제공되는 제1 제어 플럭스(Φ _α )를 기반으로 플럭스 큐비트 레짐에서 트랜스몬 큐비트 레짐으로 전이하도록 구성된다. 일례에서, 제1 기존 제어(24)는 DC SQUID(20)에 유도적으로 결합되는 루프로 제어 전류를 제공하는 상호 양자 로직(reciprocal quantum logic: RQL) 드라이버로서 구현될 수 있다. 제1 제어 플럭스(Φ _α )는 DC SQUID의 유효 임계 전류를 제어하며, 그 결과 유효 임계 전류(Ic)가 다음과 같이 표시될 수 있다.

Ic1는 DC SQUID(20)를 포함하는 조셉슨 접합들(16, 18) 각각의 임계 전류이고, Φ ₀ 는

웨버(Webers)와 거의 동일한 자기 플럭스 양자(magnetic flux quantum)이다.

Φ _α 이 DC SQUID(20)의 임계 전류가 조셉슨 접합들(12 및 14)의 제1 복수개의 세트의 임계 전류의 절반보다 크도록 튜닝될 때(즉,

), 큐비트는 플럭스 큐비트처럼 동작하고, 그것의 기저(basis) 상태들은 좌측― 및 우측―순환 영구 전류 상태들인 |L〉 및 |R〉이다. 임계 전류가 이러한 같은 레벨에 있을 때, 큐비트의 포텐셜(potential) 에너지는 좌측― 및 우측―순환 영구 전류 상태들을 포함하는 두개의 포텐셜 우물(well)들을 분리시키는 상승된 에너지의 장벽을 갖는 이중-우물 형태를 가진다. 가 감소되면, 좌측 및 우측 우물들 사이의 장벽의 높이가 또한 감소되고, |L〉 및 |R〉 상태들은 플럭스 큐비트에서 예상되는 대로 혼성화된다. DC SQUID의 임계 전류가 제어 클럭스(Φ

_α ) 에 의해 추가적으로 감소될 때, 우물들 사이의 장벽은 소멸되고 큐비트 포텐셜은 싱글 우물, 비선형 오실레이터가 된다. 이러한 점에서, 하이브리드 양자 회로 어셈블리(10)는 트랜스몬 큐비트처럼 동작한다.

하이브리드 양자 큐비트 어셈블리(10)는 기본적으로 다른 동작 레짐들 사이에서 큐비트를 이동시키기 위해 포텐셜 에너지 장벽의 튜닝가능성(tunability)을 이용하여 다수의 장점들을 제공한다. 예를 들어, 큐비트의 트랜스몬 동작 레짐은 주어진 양자 동작을 위한 시작점으로서 사용될 수 있고, 플럭스-큐비트 유사 레짐은 싱글 큐비트 회전들, 상태 준비 및 판독을 수행하기 위해 제어 플럭스 Φ _α 를 통하여 액세스될 수 있다. 이러한 기능들을 수행하기 위한 방법들은 도면 7-13에서 상세히 기술된다. 따라서, 이러한 기능들 각각은 마이크로파 펄스들의 사용 없이 수행될 수 있으며, 회로 어셈블리(10)의 큰 스케일 집적을 포텐셜을 크게 향상시킨다.

도 2는 플럭스 큐비트 레짐(regime)에서 동작할 때 하이브리드 양자 회로 어셈블리에 대한 에너지 다이어그램(30)을 도시한다. 이러한 경우에, DC SQUID(20)의 임계 전류(

)는 조셉슨 접합들의 제1 복수개의 세트의 임계 전류의 절반보다 큰 값을 가지고, 즉, 이다. 도시된 에너지 다이어그램에서 에너지 상태들 |L〉 및 |R〉을 분리하는 에너지 장벽(32)이 에너지 상태들 사이의 대칭 점에 위치하도록 제2 제어 플럭스는 선택된 값에 있는 것으로 가정된다. 그러나, 좌측 및 우측 우물들 간의 비대칭성 및 에너지 레벨들 간의 연관된 에너지 차이가 제2 제어 플럭스에 반응한다는 것이 이해될 것이다.

도 3은 트랜스몬(transmon) 큐비트 레짐에서 동작할 때 하이브리드 양자 회로 어셈블리에 대한 에너지 다이어그램(50)을 도시한다. 이러한 경우에, DC SQUID(20)의 임계 전류(

)는 조셉슨 접합들의 제1 복수개의 세트의 임계 전류의 절반보다 작은 값을 가지고, 즉, 이다. 트랜스몬 큐비트 레짐에서 포텐셜은 에너지 레벨들 사이의 간격들에서 매우 적은 퍼센트 차이를 가지도록, 다시 말해 ~매우 적은 퍼센트 차이가 나도록, 부조화(anharmonic)하며, 여기서, 은 |1〉과 |2〉 에너지 상태들 사이의 간격이고 은 |0〉과 |1〉 에너지 상태들 사이의 간격이다.

도 4는 양자 회로(100)의 일 구현을 도시한다. 회로(100)는 커플링 커패시터(104)를 통해 하이브리드 양자 회로 어셈블리(110)와 연결되는 전송 라인 공진기(102)를 포함한다. 하이브리드 양자 회로 어셈블리(110)는 세개의 병렬 경로들을 포함하고, 이들 경로들은 직렬로 연결된 두개의 조셉슨 접합들(112 및 114)을 갖는 제1 경로, 션트 커패시터(116)을 갖는 제2 경로, 및 DC SQUID(120)를 갖는 제3 경로이다. DC SQUID(120)는 병렬로 연결된 두개의 조셉슨 접합들(122, 124)로부터 형성된다.

시스템 제어(126)는 제1 기존 제어(130)와 제2 기존 제어(140)에 동작적으로 연결되며, 그 결과 시스템 제어는 제1 및 제2 제어 플럭스들의 각각의 크기들을 제어할 수 있다. 예를 들어, 시스템 제어(126)는 전용(dedicated) 하드웨어, 범용 컴퓨터 상에서 실행되는 소프트웨어 또는 펌웨어, 또는 소프트웨어와 전용 하드웨어의 소정의 조합으로 구현될 수 있다. 제1 기존 제어(130)는 제1 제어 플럭스(Φ _α )를 DC SQUID(120)에 제공함으로써, |L〉 및 |R〉 상태들과 연관된, 포텐셜 에너지 우물들의 깊이, 또는 그보다는 이들을 분리하는 장벽의 높이를 제어하도록 구성된다. 상태들 사이의 장벽은 시스템이 트래스몬 큐비트로서 동작하도록 허용하기 위해 무시가능한 높이로 튜닝될 수 있다. 제1 기존 제어(130)는 제1 RQL 드라이버(132)와 DC SQUID(120)에 유도적으로 결합되는 제1 전류 루프(134)를 포함한다. 제2 기존 제어(140)는 제2 제어 플럭스(Φ _α )를 회로로 제공함으로써 큐비트 포텐셜의 대칭성을 제어하도록 구성된다. 제2 기존 제어(140)는 제1 RQL 드라이버(142)와 하이브리드 양자 회로 어셈블리(110)에 유도적으로 결합되는 전류 루프(144)를 포함한다.

도 5는 도 4의 상기 하이브리드 양자 회로 어셈블리에 대한 에너지 다이어그램(150)을 도시한다. 예를 들어, 에너지 다이어그램은 조셉슨 접합들의 모든 임계 전류들이 동일하여

이고, 션트 커패시턴스는 100fF이라고 가정한다. 도면에서, 수직축(152)은 하이브리드 양자 회로 어셈블리의 주파수이고, 제1 수평축(154)은 자기 플럭스 양자(Φ

₀ )의 단위에서 제1 기존 제어의 값(Φα)을 나타내고, 제2 수평축(156)은 자기 플럭스 양자(Φ

₀ )의 마이크로단위에서 대칭점(차트에서 0으로 표시됨)으로부터 제2 기존 제어의 편차값(Φ

_△ )을 나타낸다.

Φ _α >0.5Φ ₀ 에서 |L〉 및 |R〉의 에너지 축중(degeneracy)은 Φ _△ =0 일 때 발생하고, Φ _α <0.5Φ ₀ 에서 |L〉 및 |R〉의 에너지 축중은 Φ _△ =0.5 일 때 발생한다. Φ _α <0.58Φ ₀ 에서, 에너지 레벨들은 Φ _△ 로부터 거의 독립적이다. 이러한 레짐은 도 3의 형태를 가진 큐비트 포텐셜과 대응되고, 그 결과 큐비트는 비선형 양자 오실레이터의 상태들과 같은 상태들을 갖는 트랜스몬 큐비트로서 동작한다. Φ _α >0.58Φ ₀ 에서 큐비트 포텐셜은 두개의 로컬 포텐셜 우물들 사이의 사라지지 않는(non-vanishing) 장벽을 갖는, 도 2의 형태를 취한다. 이러한 레짐에서, 큐비트의 상태들은 명확한 좌측― 및 우측―순환 전류 상태들로 구성되고, 큐비트는 플럭스 큐비트로서 동작한다. 통상적인 플럭스 큐비트에서 처럼,

에서 상태들 |L〉 및 |R〉는 상호-우물 장벽(inter-well barrier)을 통한 터널링에 의해 혼성화되고, 그 결과 이 시점에서 상태들 |0〉 및 |1〉은 장벽의 높이에 의존하는 혼성화 갭(hybridization gap)을 갖는, |L〉 및 |R〉으로 구성되는 결합성(bonding)과 반결합성(anti-bonding) 오비탈(orbital)들로서 보여질 수 있다. 트랜스몬 레짐에서, 큐비트는 에너지 상태들 사이의 간격들이 조금의 퍼센트만큼 차이가 나는 부조화 상태를 유지한다. 부조화성(anharmonicity)은 접합들을 션팅시키는 커패시터의 값을 감소시킴에 따라 증가될 수 있다.

도 6은 하이브리드 양자 회로 어셈블리(180)의 일 구현을 도시한다. 도시되는 구현(180)은 엑스몬(Xmon) 큐피트 지오메트리에 기반한 평면적 구현을 나타낸다. 엑스몬 지오메트리는 각각의 중심점들에서 교차하는 두개의 수직 스트립들(strips)로 패터닝된 초전도 필름(182)을 포함한다. 예를 들어, 초전도 필름(182)은 절연 기판(183)의 상부 상에 패터닝된 알루미늄 필름으로서 구현될 수 있으며, 그 결과 초전도 필름은 절연 영역에 의해 연관된 바닥면(184)으로부터 분리된다. 일 구현에서, 초전도 필름(182)의 각각의 스트립은 대략 300 마이크로미터 길이와 대략 10 마이크로미터 폭일 수 있다.

초전도 필름(182)의 한쪽 끝에서, 제1 및 제2 조셉슨 접합들(186, 188)은 DC SQUID를 형성하기 위해 제1 초전도 필름(182)의 양측에 병렬로 제공된다. 제3 및 제4 조셉슨 접합들(190, 192)은 제1 초전도 필름(182)의 중간 라인과 동일선상에 배치된다. 초전도 필름(182)은 초전도 필름(182)과 바닥면(184) 사이의 인터디지테이티드(interdigitated) 커패시터(194)를 형성한다. 제1 제어 플럭스(Φ _α )는 바닥면과 접합들(186, 188)의 경계들에 의해 정의되는 루프의 공통 모드에 인가된다. 제2 제어 플럭스(Φ _△ )는 제3 및 제4 조셉슨 접합들(190, 192)을 가지는 트레이스(trace)에 의해 형성된 루프들 중 하나에 인가된다. 이러한 구현에서, 대칭점과 관련된 플럭스에 대한 포지티브 조정(a positive adjustment)은 플럭스를 하나의 루프에 인가함으로써 제공되고, 네거티브 플럭스는 플럭스를 다른 루프에 제공함으로써 제공된다. 이러한 배치는 두개의 제어 플럭스들이 최소의 크로스토크(cross-talk)를 가지고 서로 독립적으로 인가될 수 있도록 보장한다.

전술한 개시 내용을 통해, 양자 로직 게이트들을 생성하기 위한 다양한 방법들이 암시된다. 다음에 나오는 실시예들은 하이브리드 큐비트 어셈블리를 이용하여 양자 로직 동작들을 구현하기 위한 방법들을 명확히 설명하도록 제공된다. 이러한 방법들은, 전체적으로 또는 부분적으로, 기존 컴퓨터 메모리에 저장되고 하이브리드 양자 회로를 조작하기 위해 기존 컴퓨터 프로세서에 의해 실행 가능한 처리 단계들로서 구현될 수 있다.

도 7은 하이브리드 큐비트 회로 어셈블리의 트랜스몬 레짐에서 임의의 상태를 준비하기 위한 방법(200)을 도시한다. 상기 방법은 플럭스 및 트랜스몬 레짐들 사이에서 전이하기 위해 하이브리드 큐비트 회로 어셈블리와 연관된 제1 제어 플럭스(Φ _α )를 이용하고, 플럭스 레짐과 연관된 제2 제어 플럭스(

)는 좌측 및 우측 우물들 사이의 비대칭성 및 |L〉와 |R〉 에너지 레벨들 사이의 연관된 에너지 차이를 튜닝하는데 사용된다. 도 8은 상기 방법의 일 예시 구현을 나타내는 예시적인 펄스 다이어그램(220)을 도시한다. 도 9는 상기 방법의 예시 구현을 나타내는 에너지 다이어그램(230)을 도시다. 상기 방법은 하이브리드 큐비트가 제로(0)로 설정된 제2 제어 플럭스를 이용하여 트랜스몬 레짐으로 튜닝되는 것에서 시작한다. 202에서, 큐비트는 바닥 상태로 리셋된다. 204에서, 제2 제어 플럭스는 한정된 디튜닝(finite detuning)을 나타내는 목표값으로 튜닝된다. 목표값은 트랜스몬 큐비트에서 에너지 상태들의 목표 집단(population)에 따라 선택될 수 있다. 이 동작은 도 8 및 9에서 (1)로서 표시된다. 206에서, 제1 제어 플럭스는 플럭스 큐비트 레짐으로 단열적으로 스위핑(sweep)된다. 이 동작은 도 8 및 9에서 (2)로서 표시된다. 제2 제어 값의 디튜닝처럼, 제1 제어 플럭스에 대한 특정 최종 값은 에너지 상태들의 목표 집단에 따라 선택될 수 있다.

208에서, 제2 제어 플럭스는 비단열적으로 조절되어, 그 결과 큐비트는 혼성화 갭을 통해

에서 스위핑되며, 여기서 에너지 상태들 |L〉 및 |R〉 모두는 갭 에너지에 대한 스윕 레이트(rate)의 비율에 의존하는 가중치들을 통해 란다우-제너(Landau-Zener) 터널링에 기인하여 집단화(populated)된다. 이 동작은 도 8 및 9에서 (3)으로 표시된다. 208동안 제1 제어 플럭스는 혼성화 갭 에너지를 결정하고, 차례로 혼성화 갭 에너지는 트랜스몬 큐비트의 중첩 상태에서 란다우-제너 터널링 확률과 최종 가중치들을 결정한다. 210에서, 제1 제어 플럭스는 하이브리드 큐비트를 트랜스몬 레짐으로 되돌리기 위해 자신 원래의 값으로 되돌아가며, 이는 도 8 및 9에서 (4)로 표시된다. 이 단계 후에, |L〉 및 |R〉 상태들에서의 집단들은 트랜스몬 |0〉 및 |1〉 상태들로 맵핑된다. 그 다음에 제2 제어 플럭스는 그것의 원래 값으로 튜닝될 수 있고, 이는 도 8 및 9에서 (5)로 표시된다.

도 10은 자속 플럭스 양자의 단위들로서 표시되는, 206의 전이 이후의 제1 제어 플럭스의 값의 함수로서 도 7의 방법 이후에 트랜스몬 큐비트의 복수의 에너지 상태들 각각의, 수직축(252)에 의해 표시되는, 집단을 도시하는 차트(250)이다. 제1 라인(262)은 트랜스몬 레짐의 바닥 상태를 나타내고, 제2 라인(264)은 제1 들뜬(excited) 상태를 나타내고, 제3 라인(266)은 제2 들뜬 상태를 나타내고, 제4 라인(268)은 제3 들뜬 상태를 나타낸다. 차트로부터 볼 수 있듯이, 계산적 기저에서의 상태들의 집단, 즉 바닥 및 제1 들뜬 상태들은 임의의 상태에서 트랜스몬 큐비트를 준비하기 위해 제1 제어 플럭스의 값을 통해 제어될 수 있다. 계산적 기저로부터 제2 및 제3 들뜬 상태들로의 누설(leakage)은 많아야 20 퍼센트이고, 이는 (208)에서 제2 제어 플럭스의 슬루레이트(slew rate)를 감소시킴으로써 또는 Φ _△ - Φ ₀ 면에서 궤도를 최적화함으로써 최소화될 수 있다.

도 11은 하이브리드 큐비트 회로 어셈블리를 이용하여 싱글 큐비트 회전을 수행하기 위한 방법(300)을 도시한다. 상기 방법은 플럭스 및 트랜스몬 레짐들 사이를 전이시키기 위해, 하이브리드 큐비트 어셈블리와 연관된 제1 제어 플럭스(Φ _α )를 이용하며, 플럭스 레짐과 연관된 제2 제어 플럭스(

)는 |L〉 및 |R〉 에너지 상태들 사이의 장벽을 튜닝하기 위해 사용된다. 도 12는 상기 방법의 일 예시 구현을 나타내는 예시적인 펄스 다이어그램(320)을 도시한다. 도 13은 상기 방법의 예시 구현를 나타내는 에너지 다이어그램(330)을 도시한다. 트랜스몬의 { |0〉, |1〉 } 기저에서 기록된 트랜스몬 레짐에서의 큐비트의 해밀토니안(Hamiltonian)은 에 의해 주어지며, 여기서 는 레벨 간격(level spacing)이고 는 파울리 연산자(Pauli operator)이다. 큐비트가 플럭스 레짐으로 튜닝될 때, 큐비트의 해밀토니안은 로 변화하고 트랜스몬의 축으로부터 기울어진 양자화 축을 따라서 고유 상태들을 가진다. 양자화 축의 배향(orientation)은 회전하는 동안 제1 및 제2 제어값들을 위해 선택된 값들 모두에 의존한다. 큐비트가 트랜스몬 레짐에서의 초기 상태(initial state)로부터 플럭스 레짐에서의 포인트( , )로 빠르게 스위핑될 때, 큐비트의 원래 상태, a|0>+b|1>, 는 새로운 양자화 축에 대하여 전진(process)을 시작할 것이다. 그 다음에 싱글 큐비트 회전은 목표 회전축을 정의하는 포인트로의 빠른 스윕, 큐비트가 전진하는 자유 진화(free evolution)의 규정된 기간 동안 그러한 포인트에서의 대기, 그 다음에 큐비트를 트랜스몬 레짐으로 빠르게 다시 스위핑하는 것을 통해 실현될 수 있다.

상기 방법(300)을 시작하기 전에, 큐비트는 트랜스몬 레짐 상태에 있다. 제2 제어 플럭스를 위한 값은 싱글 큐비트 회전의 목표축을 따라 선택될 수 있고, 제2 제어 플럭스는 그 값으로 튜닝될 수 있으며, 이는 도 12 및 도 13에 (1)로서 표시된다. 302에서, 하이브리드 큐비트는 트랜스몬 레짐으로부터 플럭스 레짐으로 제1 제어 플럭스를 통해 빠르게(즉, 비단열적으로) 전이된다. 예를 들어, 기존 제어 메커니즘은 시스템의 주파수와 비교하여 “빠른” 레이트에서 전이될 수 있고, 이는 시스템의 주파수와 비교하여 느린 단열적 전이와 반대된다. 이것은 도 12 및 13에서 (2)로서 표시된다. 304에서, 하이브리드 큐비트는 회전의 목표 크기의 함수인 듀레이션(duration)을 가지는 시간 기간 동안 플럭스 레짐에서 유지된다. 이 시간동안, 큐비트 상태는 회전의 목표 크기가 달성될 때까지 회전의 축 주위로 전진한다. 일 구현에서, 회전의 축은 플럭스 레짐에서 에너지 장벽의 대칭성을 제어하는 제1 제어 플럭스 및 제2 제어 플럭스의 값들로부터 결정된다. 306에서, 큐비트는 하이브리드 큐비트를 플럭스 레짐으로부터 트랜스몬 레짐으로 빠르게 다시 전이시킨다. 이러힌 전이는 도 12 및 도 13에서 (3)으로서 표시된다. 그 다음에 제2 제어값은 도 12 및 도 13에서 (4)로서 표시되는 원래값으로 돌아갈 수 있다.

본 발명은 설명적으로 기술되었다. 따라서, 본 개시 내용을 통해 사용된 용어는 한정하는 방식보다는 예시적인 것으로 판독되어야 한다. 비록 본 발명의 사소한 수정들이 당해 기술분야에 정통한 자에게 발생하더라도, 본 명세서에 보증된 특허의 범위 내에서 정의되도록 의도된 것은 여기에서 기여된 기술에 대한 진보의 범위 내에 분별있게 포함되는 모든 그러한 실시예들이며, 이러한 범위가 제한되지 않아야 함을 이해해야 할 것이다.