本発明は、極低温で動作する超伝導集積回路で使用されるドライバ回路に関する。 本発明は特に、超低消費電力で且つ超高速動作可能な単一磁束量子（ＳＦＱ）素子を用いた超伝導集積回路に関するもので、より具体的には超伝導ランダムアクセスメモリ（ＲＡＭ）のメモリセルアレイを駆動するドライバ回路及びドライブ方法に関する。

超伝導集積回路には、大きく分けて２つの種類がある。 １つは、ジョセフソン接合の電流電圧特性に現れる強い非線形性を利用したもので、電圧型論理と呼ばれている。 電圧型論理は、半導体の集積回路で使用されている論理と同じ論理形式である。 もう１つは、ジョセフソン接合の電流位相特性の非線形性を利用したものでフラクソイド型論理と呼ばれている。

電圧型論理の超伝導集積回路は、一定の時間（例えばクロック周期の間）、一定の電圧（通常、状態“０”を零電圧レベル、状態“１”を所望の出力電圧レベルに設定する）を出力することを特徴とする回路であり、この電圧レベルに応じて論理動作を行う回路である。 電圧型論理の超伝導集積回路の動作信号は、回路の動作周期（クロック周期）の間は一定の値をとることからレベル信号とも呼ばれる。 電圧型論理の超伝導集積回路では、通常、マッカンバ係数が５０以上のアンダーダンピング状態のジョセフソン接合を交流電流でバイアスして使用する。 なお、マッカンバ係数は、ジョセフソン接合の特性を示す１つの定数であり、２πＩ _０ ＣＲ _Ｄ ^２ ／Φ _０で表される。 ここでＩ _０はジョセフソン接合の臨界電流値、Ｃはキャパシタンス、Ｒ _Ｄは抵抗、Φ _０は単一磁束量子を示す。 詳しくは、非特許文献１に記載されている。 マッカンバ係数が５０以上のジョセフソン接合は、一度電圧状態にスイッチすると、電源電流（バイアス電流）を零にしないと超伝導状態に戻らないため、通常、交流電源で使用される。 また、この様な特性から、電圧型論理のジョセフソン接合をラッチング素子と呼ぶこともある。

一方、フラクソイド型論理の超伝導集積回路は、磁束量子に起因したパルスを出力することを特徴とする回路であり、特に単一磁束量子（ＳＦＱ：Ｓｉｎｇｌｅ Ｆｌｕｘ Ｑｕａｎｔｕｍ）を情報の担体として使用する回路をＳＦＱ回路と呼んでいる。 ＳＦＱ回路は、単一磁束量子（ＳＦＱ）パルスの伝搬や回路の量子状態に応じて論理動作を行う回路であり、ＳＦＱ回路の動作信号がＳＦＱパルスであることからパルス論理とも呼ばれている。 ＳＦＱ回路では、通常、マッカンバ係数が１程度のオーバーダンピング状態のジョセフソン接合を直流電流でバイアスして使用する。 この様なＳＦＱ回路は、直流電源で動作し、超低消費電力で且つ超高速動作可能であるという特徴がある。

ランダムアクセスメモリでは、メモリセルは２次元のマトリックスアレイで構成される。 メモリセルへのアクセスは、このマトリックスアレイの行方向（横）と列方向（縦）の２方向からの信号の一致論理により行われる。 これにより２次元のマトリックスアレイの中の特定のメモリセルが選択されて、情報の書き込みや読み出しが行われる。 メモリセルの２次元マトリックスアレイでこの一致論理を行うためには、メモリセルアレイを駆動するドライバ回路の出力がレベル論理の信号（矩形波信号）であることが望ましい。 パルス幅が数ピコ秒以下のＳＦＱパルスで２方向の一致論理をとることは困難である。

従って、従来、超伝導ランダムアクセスメモリを構成するために、電圧論理型（レベル論理型）のラッチング素子で構成されたドライバ回路が用いられていた（例えば、特許文献１参照）。 しかし、電圧論理型のラッチング素子は、交流電源で動作させる必要があるため、消費電力や高速動作の観点から大きな問題点がある。 そのため、直流電源で動作する超伝導ドライバ回路も幾つか提案されているが、その中で代表的なものとして、図９に示す様な回路がある（非特許文献２参照）。

図９において、この回路は、ドライバゲート（Ｇ１）、リセットゲート（Ｇ２）、超伝導ストリップライン（ＳＬ１）、（ＳＬ２）、ダンピング抵抗（Ｒ _ｄ１ ）、（Ｒ _ｄ２ ）、及びバイアス抵抗（Ｒ _ｂ１ ）とから構成される。 信号出力端（Ｄ）とバイアス電流出力端（Ｅ）の間にドライバゲート（Ｇ１）とダンピング抵抗（Ｒ _ｄ１ ）が接続されている。 接続端（Ｆ）と接続端（Ｇ）の間にリセットゲート（Ｇ２）とダンピング抵抗（Ｒ _ｄ２ ）が接続されている。 信号出力端（Ｄ）と接続端（Ｆ）の間に超伝導ストリップライン（ＳＬ１）が接続され、バイアス電流出力端（Ｅ）と接続端（Ｇ）の間に超伝導ストリップライン（ＳＬ２）が接続されている。 バイアス電流出力端（Ｅ）はグランド（接地）に接続され、バイアス電流入力端（Ａ）に接続されたバイアス抵抗（Ｒ _ｂ１ ）を通して所望の値の直流のバイアス電流が供給される。 また、超伝導ストリップライン（ＳＬ１）とリセットゲート（Ｇ２）と超伝導ストリップライン（ＳＬ２）とで、被駆動線路となるループ回路を構成している。

ドライバゲート（Ｇ１）とリセットゲート（Ｇ２）は、所望の値の入力信号（矩形波信号）が入力されると電圧状態にスイッチする機能を有するゲートであり、２個のジョセフソン接合を含む超伝導ループとこの超伝導ループに磁気的に結合するように配置された１本の制御配線を有する磁界結合型量子干渉素子で構成される（非特許文献３参照）。

図１０に、上記従来技術の超伝導ドライバ回路の動作波形を示す。 図１０を用いてこの従来技術のドライバ回路の動作を説明する。

図１０において、縦軸は電流値、横軸は時間を示す。 また、太い実線で示した波形が超伝導ストリップライン（ＳＬ１）を流れる出力電流(Ｗ _ｃ ）、破線で示した矩形波がデータ信号(Ｗ _Ａ ）及びリセット信号(Ｗ _Ｂ ）である。

最初、バイアス抵抗（Ｒ _ｂ１ ）を介して供給されたバイアス電流は、超伝導状態にあるドライバゲート（Ｇ１）を介してグランド（接地）に流れている。 この状態で、ドライバゲート（Ｇ１）に矩形波のデータ信号(Ｗ _Ａ ）が入力されると、ドライバゲート（Ｇ１）は電圧状態にスイッチし、ドライバゲート（Ｇ１）に流れていたバイアス電流を超伝導ストリップライン（ＳＬ１）の方に注入する。 このため、超伝導ストリップライン（ＳＬ１）を流れる出力電流(Ｗ _Ｃ ）が増大しはじめ、一定時間後に所定の電流値に達する。 この時、ドライバゲート（Ｇ１）は、バイアス電流を超伝導ストリップラインに注入し且つ入力信号が零に立ち下がった時点で超伝導状態に戻るが、超伝導ストリップラインには一定の出力電流が流れ続ける。 次に、矩形波のリセット信号(Ｗ _Ｂ ）がリセットゲート（Ｇ２）に入力されると、リセットゲート（Ｇ２）が電圧状態にスイッチするので、超伝導ストリップラインを流れていた出力電流が減少し始め一定時間後に零になる。 この時、バイアス電流は元のドライバゲート（Ｇ１）を流れるようになり、初期状態に戻る。

以上の動作で、データ信号が入力された時に被駆動線路である超伝導ストリップラインに出力電流を送り出し、リセット信号によりこの出力電流を零にすることが出来る直流電源で動作可能な超伝導ドライバ回路を実現することが出来る。

特開平５−１９１２５３号公報

「超高速ジョセフソン・デバイス」、倍風館発行、３８頁 「IBM J. RES. DEVELOP.」, vol. 24, no. 2, pp. 143-154, Mar. 1980 「IBM J. RES. DEVELOP. FiG.2」, vol. 24, no. 2, pp. 143-154, Mar. 1980

しかしながら、従来の超伝導ドライバ回路は、データ信号及びリセット信号として矩形波の信号（レベル信号）が必要であり、単一磁束量子（ＳＦＱ）パルスでは動作しないという問題点があった。

本発明の目的は、データ信号及びリセット信号として単一磁束量子（ＳＦＱ）パルスの入力により動作し、所望のレベル信号を出力できる、直流電源で動作可能な超伝導ドライバ回路及びドライブ方法を提供することにある。

上記目的を達成するために、本発明では、単一磁束量子（ＳＦＱ）パルスの入力を受けて複数の単一磁束量子（ＳＦＱ）を発生する増幅ゲート（ＡＭＰ）と、増幅ゲート（ＡＭＰ）で発生した複数の単一磁束量子（ＳＦＱ）パルスが入力側に戻ることを防ぐバッファゲート（ＢＵＦ）と、増幅ゲート（ＡＭＰ）で発生した複数の単一磁束量子（ＳＦＱ）パルスにより一時的に電圧状態にスイッチする磁気結合型量子干渉ゲート（ＳＱＵＩＤ）とで構成されるドライバゲート及び同様の構成のリセットゲートを用いることで、単一磁束量子（ＳＦＱ）パルスの入力により動作し、且つ直流電源で動作可能な超伝導ドライバ回路を実現することが出来る。

前記したように、ＳＦＱ回路では、通常、マッカンバ係数が１程度のオーバーダンピング状態のジョセフソン接合を直流電流でバイアスして使用する。 ジョセフソン接合は、マッカンバ係数の値により動作特性が大きく変化する。 ＳＦＱ回路で使用されるマッカンバ係数が１程度のジョセフソン接合は、１個のＳＦＱパルスの入力によりジョセフソン接合がスイッチした時に一個のＳＦＱパルスを発生して自動的に超伝導状態に戻る。 このため直流電源で動作させることが出来る。 これに対して、電圧型論理の回路で使用されるマッカンバ係数が５０以上のジョセフソン接合（ラッチング素子）は、一度電圧状態にスイッチすると一定の電圧レベルを維持し（これはＳＦＱパルスが連続して発生している状態である）、電源電流を零にしない限り超伝導状態に戻らない。

一方、本発明の増幅ゲート（ＡＭＰ）で使用されるマッカンバ係数が５から１０程度のジョセフソン接合は、１個のＳＦＱパルスの入力により複数個のＳＦＱパルスを発生させることが出来る。 そして複数個のＳＦＱパルスを発生した後には、自動的に超伝導状態に戻るため直流電源で動作させることが出来る。 なお、マッカンバ係数は、実際のジョセフソン接合では幾つかの接合パラメータに依存するが、臨界電流密度が２．５ｋＡ／ｃｍ ^２から１０ｋＡ／ｃｍ ^２程度のＮｂ／ＡｌＯｘ／Ｎｂ接合では数万から数１００程度と大きいため、ジョセフソン接合に並列に所望の値の抵抗を接続することで、マッカンバ係数１或いは５から１０程度のジョセフソン接合を容易に実現することが出来る。

本発明の磁気結合型量子干渉ゲート（ＳＱＵＩＤ）は、出力するレベル信号と入力側のＳＦＱ信号との入出力の分離を行うために、ジョセフソン接合を含む超伝導ループに入力の制御配線を磁気的に結合させている。 この様な磁気結合型の入力方式では、通常、入力信号のエネルギーを、１００％ジョセフソン接合を含む超伝導ループに結合させることは困難であるため（通常数１０％程度のロスがある）、一個のＳＦＱパルスの入力では磁気結合型量子干渉ゲート（ＳＱＵＩＤ）をスイッチさせることは困難である。 このため、本発明では１個のＳＦＱパルスの入力により、複数個のＳＦＱパルスを発生させる増幅ゲート（ＡＭＰ）を使用している。 バッファゲート（ＢＵＦ）は、増幅ゲート（ＡＭＰ）で発生した複数個のＳＦＱパルスが入力側（ＳＦＱ回路側）に逆流することを防ぐゲートである。 従って、本発明の直流電源駆動型超伝導ループドライバ回路の前段のＳＦＱ回路において、ＳＦＱパルスが逆流しても問題ない構造になっている場合には、バッファゲート（ＢＵＦ）を付加する必要はない。

マッカンバ係数が５０以上のジョセフソン接合で構成された磁気結合型量子干渉ゲート（ＳＱＵＩＤ）は、一度電圧状態にスイッチすると電圧状態を維持しようとする。 ところが、磁気結合型量子干渉ゲート（ＳＱＵＩＤ）の負荷（被駆動線路）は超伝導線路のみで構成されている場合には最終的には負荷に電圧が発生しないため、被駆動線路に電流を送り出した後に磁気結合型量子干渉ゲート（ＳＱＵＩＤ）は自動的に超伝導状態にリセットする。 このため、磁気結合型量子干渉ゲート（ＳＱＵＩＤ）は、直流電源で動作させることが可能である。 磁気結合型量子干渉ゲート（ＳＱＵＩＤ）が超伝導状態にリセットした後も、被駆動線路は超伝導状態にあるため一定の出力電流が流れ続ける。 従って、この被駆動線路に流れ続ける出力電流をリセットするためには、被駆動線路中にリセットゲートを挿入して、被駆動線路を一時的に抵抗状態（電圧状態）にする必要がある。 本発明の直流電源駆動型超伝導ループドライバ回路のリセットゲートは、この目的のために挿入されたものである。

また、被駆動線路に流れる出力電流の値は、被駆動線路の特性インピーダンスの値とドライバゲート及びリセットゲートが一時的に電圧状態になったときの内部抵抗の値に大きく依存する。 このため、本発明では被駆動線路の特性インピーダンスに応じた値のダンピング抵抗Ｒ _ｄ１とＲ _ｄ２をそれぞれドライバゲートとリセットゲートに並列に接続することで、ゲートの内部インピーダンスの調整を行っている。 被駆動線路の特性インピーダンスをＺ _０ 、ドライバゲート及びリセットゲートが電圧状態にスイッチした時の内部抵抗をＲ _ｊとすると、ダンピング抵抗の値Ｒ _ｄはほぼ次の式で求めることができる。

Ｒ _ｄ ＝Ｚ _０ /（１−Ｚ _０ /Ｒ _ｊ ）

さらに、上の式から分るようにドライバゲート及びリセットゲートの内部インピーダンスＲ _ｊが被駆動線路の特性インピーダンスＺ _０より小さい場合には上式はマイナスとなり、被駆動線路の特性インピーダンスに整合させることが出来なくなる。 この場合には、本発明では、磁気結合型量子干渉ゲート（ＳＱＵＩＤ）を複数個直列に接続することで内部抵抗を複数個倍にして調整を行っている。

また、被駆動線路である超伝導ストリップラインの一部に挿入した小さな抵抗Ｒ _Ｌは、超伝導ループを形成する被駆動線路にトラップされた磁束を自動的に除去する役割を持つ。 また、超伝導ストリップラインで構成された被駆動線路の全インダクタンスをＬとして、時定数Ｌ/Ｒ _Ｌが直流電源駆動型超伝導ループドライバ回路の動作周期Ｔに比べて十分に大きくなるようにＲ _Ｌの値を小さく設定しておくことで、出力電流の減少をほとんど無くすことが出来る。

本発明の直流電源駆動型超伝導ループドライバ回路を複数個配置する場合には、直流電源に対して本発明の直流電源駆動型超伝導ループドライバ回路のバイアス電流線路を直列に接続するか、或いは並列に接続することで複数個の配置を構成することが出来る。 この時、直列接続した場合には、隣接する直流電源駆動型超伝導ループドライバ回路間の直流バイアス線路に適切な値のインダクタンスを挿入することで、一つの直流電源駆動型超伝導ループドライバ回路が電圧状態にスイッチした時に隣接する直流電源駆動型超伝導ループドライバ回路に与える影響を軽減する事が出来る。 一方、並列接続した場合には、各直流電源駆動型超伝導ループドライバ回路のバイアス電流入力端と直流電源との間に適切な値のインダクタンスを挿入することで、一つの直流電源駆動型超伝導ループドライバ回路が電圧状態にスイッチした時に隣接する直流電源駆動型超伝導ループドライバ回路に与える影響を軽減する事が出来る。 これにより回路全体の動作マージンの大きな直流電源駆動型超伝導ループドライバ回路を構成することが出来る。

本発明によればまた、バイアス電流入力端とバイアス電流出力端とデータ信号入力端及び信号出力端を有するドライバゲートと、電流入力端と電流出力端とリセット信号入力端を有するリセットゲートと、超伝導ストリップラインで構成された第一の被駆動線路と、超伝導ストリップラインで構成された第二の被駆動線路とで構成される直流電源駆動型超伝導ループドライバ回路に適用され、前記第一の被駆動線路の一端を前記ドライバゲートの信号出力端に接続し、前記第一の被駆動線路の他端を前記リセットゲートの電流入力端に接続し、前記第二の被駆動線路の一端を前記リセットゲートの電流出力端に接続し、前記第二の被駆動線路の他端を前記ドライバゲートの電流出力端に接続した構成とし、前記ドライバゲートのバイアス入力端に所望の値の直流電流が入力された状態で前記データ信号入力端への第一の単一磁束量子（ＳＦＱ）パルスの入力により前記ドライバゲートが一時的に電圧状態にスイッチし、前記第一の被駆動線路と前記リセットゲート及び前記第二の被駆動線路からなるループ線路に電流を注入し、前記リセットゲートのリセット信号入力端への第二の単一磁束量子（ＳＦＱ）パルスの入力により前記ループ線路に流れていた電流を零にすることを特徴とするドライブ方法が提供される。

本発明によれば更に、バイアス電流入力端とバイアス電流出力端とデータ信号入力端及び信号出力端を有するドライバゲートと、電流入力端と電流出力端とリセット信号入力端を有するリセットゲートと、超伝導ストリップラインで構成された被駆動線路と、前記被駆動線路の一端が前記ドライバゲートの信号出力端に接続され、前記被駆動線路の他端が前記リセットゲートの電流入力端に接続され、前記リセットゲートの電流出力端が接地に接続され、前記ドライバゲートの電流出力端が接地に接続された構成を有する直流電源駆動型超伝導ループドライバ回路に適用され、前記ドライバゲートのバイアス入力端に所望の値の直流電流が入力された状態で前記データ信号入力端への第一の単一磁束量子（ＳＦＱ）パルスの入力により前記ドライバゲートが一時的に電圧状態にスイッチし、前記被駆動線路と前記リセットゲートからなるループ線路に電流を注入し、前記リセットゲートのリセット信号入力端への第二の単一磁束量子（ＳＦＱ）パルスの入力により前記ループ線路に流れていた電流を零にすることを特徴とするドライブ方法が提供される。

本発明によれば更に、上記記載の直流電源駆動型超伝導ループドライバ回路を備えた超伝導集積回路が提供される。

本発明によれば、データ信号及びリセット信号として単一磁束量子（ＳＦＱ）パルスの入力により動作し、所望のレベル信号を任意の特性インピーダンスを有する被駆動線路に出力できる、直流電源で動作可能な超伝導ドライバ回路を実現できるという効果がある。 また、これらの直流電源駆動型超伝導ループドライバ回路を複数個配置しても同様の効果を得ることができる。 これにより、単一磁束量子（ＳＦＱ）素子で構成した超伝導ランダムアクセスメモリのメモリセルアレイを駆動する、直流電源で動作可能な超伝導ドライバ回路を実現できるという効果がある。

次に、本発明について図面を参照して説明する。

（第１の実施の形態）
図１は、本発明による直流電源駆動型超伝導ループドライバ回路の第１の実施の形態を示す等価回路図である。 まず、本超伝導ループドライバ回路の構成と機能について説明する。

第１の実施形態は、ドライバゲート（Ｇ１）、リセットゲート（Ｇ２）、超伝導ストリップライン（ＳＬ１）、（ＳＬ２）、ダンピング抵抗（Ｒ _ｄ１ ）、ダンピング抵抗（Ｒ _ｄ２ ）、及びバイアス抵抗（Ｒ _ｂ１ ）とから構成される。 信号出力端（Ｄ）とバイアス電流出力端（Ｅ）の間にドライバゲート（Ｇ１）とダンピング抵抗（Ｒ _ｄ１ ）が接続され、接続端（Ｆ）と接続端（Ｇ）の間にリセットゲート（Ｇ２）とダンピング抵抗（Ｒ _ｄ２ ）が接続されている。 信号出力端（Ｄ）と接続端（Ｆ）の間に超伝導ストリップライン（ＳＬ１）が接続され、バイアス電流出力端（Ｅ）と接続端（Ｇ）の間に超伝導ストリップライン（ＳＬ２）が接続されている。 バイアス電流出力端（Ｅ）はグランド（接地）に接続され、バイアス電流入力端（Ａ）に接続されたバイアス抵抗（Ｒ _ｂ１ ）を通して所望の値の直流のバイアス電流が供給される。 また、超伝導ストリップライン（ＳＬ１）とリセットゲート（Ｇ２）の磁気結合型量子干渉ゲート（ＳＱＵＩＤ）と超伝導ストリップライン（ＳＬ２）とで、被駆動線路となるループ回路を構成している。

図１では、超伝導ストリップライン（ＳＬ１、ＳＬ２）は、概略図で示したが、より具体的には図２に示すようなメモリセルアレイの一部分から構成される。 図２では、超伝導ストリップライン（ＳＬ１）は、ジョセフソン接合（Ｊ _１ ）を含む超伝導ループに磁気的に結合する様に配置された制御配線であり、メモリセルアレイを駆動するワード線に対応する。 超伝導ストリップライン（ＳＬ２）は、この制御配線のリターンラインに対応する。

ドライバゲート（Ｇ１）とリセットゲート（Ｇ２）は、同一の回路構成を有する。 この回路は、単一磁束量子（ＳＦＱパルス）の入力により少なくとも二つ以上の磁束量子を発生する増幅ゲート（ＡＭＰ）と、発生した磁束量子を入力側に逆流させないためのバッファゲート（ＢＵＦ）と、増幅ゲート（ＡＭＰ）の出力の磁束量子により一時的に電圧状態にスイッチする磁気結合型量子干渉ゲート（ＳＱＵＩＤ）とから構成される。

磁気結合型量子干渉ゲート（ＳＱＵＩＤ）は、マッカンバ係数が５０以上という特性を有する２個のジョセフソン接合（Ｊ _１ 、Ｊ _２ ）とインダクタンス（Ｌ _１ 、Ｌ _２ ）とから構成された超伝導ループと、この超伝導ループに磁気的に結合する様に配置された制御配線（インダクタンス（Ｌ _３ 、Ｌ _４ ））とから構成される。 増幅ゲート（ＡＭＰ）は、マッカンバ係数が５から１０程度のジョセフソン接合（Ｊ _３ ）とバイアス抵抗（Ｒ _ｂ２ ）で構成されている。 バッファゲート（ＢＵＦ）は、マッカンバ係数が１程度の２個のジョセフソン接合（Ｊ _４ ，Ｊ _５ ）とバイアス抵抗（Ｒ _ｂ３ ）で構成されている。 増幅ゲート（ＡＭＰ）とバッファゲート（ＢＵＦ）には、それぞれバイアス抵抗（Ｒ _ｂ２ ）とバイアス抵抗（Ｒ _ｂ３ ）を介して所望の値の直流のバイアス電流が供給される。 なお、Ｒ _１は増幅ゲート（ＡＭＰ）の負荷抵抗であり、複数個のＳＦＱパルスを発生させる増幅ゲート（ＡＭＰ）の特性を調整する役割もある。

図３に、本実施の形態の直流電源駆動型超伝導ループドライバ回路の動作波形の概略図を示す。 この動作波形に基づいて、本実施の形態の回路動作を説明する。 図３において、縦軸は電流値（ｍＡ）であり、横軸は時間（ｐｓ）である。 細い実線で示した動作波形Ｗ _ＡとＷ _Ｂは、それぞれドライバゲート（Ｇ１）のデータ信号入力端に入力されるＳＦＱパルスとリセットゲート（Ｇ２）のリセット信号入力端に入力されるＳＦＱパルス波形である。 破線で示した動作波形Ｗ _ＤとＷ _Ｅは、それぞれドライバゲート（Ｇ１）の磁気結合型量子干渉ゲート（ＳＱＵＩＤ）の制御配線を流れる電流（複数個のＳＦＱパルスが繋がって一つの山の様な波形になっている）とリセットゲート（Ｇ２）の磁気結合型量子干渉ゲート（ＳＱＵＩＤ）の制御配線を流れる電流波形である。 太い実線で示した動作波形Ｗ _Ｃは、被駆動線路であるループ回路を流れる電流の波形である。

ドライバゲート（Ｇ１）のデータ信号入力端（Ｂ）に入力されたＳＦＱパルス（図３のＷ _Ａの波形）は、インダクタンス（Ｌ _７ ）を介してバッファゲート（ＢＵＦ）のジョセフソン接合（Ｊ _５ ）に入力されるので、ジョセフソン接合（Ｊ _５ ）が一時的に電圧状態にスイッチする。 その結果、ＳＦＱパルスは、ジョセフソン接合（Ｊ _４ ）とインダクタンス（Ｌ _６ ）を介して増幅ゲート（ＡＭＰ）のジョセフソン接合（Ｊ _３ ）に入力される。 この時、ジョセフソン接合（Ｊ _３ ）は、マッカンバ係数が５から１０程度に設定されているので、複数個のＳＦＱパルスを発生する。 増幅ゲート（ＡＭＰ）で発生された複数個のＳＦＱパルス（図３のＷ _Ｄの波形）は、インダクタンス（Ｌ _５ ）を介して磁気結合型量子干渉ゲート（ＳＱＵＩＤ）の制御配線（インダクタンスＬ _３ ，Ｌ _４ ）に注入されることで、磁気結合型量子干渉ゲート（ＳＱＵＩＤ）が電圧状態にスイッチする。 その結果、磁気結合型量子干渉ゲート（ＳＱＵＩＤ）を介してグランドに流れていた直流のバイアス電流は、超伝導ストリップライン（ＳＬ１）の方に流れるようになる（図３のＷ _Ｃの波形の電流の立ち上がり領域）。 この電流は、リセットゲート（Ｇ２）の磁気結合型量子干渉ゲート（ＳＱＵＩＤ）と帰りの超伝導ストリップライン（ＳＬ２）を介してグランドに流れる（図３のＷ _Ｃの波形の平坦部の領域）。

以上の動作で、ＳＦＱパルスの入力により、被駆動線路であるループ回路に一定の電流を流すことが出来る。 被駆動線路であるループ回路は、リセットゲート（Ｇ２）が電圧状態にスイッチしないかぎり超伝導状態を維持しているので、ドライバゲート（Ｇ１）の磁気結合型量子干渉ゲート（ＳＱＵＩＤ）は、被駆動線路であるループ回路にバイアス電流を送り出した時点で超伝導状態に自動的にリセットされている。 次に、リセットゲート（Ｇ２）のリセット信号入力端（Ｃ）にＳＦＱパルスが入力されると（図３のＷ _Ｂの波形）、上記と同様の動作によりリセットゲート（Ｇ２）の増幅ゲート（ＡＭＰ）で複数個のＳＦＱパルスを発生し（図３のＷ _Ｅの波形）、これによりリセットゲート（Ｇ２）の磁気結合型量子干渉ゲート（ＳＱＵＩＤ）が電圧状態にスイッチする。 その結果、被駆動線路であるループ回路に流れていた電流は零に減少し（図３のＷ _Ｃの波形の電流の立ち下がり領域）、再びドライバゲート（Ｇ１）の磁気結合型量子干渉ゲート（ＳＱＵＩＤ）を介してグランドに流れるようになる。 リセットゲート（Ｇ２）の磁気結合型量子干渉ゲート（ＳＱＵＩＤ)も、ループ回路に流れていた電流を零に立ち下げてドライバゲート（Ｇ１）に戻した時点で超伝導状態に自動的にリセットされている。 また、ダンピング抵抗（Ｒ _ｄ１ ）は、ドライバゲート（Ｇ１）が電圧状態にスイッチした時のダンピング条件を調整するための抵抗で、この抵抗値を調整することで、被駆動線路であるループ回路に所望の出力電流を流すことが出来る。 ダンピング抵抗（Ｒ _ｄ２ ）は、リセットゲート（Ｇ２）が電圧状態にスイッチした時のダンピング条件を調整するための抵抗で、この抵抗値を調整することで、被駆動線路であるループ回路に流れていた電流を零に立ち下げることが出来る。

以上の動作により、ＳＦＱパルスの入力で動作し、所望のレベル信号を出力する直流電源で動作する超伝導ループドライバ回路を実現することが出来る。

また、図１において、具体的な回路定数は例えば以下のように設定することが出来る。

Ｊ _１ ＝０．１６ｍＡ，Ｊ _２ ＝０．１６ｍＡ，Ｊ _３ ＝０．２５ｍＡ，Ｊ _４ ＝０．１８ｍＡ，Ｊ _５ ＝０．２５ｍＡ，Ｌ _１ ＝２．６ｐＨ，Ｌ _２ ＝２．６ｐＨ，Ｌ _３ ＝４ｐＨ，Ｌ _４ ＝４ｐＨ，Ｌ _５ ＝０．５ｐＨ，Ｌ _６ ＝１ｐＨ，Ｌ _７ ＝２ｐＨ，Ｍ _１ ＝２ｐＨ，Ｍ _２ ＝２ｐＨ，Ｒ _ｄ１ ＝７５Ω，Ｒ _ｄ２ ＝７５Ω，Ｒ _１ ＝０．５Ω，Ｉ _ｂ１ ＝０．２ｍＡ、Ｉ _ｂ２ ＝０．２ｍＡ，Ｉ _ｂ３ ＝０．１５ｍＡ

ここでは、全てのジョセフソン接合は臨界電流密度Ｊ _ｃ =１０ｋＡ／ｃｍ ^２ 、Ｖ _ｍ ＝１０ｍＶのＮｂ／ＡｌＯｘ／Ｎｂ接合を想定した。 ジョセフソン接合Ｊ _１とＪ _２はマッカンバ定数β＝１８２、ジョセフソン接合Ｊ _３はマッカンバ定数β＝１０、ジョセフソン接合Ｊ _４とＪ _５はマッカンバ定数β＝１で動作するように設定されている。 Ｍ _１はインダクタンスＬ _１とインダクタンスＬ _３の間の相互インダクタンス、Ｍ _２はインダクタンスＬ _２とインダクタンスＬ _４の間の相互インダクタンスである。 また、本実施の形態では、被駆動線路である超伝導ストリップラインが図２に示したようなメモリセルアレイの制御配線或いはリターンラインである場合を想定している。 この場合の制御配線又はリターンラインの特性インピーダンスＺ _０は局所的には一定ではないが、平均値としてＺ _０ ＝２５Ωの場合を想定している。

以上説明したように、本実施の形態の直流電源駆動型超伝導ループドライバ回路により、データ信号及びリセット信号として単一磁束量子（ＳＦＱ）パルスの入力により動作し所望のレベル信号を出力できる、直流電源で動作可能な超伝導ドライバ回路を実現できるという効果がある。

本実施の形態では、被駆動線路としてメモリセルアレイの制御配線或いはリターンラインを想定したが、直列に抵抗を含まない超伝導線路であれば任意の構造の線路に対しても同様の効果を得ることが出来る。 さらに、本実施の形態では、超伝導ストリップライン（ＳＬ１）と超伝導ストリップライン（ＳＬ２）の特性インピーダンスは等しく２５Ωに設定したが、特性インピーダンスが異なる場合でもダンピング抵抗の値を調整することで、容易に同様の効果を得ることが出来る。

本実施の形態では、２個のジョセフソン接合で構成された磁気結合型量子干渉ゲート（ＳＱＵＩＤ）を使用したが、３個のジョセフソン接合で構成された磁気結合型量子干渉ゲート（ＳＱＵＩＤ）を用いても良い。

また、本実施の形態では、リセットゲート（Ｇ２）を超伝導ストリップライン（ＳＬ１）と超伝導ストリップライン（ＳＬ２）の間に接続したが、超伝導ストリップライン（ＳＬ１）の途中の任意の位置又は超伝導ストリップライン（ＳＬ２）の途中の任意の位置に配置しても同様の効果を得ることが出来る。

さらに、本実施の形態では、ドライバゲート（Ｇ１）およびリセットゲート（Ｇ２)を増幅ゲート（ＡＭＰ）とバッファゲート（ＢＵＦ）と磁気結合型量子干渉ゲート（ＳＱＵＩＤ）とで構成したが、本発明の直流電源駆動型超伝導ループドライバ回路の前段のＳＦＱ回路において、ＳＦＱパルスが逆流しても問題ない構造になっている場合には、増幅ゲート（ＡＭＰ）と磁気結合型量子干渉ゲート（ＳＱＵＩＤ）のみで構成しても同様の効果を得ることが出来る。

（第２の実施の形態）
図４は、本発明による直流電源駆動型超伝導ループドライバ回路の第２の実施の形態を示す等価回路図である。 本第２の実施の形態は、第１の実施の形態の構成において、リターンラインである超伝導ストリップライン（ＳＬ２）がなく、リセットゲート（Ｇ２）の接続端Ｇがグランド（接地）に接続されたことを特徴とする。 図１に示された要素と同じ要素には同一参照番号あるいは同一符号を付している。

本第２の実施の形態の回路の動作は、第１の実施の形態と同様であり、第１の実施の形態と同様の効果が得られる。 さらに、リターンラインである超伝導ストリップライン（ＳＬ２）がないため、被駆動線路全体のインダクタンスが小さくなり、第１に実施の形態に比べて高速動作が可能になるという効果もある。

（第３の実施の形態）
図５は、本発明による直流電源駆動型超伝導ループドライバ回路の第３の実施の形態を示す等価回路図である。 本実施の形態は、第１の実施の形態の構成において、ドライバゲート（Ｇ１）及びリセットゲート（Ｇ２）の磁気結合型量子干渉ゲート（ＳＱＵＩＤ）が、直列接続された２個の超伝導量子干渉素子で構成されことを特徴とする。 その他の構成は、第１の実施の形態の構成と同一の構成を有し、同一の要素には同一参照番号あるいは符号を付している。 本第３の実施の形態では、被駆動線路である超伝導ストリップラインの特性インピーダンスＺ _０が５０Ωと第１の実施の形態の２倍の大きさの場合を想定している。

［課題を解決するための手段］の項に記載した様に、被駆動線路の特性インピーダンスＺ _０がドライバゲート及びリセットゲートの内部インピーダンスＲ _ｊより大きい場合には、被駆動線路の特性インピーダンスに整合させることが出来なくなる。 被駆動線路の特性インピーダンスに整合する様に適切なダンピング抵抗を設定できない場合には、所望の値の出力電流が得られず誤動作が生じる場合もある。 さらに、出力信号を短い時間で立ち上げたり、或いは立ち下げることが出来なくなるので、ドライバ回路の高速動作が出来なくなる。 このため、本第３の実施の形態では、磁気結合型量子干渉ゲート（ＳＱＵＩＤ）を２個直列に接続することで内部抵抗を２倍にして、特性インピーダンス５０Ωの被駆動線路との整合を行っている。

また、図５において、具体的な回路定数は例えば以下のように設定することが出来る。

Ｊ _１ ＝０．１６ｍＡ，Ｊ _２ ＝０．１６ｍＡ，Ｊ _３ ＝０．２５ｍＡ，Ｊ _４ ＝０．１８ｍＡ，Ｊ _５ ＝０．２５ｍＡ，Ｊ _６ ＝０．１６ｍＡ，Ｊ _７ ＝０．１６ｍＡ，Ｌ _１ ＝２．６ｐＨ，Ｌ _２ ＝２．６ｐＨ，Ｌ _３ ＝４ｐＨ，Ｌ _４ ＝４ｐＨ，Ｌ _５ ＝０．５ｐＨ，Ｌ _６ ＝１ｐＨ，Ｌ _７ ＝２ｐＨ，Ｌ _８ ＝２．６ｐＨ，Ｌ _９ ＝２．６ｐＨ，Ｌ _１０ ＝４ｐＨ，Ｌ _１１ ＝４ｐＨ，Ｍ _１ ＝２ｐＨ，Ｍ _２ ＝２ｐＨ，Ｍ _３ ＝２ｐＨ，Ｍ _４ ＝２ｐＨ，Ｒ _ｄ１ ＝１５０Ω，Ｒ _ｄ２ ＝１５０Ω，Ｒ _１ ＝０．５Ω，Ｉ _ｂ１ ＝０．２ｍＡ、Ｉ _ｂ２ ＝０．２ｍＡ，Ｉ _ｂ３ ＝０．１５ｍＡ

ここでは、全てのジョセフソン接合は臨界電流密度Ｊ _ｃ ＝１０ｋＡ／ｃｍ ^２ 、Ｖ _ｍ ＝１０ｍＶのＮｂ／ＡｌＯｘ／Ｎｂ接合を想定した。 ジョセフソン接合Ｊ _１とＪ _２とＪ _６とＪ _７はマッカンバ定数β＝１８２、ジョセフソン接合Ｊ _３はマッカンバ定数β＝１０、ジョセフソン接合Ｊ _４とＪ _５はマッカンバ定数β＝１で動作するように設定されている。 Ｍ _１はインダクタンスＬ _１とインダクタンスＬ _３の間の相互インダクタンス、Ｍ _２はインダクタンスＬ _２とインダクタンスＬ _４の間の相互インダクタンス、Ｍ _３はインダクタンスＬ _８とインダクタンスＬ _１０の間の相互インダクタンス、Ｍ _４はインダクタンスＬ _９とインダクタンスＬ _１１の間の相互インダクタンスである。 上記した様に、被駆動線路である超伝導ストリップライン（ＳＬ１とＳＬ２）の特性インピーダンスＺ _０は５０Ωとして上記回路定数が設定されている。

本第３の実施の形態の回路の動作は、第１の実施の形態と同様であり、第１の実施の形態と同様の効果が得られる。 さらに、第１に実施の形態に比べて大きな特性インピーダンスの被駆動線路に整合が可能になるという効果もある。

本第３の実施の形態では、ドライバゲート（Ｇ１）及びリセットゲート（Ｇ２）の磁気結合型量子干渉ゲート（ＳＱＵＩＤ）を直列接続された２個の超伝導量子干渉素子で構成したが、所望の出力電流の値や被駆動線路の特性インピーダンスの値によっては、さらに多数の超伝導量子干渉素子を直列に接続しても同様の効果を得ることが出来る。

また、本第３の実施の形態では、第１の実施の形態の構成において、ドライバゲート（Ｇ１）及びリセットゲート（Ｇ２）の磁気結合型量子干渉ゲート（ＳＱＵＩＤ）が、直列接続された２個の超伝導量子干渉素子で構成したが、第２の実施の形態の構成において上記構成を採用しても同様の効果を得ることが出来る。

（第４の実施の形態）
図６は、本発明による直流電源駆動型超伝導ループドライバ回路の第４の実施の形態を示す等価回路図である。 本第４の実施の形態は、第１の実施の形態の構成において、小さな値の抵抗Ｒ _Ｌが被駆動線路である超伝導ストリップライン（ＳＬ１）と接続点Ｆとの間に挿入されたことを特徴とする。 その他の構成は、第１の実施の形態の構成と同一の構成を有し、同一の要素には同一の参照番号あるいは符号を付している。

本第４の実施の形態では、被駆動線路である超伝導ストリップラインＳＬ１とＳＬ２の全インダクタンスを２００ｐＨとして、本発明による直流電源駆動型超伝導ループドライバ回路を１０ＧＨｚのクロック周波数（周期Ｔ＝１００ｐｓ）で動作させる場合には、Ｌ／Ｔ＝２Ωに比べて十分に小さな値としてＲ _Ｌ ＝０．２Ω程度であれば良い。 これにより、被駆動線路を流れる出力電流の減少をほとんど無視できる。

本第４の実施の形態の回路の動作は、第１の実施の形態と同様であり、第１の実施の形態と同様の効果が得られる。 さらに、被駆動線路に挿入した小さな抵抗Ｒ _Ｌにより、被駆動線路である超伝導ループにトラップされた磁束を除去できるという効果もある。

また、本第４の実施の形態では、第１の実施の形態の構成において、小さな値の抵抗Ｒ _Ｌが被駆動線路である超伝導ストリップライン（ＳＬ１）と接続点Ｆとの間に挿入した構成をとったが、超伝導ストリップライン（ＳＬ１）とリセットゲート（Ｇ２）及び超伝導ストリップライン（ＳＬ２）から構成される被駆動線路の途中の任意の位置に抵抗Ｒ _Ｌを挿入しても同様の効果を得ることが出来る。

さらに、本第４の実施の形態では、第１の実施の形態の構成において、小さな値の抵抗Ｒ _Ｌが被駆動線路である超伝導ストリップライン（ＳＬ１）と接続点Ｆとの間に挿入した構成をとったが、第２の実施の形態の構成において上記構成を採用しても同様の効果を得ることが出来る。

（第５の実施の形態）
図７は、本発明による直流電源駆動型超伝導ループドライバ回路の第５の実施の形態を示す等価回路図である。 本第５の実施の形態は、第１の実施の形態の構成の直流電源駆動型超伝導ループドライバ回路を３個配置した場合の実施の形態である。 つまり、第５の実施の形態は、第１の直流電源駆動型超伝導ループドライバ回路と第２の直流電源駆動型超伝導ループドライバ回路と第３の直流電源駆動型超伝導ループドライバ回路とから構成される。 第１の直流電源駆動型超伝導ループドライバ回路のバイアス電流出力端（Ｅ）と第２の直流電源駆動型超伝導ループドライバ回路のバイアス電流入力端（Ａ）がインダクタンス（Ｌ _ｂ ）を介して接続されている。 また、第２の直流電源駆動型超伝導ループドライバ回路のバイアス電流出力端（Ｅ）と第３の直流電源駆動型超伝導ループドライバ回路のバイアス電流入力端（Ａ）がインダクタンス（Ｌ _ｂ ）を介して接続され、第１の直流電源駆動型超伝導ループドライバ回路のバイアス電流入力端（Ａ）に直流電源が接続され、第３の直流電源駆動型超伝導ループドライバ回路のバイアス電流出力端（Ｅ）がグランド（接地）に接続されている。

複数個の直流電源駆動型超伝導ループドライバ回路間の直流バイアス線路に適切な値のインダクタンスを挿入することで、一つの直流電源駆動型超伝導ループドライバ回路が電圧状態にスイッチした時に隣接する直流電源駆動型超伝導ループドライバ回路に与える影響を少なくする事が出来る。 これにより回路全体の動作マージンを大きくすることが出来るという効果がある。

本第５の実施の形態では、一つの直流電源駆動型超伝導ループドライバ回路の被駆動線路である超伝導ストリップラインＳＬ１とＳＬ２の全インダクタンスを２００ｐＨとした場合、バイアス線路に挿入するインダクタンスＬ _ｂを２００ｐＨ以上に設定すると、隣接する直流電源駆動型超伝導ループドライバ回路に与える影響を半減させることが出来る。

本第５の実施の形態においても、各直流電源駆動型超伝導ループドライバ回路の動作は、第１の実施の形態と同様であり、第１の実施の形態と同様の効果が得られる。 さらに、本第５の実施の形態により複数個の直流電源駆動型超伝導ループドライバ回路を構成できるという効果がある。

本第５の実施の形態の複数個の直流電源駆動型超伝導ループドライバ回路へのバイアス電流は直列に供給されるので、複数個の構成にもかかわらずバイアス電流の値が増大しないという効果がある。

さらに、適切な値のインダクタンスをバイアス電流線路に挿入することで、隣接するドライバ回路への影響を軽減出来るという効果がある。 これによりバイアス抵抗Ｒ _ｂを小さくして消費電力を下げることが出来るという効果もある。

また、本第５の実施の形態では、第１の実施の形態の構成の直流電源駆動型超伝導ループドライバ回路を３個配置した構成をとったが、第３の実施の形態の構成の直流電源駆動型超伝導ループドライバ回路を３個配置した場合にも同様の効果が得られる。

さらに、本第５の実施の形態では、３個の直流電源駆動型超伝導ループドライバ回路を配置した構成をとったが、２個或いは４個以上の直流電源駆動型超伝導ループドライバ回路を配置しても同様の効果を得ることが出来る。

（第６の実施の形態）
図８は、本発明による直流電源駆動型超伝導ループドライバ回路の第６の実施の形態を示す等価回路図である。 本第６の実施の形態は、第２の実施の形態の構成の直流電源駆動型超伝導ループドライバ回路を３個配置した場合の実施の形態である。 各直流電源駆動型超伝導ループドライバ回路のバイアス電流入力端は、それぞれのインダクタンス（Ｌ _ｂ ）を介して一つの直流電源に並列に接続されている。

各直流電源駆動型超伝導ループドライバ回路間のバイアス電流入力端（Ａ）と直流電源との間に適切な値のインダクタンスを挿入することで、一つの直流電源駆動型超伝導ループドライバ回路が電圧状態にスイッチした時に隣接する直流電源駆動型超伝導ループドライバ回路に与える影響を少なくする事が出来る。 これにより回路全体の動作マージンを大きくすることが出来るという効果がある。 本第６の実施の形態では、各直流電源駆動型超伝導ループドライバ回路のバイアス電流入力端（Ａ）は、インダクタンス（Ｌ _ｂ ）を介して並列に接続されているので第５の実施の形態に比べて隣接する直流電源駆動型超伝導ループドライバ回路に与える影響をさらに少なくする事が出来るという効果がある。

本第６の実施の形態では、一つの直流電源駆動型超伝導ループドライバ回路の被駆動線路である超伝導ストリップラインＳＬ１の全インダクタンスを１００ｐＨとした場合、バイアス線路に挿入するインダクタンスＬ _ｂが５０ｐＨ程度でも、隣接する直流電源駆動型超伝導ループドライバ回路に与える影響を大幅に軽減させることが出来る。

本第６の実施の形態においても、各直流電源駆動型超伝導ループドライバ回路の動作は、第２の実施の形態と同様であり、第２の実施の形態と同様の効果が得られる。 さらに、本第６の実施の形態により複数個の直流電源駆動型超伝導ループドライバ回路を構成できるという効果がある。

また、適切な値のインダクタンス（Ｌ _ｂ ）をバイアス電流線路に挿入することで、隣接するドライバ回路への影響を大幅に軽減出来るという効果がある。 これによりバイアス抵抗Ｒ _ｂを大幅に小さくして消費電力を大幅に下げることが出来るという効果もある。

さらに、本第６の実施の形態では、３個の直流電源駆動型超伝導ループドライバ回路を配置した構成をとったが、２個或いは４個以上の直流電源駆動型超伝導ループドライバ回路を配置しても同様の効果を得ることが出来る。

図１は、本発明による直流電源駆動型超伝導ループドライバ回路の第１の実施の形態を説明するための等価回路図である。

図２は、本発明による直流電源駆動型超伝導ループドライバ回路の第１の実施の形態の超伝導ストリップライン（ＳＬ１、ＳＬ２）がメモリセルアレイの一部分から構成された場合の等価回路図である。

図３は、本発明による直流電源駆動型超伝導ループドライバ回路の第１の実施の形態の動作を説明するための動作波形の概略図である。

図４は、本発明による直流電源駆動型超伝導ループドライバ回路の第２の実施の形態例を説明するための等価回路図である。

図５は、本発明による直流電源駆動型超伝導ループドライバ回路の第３の実施の形態例を説明するための等価回路図である。

図６は、本発明による直流電源駆動型超伝導ループドライバ回路の第４の実施の形態例を説明するための等価回路図である。

図７は、本発明による直流電源駆動型超伝導ループドライバ回路の第５の実施の形態例を説明するための等価回路図である。

図８は、本発明による直流電源駆動型超伝導ループドライバ回路の第６の実施の形態例を説明するための等価回路図である。

図９は、従来技術の超伝導ドライバ回路を説明するための等価回路図である。

図１０は、従来技術の超伝導ドライバ回路を説明するための動作波形の概略図である。

符号の説明

ＳＱＵＩＤ 磁気結合型量子干渉ゲート ＡＭＰ 増幅ゲート ＢＵＦ バッファゲート Ｊ _１ 、Ｊ _２ 、Ｊ _３ 、Ｊ _４ 、Ｊ _５ 、Ｊ _６ 、Ｊ _７ジョセフソン接合 Ｌ _１ 、Ｌ _２ 、Ｌ _３ 、Ｌ _４ 、Ｌ _５ 、Ｌ _６ 、Ｌ _７ 、Ｌ _８ 、Ｌ _９ 、Ｌ _１０ 、Ｌ _１１ 、Ｌ _ｂインダクタンス Ｒ _ｂ１ 、Ｒ _ｂ２ 、Ｒ _ｂ３バイアス抵抗 Ｒ _ｄ１ 、Ｒ _ｄ２ダンピング抵抗 Ｒ _１負荷抵抗 Ｉ _ｂ１ 、Ｉ _ｂ２ 、Ｉ _ｂ３直流バイアス電流 Ａ バイアス電流入力端 Ｂ データ信号入力端 Ｃ リセット信号入力端 Ｄ 信号出力端 Ｅ バイアス電流出力端 Ｆ、Ｇ 接続端 Ｗ _Ａデータ信号波形 Ｗ _Ｂリセット信号波形 Ｗ _Ｃ出力信号波形 Ｗ _Ｄドライバゲート（Ｇ１）の磁気結合型量子干渉ゲート（ＳＱＵＩＤ）の制御配線を流れる電流波形 Ｗ _Ｅリセットゲート（Ｇ２）の磁気結合型量子干渉ゲート（ＳＱＵＩＤ）の制御配線を流れる電流波形