一种电机驱动系统运行状态数据存储电路专利检索-USB闪存盘外围设备电脑零配件专利检索查询-专利查询网

一种电机驱动系统运行状态数据存储电路

阅读：217发布：2020-05-13

专利汇可以提供一种电机驱动系统运行状态数据存储电路专利检索，专利查询，专利分析的服务。并且一种电机驱动系统运行状态数据存储电路，该电机驱动系统运行状态数据存储电路与电机驱动系统、外部PC共弱电地；电机驱动系统运行状态数据存储电路包括电源仲裁电路、总线仲裁电路、数据读取接口电路和存储芯片电路。存储电机驱动系统运行状态数据时，总线仲裁电路和存储芯片电路由电机驱动系统供电，存储芯片电路与电机驱动系统主控芯片通信；读取电机驱动系统运行状态数据时，总线仲裁电路和存储芯片电路由外部PC供电，存储芯片电路与数据读取接口电路通信；电源仲裁电路实现总线仲裁电路和存储芯片电路供电来源的切换；总线仲裁电路实现存储芯片电路通信对象的切换。，下面是一种电机驱动系统运行状态数据存储电路专利的具体信息内容。

权利要求

1.一种电机驱动系统运行状态数据存储电路，其特征在于：所述的电机驱动系统运行状态数据存储电路包括电源仲裁电路、总线仲裁电路、数据读取接口电路和存储芯片电路；
电机驱动系统运行状态数据存储电路与电机驱动系统、外部PC共弱电地；电机驱动系统的+
5V电源和+3.3V电源分别连接至电源仲裁电路的+5V输入端口1和+3.3V输入端口1；数据读取接口电路的USB端口中的+5V电源分别连接至电源仲裁电路的+5V输入端口2和总线仲裁电路的通道选择端口；数据读取接口电路的+3.3V输出端口连接至电源仲裁电路的+3.3V输入端口2；电源仲裁电路的+3.3V输出端口分别连接至总线仲裁电路的+3.3V输入端口和存储芯片电路的+3.3V输入端口；电源仲裁电路的+5V输出端口连接至总线仲裁电路的+5V输入端口；电机驱动系统主控芯片的并行接口连接至总线仲裁电路的通道端口B2；数据读取接口电路的并行接口连接至总线仲裁电路的通道端口B1；总线仲裁电路的公共数据端口连接至存储芯片电路的数据读写端口；读取电机驱动系统运行状态数据时，数据读取接口电路的USB端口连接至外部PC的USB接口。
2.按照权利要求1所述的电机驱动系统运行状态数据存储电路，其特征在于：所述的电源仲裁电路由4个二极管组成；在电源仲裁电路内部，+5V输入端口1接至第一二极管的阳极，+5V输入端口2接至第二二极管的阳极，第一二极管和第二二极管的阴极共同连接至+5V输出端口；+3.3V输入端口1接至第三二极管的阳极，+3.3V输入端口2接至第四二极管的阳极，第三二极管和第四二极管的阴极共同接至+3.3 V输出端口。
3.按照权利要求1所述的电机驱动系统运行状态数据存储电路，其特征在于：所述的总线仲裁电路由一片多路复用开关芯片和三极管或场效应管构成的反相电路组成；在总线仲裁电路的内部，+5V输入端口为多路复用开关芯片供电；通道端口B1和通道端口B2分别连接至多路复用开关芯片对应的通道端口的引脚上；公共数据端口连接至多路复用开关芯片的公共数据端口的引脚上；多路复用开关芯片的每一路均相当于一个单刀双掷开关，公共数据端口不能同时与通道端口B1和通道端口B2导通；通道选择端口通过限流电阻连接至场效应管的栅极，+3.3V输入端口通过上拉电阻连接至场效应管的漏极，场效应管的栅极和源极之间接入电阻，场效应管的源极接地，漏极连接至多路复用开关芯片的通道选择引脚；将三极管的基极、发射极、集电极替换场效应管的栅极、源极和漏极可实现同样功能。
4.按照权利要求1所述的电机驱动系统运行状态数据存储电路，其特征在于：所述的数据读取接口电路由 USB闪存盘控制芯片实现；在数据读取接口电路内部，并行接口连接至USB闪存盘控制芯片的并行总线接口引脚上；USB端口连接至USB闪存盘控制芯片的USB总线接口引脚上；+3.3V输出端口连接至USB闪存盘控制芯片的+3.3V电源引脚上。
5.按照权利要求1所述的电机驱动系统运行状态数据存储电路，其特征在于：所述的所述的存储芯片电路由一片大容量存储芯片构成；在存储芯片电路内部，数据读写端口连接至大容量存储芯片的并行总线接口；+3.3V输入端口为大容量存储芯片提供电源。

说明书全文

一种电机驱动系统运行状态数据存储电路

技术领域

[0001] 本发明涉及一种电机驱动系统运行状态数据存储电路。

背景技术

[0002] 电机驱动系统的运行状态数据在分析系统性能、故障定位时具有十分重要的意义。随着微电子技术的发展，大容量掉电不丢失的存储芯片越来越普及，用于存储电机驱动系统运行状态数据有很大优势。

[0003] 对处于开发阶段初期的电机驱动系统，通常使用电流或电压探头并配合数字示波器进行运行状态观测。特别的，大功率推进系统在出现诸如电压过压、电流过流等故障而引起紧急制动时的状态数据非常重要，是分析问题的主要依据。普通数字示波器仅能保存仪器暂停后屏幕当前显示数据，而无长时间数据记录功能，因此需要实验人员实时监控数字示波器，并在故障发生时刻保存数据，故障发生引起系统紧急制动是非常迅速的过程，捕获到故障发生时刻的波形数据是十分困难的。基于数字示波器的触发功能可以用于异常信号的捕获，通过设置触发电平，可捕获到故障发生时刻的波形。但在故障种类繁多的情况下，如何触发条件，使得出现故障时即能捕获到波形也是非常困难的。

[0004] 对处于开发阶段后期的电机驱动系统或处于产品阶段的电机驱动系统，系统工作时极有可能处于长时间震动的环境下，读写方便的SD卡和 USB闪存盘不适合这种使用环境。为实现数据存储，通常采用如下两种方式：如图1所示的电机驱动系统的主控芯片扩展存储器芯片或添加如图2所示的带有微处理器的外部存储设备。图1所示的方案中，电机驱动系统在运行时，存储器芯片直接与电机驱动系统的主控芯片通过数据总线通信，将运行数据保存在存储器芯片中，当需要读取数据时，主控芯片将存储器芯片内数据拷贝到自身缓存中，再通过预留的外部串行通信接口发送至PC，且PC内需安装接收并处理数据的上位机。该方案占用主控芯片内存资源大，增加了软件开发难度，数据通过主控芯片转存再上传至上位机的方式传输速率慢，当数据量大的时候，耗时可达数小时。图2所示的方案中，外部存储设备主要包含带有微处理器、存储器芯片和数据上传接口，微处理器与电机驱动系统的主控芯片通过串行总线通信，电机驱动系统运行状态数据通过串行总线发送至外部存储设备的微处理器，外部存储设备的微处理器将数据存储至与其相连的存储器芯片中，当需要读取数据时，PC直接与外部存储设备进行数据交换。相比于图1所示方案，图2方案将数据保存、读取和上传的工作交由外部存储设备的微处理器做，不占用电机驱动系统主控芯片的内存资源。但是图2所示的方案并未降低软件开发难度，且增大了开发成本。

发明内容

[0005] 本发明的目的是克服现有电机驱动系统运行状态数据存储操作困难、数据读取慢、软件开发成本高的缺点，提出一种电机驱动系统运行状态数据存储电路。本发明结构简单，节省电机驱动系统主控芯片的内存资源，降低软件开发成本，简化数据读取方式，提高数据读取速度。

[0006] 本发明采用以下技术方案：

[0007] 本发明包括电源仲裁电路、总线仲裁电路、数据读取接口电路和存储芯片电路。本发明电机驱动系统运行状态数据存储电路与电机驱动系统、外部PC共弱电地。电机驱动系统的+5V电源和+3.3V电源分别连接至电源仲裁电路的+5V输入端口1和+3.3V输入端口1。数据读取接口电路的USB端口中的+5V电源连接至电源仲裁电路的+5V输入端口2和总线仲裁电路的通道选择端口。数据读取接口电路的+3.3V输出端口连接至电源仲裁电路的+3.3V输入端口2。电源仲裁电路的+3.3V输出端口连接至总线仲裁电路的+3.3V输入端口和存储芯片电路的+3.3V输入端口。电源仲裁电路的+5V输出端口连接至总线仲裁电路的+5V输入端口。电机驱动系统主控芯片的并行接口连接至总线仲裁电路的通道端口B2。数据读取接口电路的并行接口连接至总线仲裁电路的通道端口B1。总线仲裁电路的公共数据端口连接至存储芯片电路的数据读写端口。读取电机驱动系统运行状态数据时，数据读取接口电路的USB端口连接至外部PC的USB接口。

[0008] 所述的电源仲裁电路由4个二极管组成。在电源仲裁电路内部，+5V输入端口1接至第一二极管的阳极，+5V输入端口2接至第二二极管的阳极，第一二极管和第二二极管的阴极共同连接至+5V输出端口；+3.3V输入端口1接至第三二极管的阳极，+3.3V输入端口2接至第四二极管的阳极，第三二极管和第四二极管的阴极共同接至+3.3V输出端口。

[0009] 所述的总线仲裁电路由一片多路复用开关芯片和三极管或场效应管构成的反相电路组成。在总线仲裁电路的内部，+5V输入端口为多路复用开关芯片供电；通道端口B1和通道端口B2分别连接至多路复用开关芯片对应的通道端口的引脚上；公共数据端口连接至多路复用开关芯片的公共数据端口的引脚上；多路复用开关芯片的每一路均相当于一个单刀双掷开关，公共数据端口不可能同时与通道端口B1和通道端口B2导通；通道选择端口通过限流电阻连接至场效应管的栅极，+3.3V输入端口通过上拉电阻连接至场效应管的漏极，场效应管的栅极和源极之间接入电阻，场效应管的源极接地，漏极连接至多路复用开关芯片的通道选择引脚；将三极管的基极、发射极、集电极替换场效应管的栅极、源极和漏极可实现同样功能。

[0010] 所述的数据读取接口电路由USB闪存盘控制芯片实现。在数据读取接口电路内部，并行接口连接至USB闪存盘控制芯片的并行总线接口引脚上；USB端口连接至USB闪存盘控制芯片的USB总线接口引脚上；+3.3V输出端口连接至USB闪存盘控制芯片的+3.3V电源引脚上。

[0011] 所述的存储芯片电路由一片大容量存储芯片构成。在存储芯片电路内部，数据读写端口连接至大容量存储芯片的并行总线接口；+3.3V输入端口为大容量存储芯片提供电源。

[0012] 本发明的工作过程如下：

[0013] (1)在电机驱动系统未运行的情况下，断开数据读取接口电路中USB端口与外部PC的连接。此时外部PC的+5V电源无法通过USB端口提供给数据读取接口电路，数据读取接口电路不工作。电源仲裁电路+3.3V输出端口和+5V输出端口的电能来源于电机驱动系统。总线仲裁电路中的通道选择端口为低电平，多路复用开关芯片的通道选择引脚为高电平，电机驱动系统的主控芯片与存储芯片电路中的大容量存储芯片之间的并行接口被使能；数据读取接口电路中的USB闪存盘控制芯片与存储芯片电路中的大容量存储芯片之间的并行接口被失能，处于高阻态。

[0014] (2)电机驱动系统上电运行，运行期间，运行状态数据文件写入大容量存储芯片中。

[0015] (3)电机驱动系统停止运行后，关闭强电和弱电，连接数据读取接口电路的USB端口与外部PC，此时外部PC的+5V电源通过USB端口提供给数据读取接口电路，数据读取接口电路工作。由于电机驱动系统已断电，电源仲裁电路+3.3V输出端口和+5V输出端口的电能来源于外部PC。总线仲裁电路中的通道选择端口为高电平，多路复用开关芯片的通道选择引脚为低电平。电机驱动系统的主控芯片与存储芯片电路中的大容量存储芯片之间的并行接口被失能，处于高阻态；数据读取接口电路的USB闪存盘控制芯片与存储芯片电路中的大容量存储芯片之间的并行接口被使能。

[0016] (4)与使用USB闪存盘相同的方式，拷贝出电机运行状态数据文件即可。附图说明

[0017] 图1常规数据存储电路示意图；

[0018] 图2常规数据存储装置示意图；

[0019] 图3为本发明的结构示意图；

[0020] 图4电源仲裁电路的实施例；

[0021] 图5总线仲裁电路的实施例；

[0022] 图6数据读取接口电路的实施例；

[0023] 图7存储芯片电路的实施例。

具体实施方式

[0024] 以下结合附图和具体实施方式进一步说明本发明。

[0025] 如图3所示，本发明电机驱动系统运行状态数据存储电路包括电源仲裁电路、总线仲裁电路、数据读取接口电路和存储芯片电路。电机驱动系统运行状态数据存储电路与电机驱动系统、外部PC共弱电地。电机驱动系统的+5V电源和+3.3V电源分别连接至电源仲裁电路的+5V输入端口1和+3.3V输入端口1。数据读取接口电路的USB端口中的+5V电源连接至电源仲裁电路的+5V输入端口2和总线仲裁电路的通道选择端口。数据读取接口电路的+3.3V输出端口连接至电源仲裁电路的+3.3V输入端口2。电源仲裁电路的+3.3V输出端口连接至总线仲裁电路的+3.3V输入端口和存储芯片电路的+3.3V输入端口。电源仲裁电路的+
5V输出端口连接至总线仲裁电路的+5V输入端口。电机驱动系统主控芯片的并行接口连接至总线仲裁电路的通道端口B2。数据读取接口电路的并行接口连接至总线仲裁电路的通道端口B1。总线仲裁电路的公共数据端口连接至存储芯片电路的数据读写端口。读取电机驱动系统运行状态数据时，数据读取接口电路的USB端口连接至外部PC的USB接口。

[0026] 如图4所示，所述的电源仲裁电路由4个二极管组成。在电源仲裁电路内部，+5V输入端口1接至二极管D1的阳极，+5V输入端口2接至二极管D2阳极，D1和D2的阴极共同连接至+5V输出端口；+3.3V输入端口1接至二极管D3的阳极，+3.3V输入端口2接至二极管D4的阳极，D3和D4的阴极共同连接至+3.3V输出端口。二极管选用导通压降低、导通时间短的肖特基二极管。

[0027] 如图5所示，所述的总线仲裁电路由一片型号为SN74CBT16233DL的多路复用开关芯片和由三极管或场效应管构成的反相电路组成。在总线仲裁电路的内部，+5V输入端口为多路复用开关芯片供电；通道端口B1连接至多路复用开关芯片1B1～16B1引脚上；通道端口B2连接至多路复用开关芯片1B2～16B2引脚上；公共数据端口连接至多路复用开关芯片的1A～16A引脚上；多路复用开关芯片的每一路均相当于一个单刀双掷开关，以第一路为例，
1A、1B1和1B2构成一个单刀双掷开关，1A为公共端，1B1和1B2为被选择端，通道选择端口为高电平输入时，1A与1B1连接，通道选择端口为低电平输入时，1A与1B2连接，1A不可能同时与1B1和1B2连接；通道选择端口通过限流电阻R1连接至场效应管Q1的栅极，+3.3V输入端口通过上拉电阻R3连接至场效应管Q1的漏极，场效应管Q1的栅极和源极之间接入电阻R2，场效应管Q1的源极接地，漏极连接至多路复用开关芯片的通道选择引脚SEL1和SEL2；将三极管的基极、发射极、集电极替换场效应管的栅极、源极和漏极可实现同样功能。

[0028] 如图6所示，所述的数据读取接口电路由型号为AU6989SN的USB闪存盘控制芯片实现。在数据读取接口电路内部，并行接口连接至USB闪存盘控制芯片的FMDATL0～FMDATL7、FMWRN、FMALE、FMCLE、FMENABN0、FMRDN、FMRBN0引脚上；USB端口连接至USB闪存盘控制芯片的USB总线接口DM、DP引脚上，R6、R7为阻抗匹配电阻；+3.3V输出端口连接至USB闪存盘控制芯片的+3.3V电源引脚上；USB端口的+5V电源连接至USB闪存盘控制芯片的+5V电源输入引脚。

[0029] 如图7所示，所述的存储芯片电路由一片型号为MT29F8G08ABACAWP的大容量存储芯片构成。在存储芯片电路内部，数据读写端口连接至大容量存储芯片的并行总线接口；+3.3V输入端口为大容量存储芯片提供电源。

[0030] 本发明的工作过程如下：

[0031] (1)在电机驱动系统未运行的情况下，断开数据读取接口电路中的USB端口与外部PC的连接。此时外部PC的+5V电源无法通过USB端口提供给数据读取接口电路，数据读取接口电路不工作。电源仲裁电路+3.3V输出端口和+5V输出端口的电能来源于电机驱动系统。总线仲裁电路中的通道选择端口为低电平，多路复用开关芯片的通道选择引脚SEL1和SEL2为高电平，电机驱动系统的主控芯片与存储芯片电路中的大容量存储芯片之间的并行接口被使能；数据读取接口电路中的USB闪存盘控制芯片与存储芯片电路中的大容量存储芯片之间的并行接口被失能，处于高阻态。

[0032] (2)电机驱动系统上电运行，运行期间，运行状态数据文件写入大容量存储芯片中。

[0033] (3)电机驱动系统停止运行后，关闭强电和弱电，通过USB数据线，连接数据读取接口电路的USB端口与外部PC，此时外部PC上的USB接口中的+5V电源通过USB端口提供给数据读取接口电路，数据读取接口电路工作。由于电机驱动系统已断电，电源仲裁电路+3.3V输出端口和+5V输出端口的电能来源于外部PC。总线仲裁电路中的通道选择端口为高电平，多路复用开关芯片的通道选择引脚SEL1和SEL2为低电平。电机驱动系统的主控芯片与存储芯片电路中的大容量存储芯片之间的并行接口被失能，处于高阻态；数据读取接口电路的USB闪存盘控制芯片与存储芯片电路中的大容量存储芯片之间的并行接口被使能。

[0034] (4)与使用USB闪存盘相同的方式，拷贝出电机运行状态数据文件即可。

标题	发布/更新时间	阅读量
显示器显示效果管理装置及方法	2020-05-08	1007
一种片上数字电子技术实验系统	2020-05-14	196
一种系统升级方法及嵌入式设备	2020-05-19	813
一种人工智能预警系统	2020-05-15	432
一种大容量数据存储设备、方法及装置	2020-05-17	398
智能电视的桌面控制方法、装置及设备、可读存储介质	2020-05-18	539
安卓机顶盒的系统升级方法及装置	2020-05-21	555
终端接口的通信方法及装置	2020-05-21	808
一种带存储传输的蓝牙耳机装置	2020-05-16	633
一种车载影音装置	2020-05-11	984

一种电机驱动系统运行状态数据存储电路

一种电机驱动系统运行状态数据存储电路

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：